intel HDMI PHY FPGA IP Desain Example Guide pamaké

HDMI PHY Desain Example Gancang Mimitian Guide pikeun Intel® Arria® 10 Alat

Desain HDMI PHY Intel® FPGA IP example pikeun alat Intel Arria® 10 gaduh desain ulang HDMI 2.0 RX-TX anu ngadukung kompilasi sareng uji hardware.
Lamun anjeun ngahasilkeun ex designample, editor parameter otomatis nyiptakeun files perlu simulate, compile, sarta nguji desain dina hardware.

Gambar 1. Léngkah Pangwangunan

Émbaran patali
HDMI PHY Intel FPGA IP Pituduh Pamaké

Ngahasilkeun Desain

Paké editor parameter HDMI PHY Intel FPGA IP dina software Intel Quartus® Prime pikeun ngahasilkeun ex designamples.

Gambar 2. Ngahasilkeun Aliran Desain

1. Jieun proyék targeting Intel Arria 10 kulawarga alat tur pilih alat nu dipikahoyong.
2. Dina Katalog IP, panggihan tur ganda-klik Interface Protocols ➤ Audio & Video ➤ HDMI TX PHY Intel FPGA IP (atawa HDMI RX PHY Intel FPGA IP). Jandéla Varian IP Anyar atanapi Variasi IP Anyar nembongan.
3. Sebutkeun nami tingkat luhur pikeun variasi IP khusus anjeun. Editor parameter nyimpen setelan variasi IP dina a file ngaranna .ip atawa .qsys.
4. Pencét OK. Editor parameter nembongan.
   Intel Corporation. Sadaya hak disimpen. Intel, logo Intel, sareng merek Intel sanés mangrupikeun mérek dagang Intel
   Corporation atanapi subsidiaries na. Intel ngajamin kinerja produk FPGA sareng semikonduktor na kana spésifikasi ayeuna saluyu sareng garansi standar Intel, tapi ngagaduhan hak pikeun ngarobih naon waé produk sareng jasa iraha waé tanpa aya bewara. Intel henteu nanggung tanggung jawab atanapi tanggung jawab anu timbul tina aplikasi atanapi pamakean inpormasi, produk, atanapi jasa anu dijelaskeun di dieu iwal ti dinyatakeun sapuk sacara tinulis ku Intel. Konsumén Intel disarankan pikeun ménta versi panganyarna tina spésifikasi alat sateuacan ngandelkeun inpormasi anu diterbitkeun sareng sateuacan nempatkeun pesenan produk atanapi jasa.
   Ngaran sareng merek sanésna tiasa diklaim salaku hak milik batur.
5. Dina Desain Example tab, pilih Arria 10 HDMI RX-TX Retransmit.
6. Pilih Simulasi pikeun ngahasilkeun testbench, tur pilih Sintésis pikeun ngahasilkeun ex design hardwareample.
   Anjeun kedah milih sahenteuna salah sahiji pilihan ieu pikeun ngahasilkeun ex designample files.
   Upami anjeun milih duanana, waktos generasina langkung panjang.
7. Pikeun Generate File Format, pilih Verilog atanapi VHDL.
8. Pikeun Target Development Kit, pilih Intel Arria 10 GX FPGA Development
   Kit. Upami anjeun milih kit pamekaran, maka alat target robih cocog sareng alat dina papan target. Pikeun Intel Arria 10 GX FPGA Development Kit, alat standar nyaéta 10AX115S2F4I1SG.
9. Klik Generate Exampjeung Desain.

Nyusun sareng Nguji Desain

Pikeun compile tur ngajalankeun test demonstrasi dina ex hardwareampdesain, tuturkeun léngkah ieu:

1. Pastikeun hardware exampgenerasi desain le lengkep.
2. Jalankeun parangkat lunak Intel Quartus Prime sareng buka file .qpf file: /quartus/a10_hdmi2_demo.qpf
3. Klik Processing ➤ Mimitian Kompilasi.
4. Saatos kompilasi suksés, a .sof file dihasilkeun dina kuartus / output_files diréktori.
5. Sambungkeun Bitec HDMI 2.0 FMC Putri Card Rev 11 ka on-board FMC port B (J2).
6. Sambungkeun TX (P1) tina kartu putri Bitec FMC ka sumber video éksternal.
7. Sambungkeun RX (P2) tina kartu putri Bitec FMC ka tilelep video éksternal atanapi analisa video.
8. Pastikeun sadaya saklar dina papan pamekaran aya dina posisi standar.
9. Ngonpigurasikeun nu dipilih Intel Arria 10 alat dina dewan ngembangkeun ngagunakeun dihasilkeun .sof file (Pakakas ➤ Programmer).
10. Analis kedah nampilkeun pidéo anu dihasilkeun tina sumberna. Nyusun sareng Nguji Desain

Émbaran patali
Intel Arria 10 FPGA Development Kit Guide pamaké

HDMI PHY Intel FPGA IP Desain Example Parameter

meja 1. HDMI PHY Intel FPGA IP Desain ExampParameter pikeun Intel Arria 10
Paranti

Pilihan ieu sadia pikeun alat Intel Arria 10 wungkul.

Parameter	Nilai	Katerangan
Sadia Desain Example
Pilih Desain	Arria 10 HDMI RX-TX Retransmit	Pilih desain example pikeun dihasilkeun.

Desain Example Files
simulasi	Hurung, Pareuman	Hurungkeun pilihan ieu pikeun ngahasilkeun perlu files pikeun testbench simulasi.
Sintésis	Hurung, Pareuman	Hurungkeun pilihan ieu pikeun ngahasilkeun perlu files pikeun Intel Quartus Prime kompilasi jeung hardware démo.

Dihasilkeun Format HDL
Ngahasilkeun File Formatna	Verilog, VHDL	Pilih format HDL pikaresep Anjeun pikeun ex design dihasilkeunample filenyetél. Catetan: Pilihan ieu ngan nangtukeun format pikeun IP tingkat luhur dihasilkeun files. Kabéh séjén files (misalna, example testbenches jeung tingkat luhur files pikeun démo hardware) aya dina format Verilog HDL.

Kit Pangwangunan Target
Pilih Board	Henteu aya Kit Pangwangunan,	Pilih dewan pikeun ex design sasaranample.
	Arria 10 GX FPGA Development Kit, Kit ngembangkeun custom	Taya Development Kit: Pilihan ieu ngaluarkeun sagala aspék hardware pikeun ex designample. Inti IP nyetél sadaya tugas pin ka pin virtual. Arria 10 GX FPGA Development Kit: Pilihan ieu sacara otomatis milih alat target proyék pikeun cocog sareng alat dina kit pamekaran ieu. Anjeun bisa ngarobah alat target ngagunakeun Robah Alat Target parameter lamun révisi dewan anjeun boga varian alat béda. Inti IP netepkeun sadaya tugas pin dumasar kana kit pamekaran.
		Custom Development Kit: Pilihan ieu ngamungkinkeun desain example pikeun diuji dina kit ngembangkeun pihak katilu kalawan Intel FPGA. Anjeun panginten kedah nyetél tugas pin nyalira.

Alat target
Robah Alat Target	Hurung, Pareuman	Hurungkeun pilihan ieu sareng pilih varian alat anu dipikaresep pikeun kit pamekaran.

HDMI 2.0 PHY Desain Example

The HDMI PHY Intel FPGA IP design example nunjukkeun hiji conto HDMI loopback paralel diwangun ku tilu saluran RX jeung opat saluran TX, beroperasi dina laju data nepi ka 6 Gbps.

The dihasilkeun HDMI PHY Intel FPGA IP design example sarua jeung desain example dihasilkeun dina HDMI Intel FPGA IP inti. Sanajan kitu, desain ieu example ngagunakeun arbiter TX PHY, RX PHY, sarta PHY anyar tinimbang RTL custom dina HDMI Intel FPGA IP core design example.

Gambar 3. HDMI 2.0 PHY Desain Example

Modul	Katerangan
RX PHY	RX PHY pulih data serial HDMI tur ngirimkeun ieu ka inti HDMI RX dina format paralel dina domain jam pulih (rx_clk [2:0]). Data dikodekeun kana pidéo

Modul	Katerangan
	data bakal kaluaran via AXI4-stream video. RX PHY ogé ngirimkeun sinyal vid_clk sareng ls_clk ka inti HDMI RX ngaliwatan antarmuka PHY.
HDMI TX Core	Inti HDMI TX nampi data video aliran AXI4 sareng ngodekeun ieu kana data paralel format HDMI. Inti HDMI TX ngirim data ieu ka TX PHY.
Inti HDMI RX	IP narima data serial ti RX PHY sarta ngalakukeun alignment data, channel deskew, TMDS decoding, data tambahan decoding, video data decoding, audio data decoding, sarta descrambling.
TX PHY	Narima jeung serializes data paralel ti HDMI TX inti jeung outputs HDMI TMDS stream. TX PHY ngahasilkeun tx_clk pikeun inti HDMI TX. TX PHY ogé ngahasilkeun vid_clk sareng ls_clk sareng ngirimkeun sinyal ieu ka inti HDMI TX ngalangkungan antarmuka PHY.
IOPLL	Ngahasilkeun 300 MHz AXI jam stream serial pikeun panganteur stream AXI4-.
Master I2C	Pikeun ngonpigurasikeun rupa-rupa komponén PCB.

Hardware jeung Software Syarat

Intel ngagunakeun hardware jeung software di handap pikeun nguji ex desainample.

Hardware

• Intel Arria 10 GX FPGA Development Kit
• Sumber HDMI (Unit Prosesor Grafis (GPU)
• HDMI Tilelep (Monitor)
• Kartu putri Bitec HDMI FMC 2.0 (Révisi 11)
• kabel HDMI

Parangkat lunak

• Intel Quartus Prime Pro Edition (pikeun nguji hardware)
• ModelSim* - Intel FPGA Edition, ModelSim - Intel FPGA Starter Edition, NCSim,
  Riviera-PRO*, VCS* (Verilog HDL wungkul)/VCS MX, atawa Xcelium* Parallel simulator

Struktur Diréktori

Diréktori ngandung anu dihasilkeun file pikeun HDMI Intel FPGA IP design example.

Gambar 4. Struktur Diréktori pikeun Desain Example

Aliran Runtuyan Reconfiguration

angka 5. Multi-rate Reconfiguration runtuyan Aliran 

inohong illustrates aliran runtuyan reconfiguration multi-rate controller lamun narima input stream data jeung frékuénsi jam rujukan, atawa lamun transceiver nu teu dikonci.

Sinyal panganteur

Tabel daptar sinyal pikeun HDMI PHY Intel FPGA IP design example.

meja 3. Sinyal tingkat luhur

Sinyal	Arah	Lebar	Katerangan
Sinyal osilator on-board
clk_fpga_b3_p	Input	1	100 MHz bebas jam ngajalankeun pikeun jam rujukan inti
refclk_fmcb_p	Input	1	Jam rujukan laju tetep pikeun calibration power-up transceiver. Éta 625 MHz sacara standar tapi tiasa tina frékuénsi naon waé

Tombol Push pamaké sarta LEDs
cpu_resetn	Input	1	Reset global
pamaké_led_g	Kaluaran	2	tampilan LED héjo

Pin Kartu Putri HDMI FMC dina FMC Port B
fmcb_gbtclk_m2c_p_0	Input	1	jam HDMI RX TMDS
fmcb_dp_m2c_p	Input	3	HDMI RX saluran data beureum, héjo, jeung biru • Révisi kartu putri Bitec 11 — [0]: RX TMDS Channel 1 (Héjo) — [1]: RX TMDS Channel 2 (Beureum) — [2]: RX TMDS Saluran 0 (Biru)
fmcb_dp_c2m_p	Kaluaran	4	Jam HDMI TX, saluran data beureum, héjo, sareng biru • Révisi kartu putri Bitec 11 — [0]: TX TMDS Channel 2 (Beureum) — [1]: TX TMDS Channel 1 (Héjo) — [2]: Saluran TX TMDS 0 (Biru) - [3]: TX TMDS Jam Channel
fmcb_la_rx_p_9	Input	1	HDMI RX + 5V kakuatan ngadeteksi
fmcb_la_rx_p_8	Input	1	HDMI RX colokan panas ngadeteksi
fmcb_la_rx_n_8	Input	1	HDMI RX I2C SDA pikeun DDC na SCDC
fmcb_la_tx_p_10	Input	1	HDMI RX I2C SCL pikeun DDC na SCDC
fmcb_la_tx_p_12	Input	1	HDMI TX colokan panas ngadeteksi
fmcb_la_tx_n_12	Input	1	HDMI I2C SDA pikeun DDC na SCDC
fmcb_la_rx_p_10	Input	1	HDMI I2C SCL pikeun DDC na SCDC
fmcb_la_tx_p_11	Input	1	HDMI I2C SDA pikeun kontrol redriver
fmcb_la_rx_n_9	Input	1	HDMI I2C SCL pikeun kontrol redriver

Skéma jam

Di handap ieu skéma clocking tina HDMI PHY Intel FPGA IP design example:

• clk_fpga_b3_p nyaéta jam laju tetep 100 MHz pikeun ngajalankeun prosésor sareng fungsi kontrol NIOS. Upami frékuénsi anu disayogikeun leres, pangguna_led_g [1] togél unggal detik.
• refclk_fmcb_p nyaéta jam rujukan laju tetep pikeun calibration power-up tina transceiver. Éta 625 MHz sacara standar tapi tiasa tina frékuénsi naon waé.
• fmcb_gbtclk_m2c_p_0 nyaéta jam TMDS pikeun HDMI RX. Jam ieu ogé dipaké pikeun ngajalankeun pamancar HDMI TX. Lamun frékuénsi disadiakeun nyaéta 148.5 MHz, nu user_led_g [0] toggles pikeun unggal detik.

Setup Hardware

The HDMI PHY Intel FPGA IP design example nyaeta HDMI 2.0b sanggup sarta ngalakukeun demonstrasi loop-liwat pikeun stream video HDMI baku.

Pikeun ngajalankeun tés hardware, sambungkeun hiji alat HDMI-diaktipkeun kayaning kartu grafik kalawan panganteur HDMI ka konektor HDMI RX dina kartu putri Bitec HDMI 2.0, nu jalur data ka block RX transceiver na HDMI RX.

1. The HDMI tilelep decodes port kana aliran video baku sarta ngirimkeun ka inti recovery jam.
2. Inti HDMI RX ngadekodekeun data pidéo, bantu, sareng audio pikeun digulung deui liwat antarmuka AXI4-stream ka inti HDMI TX.
3. Port sumber HDMI tina kartu putri FMC ngirimkeun gambar ka monitor.
4. Pencét tombol cpu_resetn sakali pikeun ngalakukeun reset sistem.
   Catetan: Upami anjeun hoyong nganggo papan pangembangan Intel FPGA anu sanés, anjeun kedah ngarobih tugas alat sareng tugas pin. Setélan analog transceiver diuji pikeun Intel Arria 10 FPGA ngembangkeun kit jeung Bitec HDMI 2.0 kartu putri. Anjeun tiasa ngarobih setélan pikeun dewan anjeun nyalira.

Sajarah Révisi Dokumén pikeun HDMI PHY Intel
FPGA IP Desain Example Guide pamaké

Vérsi Dokumén	Intel Quartus Prime Vérsi	Vérsi IP	Parobahan
2022.07.20	22.2	1.0.0	Pelepasan awal.

Dokumén / Sumberdaya

intel HDMI PHY FPGA IP Desain Example [pdf] Pituduh pamaké HDMI PHY FPGA IP Desain Example, HDMI PHY, FPGA IP Desain Example, HDMI PHY IP Desain Example, FPGA IP Desain Example, Desain IP Exampleuh, 732781

Rujukan

• Manual pamaké