intel HDMI PHY FPGA IP Design Example Rêbernameya Bikarhêner
HDMI PHY Design ExampLe Rêbernameya Destpêka Bilez ji bo Amûrên Intel® Arria® 10
Sêwirana IP-ya HDMI PHY Intel® FPGA example ji bo cîhazên Intel Arria® 10 sêwirana veguheztina HDMI 2.0 RX-TX heye ku berhevok û ceribandina hardware piştgirî dike.
Dema ku hûn sêwiranek berê diafirîninamplê, edîtorê parametreyê bixweber diafirîne fileJi bo simulasyon, berhevkirin û ceribandina sêwiranê di hardware de pêdivî ye.
Wêne 1. Gavên Pêşketinê
Information Related
HDMI PHY Intel FPGA IP Rêbernameya Bikarhêner
Hilberîna Sêwiranê
Di nermalava Intel Quartus® Prime de edîtorê parametreya HDMI PHY Intel FPGA IP-yê bikar bînin da ku sêwirana ex-ê çêbikinamples.
Wêne 2. Çêkirina Herikîna Dîzaynê
- Projeyek ku malbata cîhaza Intel Arria 10 hedef digire biafirînin û cîhaza xwestinê hilbijêrin.
- Di Kataloga IP-yê de, Protokolên Navberê ➤ Deng û Vîdyo ➤ HDMI TX PHY Intel FPGA IP (an HDMI RX PHY Intel FPGA IP) bibînin û du caran bikirtînin. Paceya Guhertoya IP-ya Nû an Guhertina IP-ya Nû vedibe.
- Ji bo guhertoya IP-ya xweya xwerû navek asta jorîn diyar bikin. Edîtorê parametreyê mîhengên guhertoya IP-ê di a file bi navê .ip an .qsys.
- OK bitikîne. Edîtorê parametreyê xuya dike.
Pargîdaniya Intel. Hemû maf parastî ne. Intel, logoya Intel, û nîşanên din ên Intel marqeyên Intel in
Pargîdanî an pargîdaniyên wê. Intel garantiya performansa FPGA û hilberên xwe yên nîvconductor li gorî taybetmendiyên heyî li gorî garantiya standard a Intel digire, lê mafê ku di her kêliyê de bêyî agahdarî di her hilber û karûbaran de biguhezîne digire. Intel ti berpirsiyarî an berpirsiyariya ku ji serîlêdan an karanîna ti agahdarî, hilber, an karûbarê ku li vir hatî diyar kirin çêdibe, ji bilî ku bi eşkere bi nivîskî ji hêla Intel ve hatî pejirandin. Ji xerîdarên Intel re tê şîret kirin ku berî ku xwe bispêrin agahdariya hatî weşandin û berî ku emrê hilber an karûbaran bidin, guhertoya herî dawî ya taybetmendiyên cîhazê bistînin.
Dibe ku nav û marqeyên din wekî milkê yên din werin îdîakirin. - Li ser Design Example tabê, Arria 10 HDMI RX-TX Retransmit hilbijêrin.
- Ji bo hilberandina beşê testê Simulation hilbijêrin, û ji bo ku sêwirana hardware-yê çêbike, Synthesis hilbijêrinample.
Pêdivî ye ku hûn bi kêmanî yek ji van vebijarkan hilbijêrin da ku sêwirana berê biafirîninample files.
Ger hûn herduyan hilbijêrin, dema nifş dirêjtir e. - Ji bo Hilberîne File Format, Verilog an VHDL hilbijêrin.
- Ji bo Kit Pêşveçûna Armanc, Pêşveçûna Intel Arria 10 GX FPGA hilbijêrin
Kit. Ger hûn kitek pêşkeftinê hilbijêrin, wê hingê cîhaza armanc diguhezîne da ku bi cîhaza li ser panela armancê re têkildar be. Ji bo Kit Pêşveçûna Intel Arria 10 GX FPGA, cîhaza xwerû 10AX115S2F4I1SG e. - Bikirtînin Generate Example Design.
Berhevkirin û ceribandina sêwiranê
Ji bo berhevkirin û meşandina ceribandinek xwenîşandanê li ser hardware example design, van gavan bişopînin:
- Piştrast bike hardware example nifşê sêwiranê temam e.
- Nermalava Intel Quartus Prime dest pê bikin û vekin .qpf file: /quartus/a10_hdmi2_demo.qpf
- Pêvajoyê bikirtînin ➤ Berhevkirinê dest pê bikin.
- Piştî berhevkirina serkeftî, .sof file di quartus / encam_ de tê çêkirinfiles directory.
- Bitec HDMI 2.0 FMC Daughter Card Rev 11 bi porta FMC ya serhêl B (J2) ve girêdin.
- TX (P1) ya qerta keça Bitec FMC bi çavkaniyek vîdyoyê ya derveyî ve girêdin.
- RX (P2) ya qerta keça Bitec FMC bi avjenek vîdyoyê an analîzkerek vîdyoyê ya derveyî ve girêdin.
- Piştrast bikin ku hemî guheztinên li ser panela pêşkeftinê di pozîsyona xwerû de ne.
- Amûra hilbijartî Intel Arria 10-ê li ser panela pêşkeftinê bi karanîna .sof-ya hatî çêkirin veava bike file (Alav ➤ Bernamesaz).
- Analîzator divê vîdyoya ku ji çavkaniyê hatî çêkirin nîşan bide. Berhevkirin û ceribandina sêwiranê
Information Related
Rêbernameya Bikarhêner Kit Pêşveçûna Intel Arria 10 FPGA
HDMI PHY Intel FPGA IP Design Example Parametreyên
Tablo 1. HDMI PHY Intel FPGA IP Design ExampParametreyên ji bo Intel Arria 10
Devices
Van vebijarkan tenê ji bo cîhazên Intel Arria 10 hene.
| Parametre | Giranî | Terîf |
| Available Design Example | ||
| Design Design | Arria 10 HDMI RX-TX Retransmit | Sêwirana berê hilbijêrinample bê çêkirin. |
| Design Example Files | ||
| Simulasyon | Vekirî, Vekirî | Vê vebijarkê vekin da ku ya pêwîst çêbike files ji bo testa simulasyonê. |
| Synthesis | Vekirî, Vekirî | Vê vebijarkê vekin da ku ya pêwîst çêbike files ji bo berhevkirina Intel Quartus Prime û xwenîşandana hardware. |
| Forma HDL-ê hatî çêkirin | ||
| Xûlqkirin File Çap | Verilog, VHDL | Ji bo sêwirana çêkirî berê formata xweya HDL ya bijare hilbijêrinample filedanîn.
Not: Ev vebijark tenê ji bo IP-ya asta jorîn a hatî hilberandin formatê diyar dike files. Hemû yên din files (mînak, mînakample testbenches û asta jorîn files ji bo pêşandana hardware) di formata Verilog HDL de ne. |
| Target Development Kit | ||
| Lijneya Hilbijêre | Kitek Pêşveçûn tune, | Ji bo sêwirana armancdar berê panelê hilbijêrinample. |
| Kit Pêşveçûna Arria 10 GX FPGA,
Kit Development Custom |
|
|
|
||
| Amûra Target | ||
| Amûra Armancê biguherînin | Vekirî, Vekirî | Vê vebijarkê vekin û guhertoya cîhaza bijare ji bo kîta pêşkeftinê hilbijêrin. |
HDMI 2.0 PHY Design Example
Sêwirana IP-ya HDMI PHY Intel FPGA example yek mînakek HDMI-ya paşîn a paralel nîşan dide ku sê kanalên RX û çar kanalên TX pêk tê, ku bi rêjeyên daneyê heya 6 Gbps dixebitin.
Sêwirana IP-ya HDMI PHY Intel FPGA-ya hatî çêkirin example heman sêwirana berê yeampdi bingeha HDMI Intel FPGA IP-ê de hatî çêkirin. Lêbelê, ev sêwirana berêampli şûna RTL-ya xwerû ya di sêwirana bingehîn a HDMI Intel FPGA-ya IP-yê de, arbiterê nû TX PHY, RX PHY, û PHY bikar tîne.ample.
Wêne 3. HDMI 2.0 PHY Design Example
| Module | Terîf |
| RX PHY | RX PHY daneyên HDMI-ya serial vedigire û vê yekê bi forma paralel li ser domên demjimêrê yên ku hatine vegerandin (rx_clk[2:0]) ji bingeha HDMI RX re bişîne. Daneyên di vîdyoyê de têne deşîfre kirin |
| Module | Terîf |
| Daneyên ku bi riya vîdyoya AXI4-stream têne derxistin. RX PHY di heman demê de bi navbeynkariya PHY îşaretên vid_clk û ls_clk dişîne bingeha HDMI RX. | |
| HDMI TX Core | Corê HDMI TX daneyên vîdyoyê yên AXI4-stream distîne û vê di nav daneyên paralel ên formata HDMI de şîfre dike. Navika HDMI TX vê daneyê ji TX PHY re dişîne. |
| HDMI RX Core | IP daneyên serialê ji RX PHY distîne û berhevkirina daneyê, deskeweya kanalê, dekodkirina TMDS, deşîfrekirina daneya alîkar, deşîfrekirina daneya vîdyoyê, deşîfrekirina daneya dengî, û descrambling pêk tîne. |
| TX PHY | Daneyên paralel ji bingeha HDMI TX distîne û serialîze dike û herikên HDMI TMDS derdixe. TX PHY ji bo bingeha HDMI TX tx_clk çêdike. TX PHY di heman demê de vid_clk û ls_clk jî çêdike û van sînyalan bi navgîniya PHY ve dişîne bingeha HDMI TX. |
| IOPLL | Ji bo pêwendiya tîrêja AXI300- demjimêrê 4 MHz AXI-ê çêdike. |
| I2C Master | Ji bo mîhengkirina pêkhateyên cihêreng ên PCB. |
Pêdiviyên Hardware û Nermalavê
Intel ji bo ceribandina sêwirana berê hardware û nermalava jêrîn bikar tîneample.
Hardware
- Kit Pêşveçûna Intel Arria 10 GX FPGA
- Çavkaniya HDMI (Yekîneya Pêvajoya Grafikê (GPU)
- Lavaza HDMI (Monitor)
- Karta keça Bitec HDMI FMC 2.0 (Guhertoya 11)
- kabloyên HDMI
Software
- Intel Quartus Prime Pro Edition (ji bo ceribandina hardware)
- ModelSim* – Çapa Intel FPGA, ModelSim – Çapa Destpêkê ya Intel FPGA, NCSim,
Riviera-PRO*, VCS* (tenê Verilog HDL)/VCS MX, an Xcelium* simulatora paralel
Structure Directory
Peldanka çêkirî dihewîne file ji bo sêwirana IP-ya HDMI Intel FPGA example.
Figure 4. Structure Directory for Design Example
Ji nû veavakirina Rêza Flow
Xiflteya 5. Rêzeya Rêza Veavakirina Pir-یrêjê Flow
Hêjmar herikîna rêza ji nû veavakirina pir-rêjeyê ya kontrolkerê dema ku ew herikîna daneya têketinê û frekansa demjimêra referansê werdigire, an dema ku transceiver vekirî ye, destnîşan dike.
Nîşaneyên Navberê
Tabloyên nîşaneyên ji bo sêwirana IP-ya HDMI PHY Intel FPGA example.
Tablo 3. Signals-Asta Top
| Nîşan | Ber | Berî | Terîf |
| Sînyala Oscillatorê ya li ser panelê | |||
| clk_fpga_b3_p | Beyan | 1 | 100 MHz demjimêra xebitandinê ya belaş ji bo demjimêra referansa bingehîn |
| refclk_fmcb_p | Beyan | 1 | Demjimêra referansa rêjeya sabît ji bo kalibrasyona hêzê ya transceiver. Ew ji hêla xwerû ve 625 MHz e lê dikare ji her frekansê be |
| Bikarhêner Bişkojkên Push û LEDs | |||
| cpu_resetn | Beyan | 1 | Gerdûnî reset |
| user_led_g | Karûabr | 2 | Display LED kesk |
| Pîneyên qerta keçê ya HDMI FMC li Porta B ya FMC | |||
| fmcb_gbtclk_m2c_p_0 | Beyan | 1 | demjimêra HDMI RX TMDS |
| fmcb_dp_m2c_p | Beyan | 3 | HDMI RX kanalên daneya sor, kesk û şîn
• Guhertoya karta keça Bitec 11 — [0]: RX TMDS Kanala 1 (Kesk) — [1]: RX TMDS Kanala 2 (Sor) — [2]: Kanala RX TMDS 0 (Şîn) |
| fmcb_dp_c2m_p | Karûabr | 4 | Saet HDMI TX, kanalên daneya sor, kesk û şîn
• Guhertoya karta keça Bitec 11 — [0]: TX TMDS Kanala 2 (Sor) — [1]: TX TMDS Kanala 1 (Kesk) — [2]: Kanala TX TMDS 0 (Şîn) - [3]: Kanala Saetê ya TX TMDS |
| fmcb_la_rx_p_9 | Beyan | 1 | Hêza HDMI RX + 5V tespît dike |
| fmcb_la_rx_p_8 | Beyan | 1 | fîşa germ a HDMI RX tespît dike |
| fmcb_la_rx_n_8 | Beyan | 1 | HDMI RX I2C SDA ji bo DDC û SCDC |
| fmcb_la_tx_p_10 | Beyan | 1 | HDMI RX I2C SCL ji bo DDC û SCDC |
| fmcb_la_tx_p_12 | Beyan | 1 | fîşa germê HDMI TX tespît dike |
| fmcb_la_tx_n_12 | Beyan | 1 | HDMI I2C SDA ji bo DDC û SCDC |
| fmcb_la_rx_p_10 | Beyan | 1 | HDMI I2C SCL ji bo DDC û SCDC |
| fmcb_la_tx_p_11 | Beyan | 1 | HDMI I2C SDA ji bo kontrola redriver |
| fmcb_la_rx_n_9 | Beyan | 1 | HDMI I2C SCL ji bo kontrola redriver |
Clocking Scheme
Ya jêrîn nexşeya demjimêrê ya sêwirana IP-ya HDMI PHY Intel FPGA example:
- clk_fpga_b3_p demjimêrek rêjeya sabît a 100 MHz e ku ji bo xebitandina pêvajoyên NIOS û fonksiyonên kontrolê ye. Ger frekansa peydakirî rast be, user_led_g[1] ji bo her saniyeyê diguhere.
- refclk_fmcb_p demjimêrek referansa rêjeya sabît e ji bo kalibrasyona hêzê ya transceivers. Ew ji hêla xwerû ve 625 MHz e lê dikare ji her frekansê be.
- fmcb_gbtclk_m2c_p_0 demjimêra TMDS ji bo HDMI RX ye. Ev demjimêr ji bo ajotina transceivers HDMI TX jî tê bikar anîn. Ger frekansa peydakirî 148.5 MHz be, user_led_g[0] ji bo her saniyeyekê diguhere.
Hardware Setup
Sêwirana IP-ya HDMI PHY Intel FPGA exampLe HDMI 2.0b jêhatî ye û ji bo weşanek vîdyoyek HDMI-ya standard xwenîşandanek birêkûpêk pêk tîne.
Ji bo ku ceribandina hardware bimeşîne, amûrek çalakkirî ya HDMI-yê wekî qerta grafîkê ya bi navgîniya HDMI-yê ve bi girêdana HDMI RX-ê ya li ser qerta keça Bitec HDMI 2.0 ve girêdide, ku daneyan rê dide bloka transceiver RX û HDMI RX.
- Lavaboya HDMI portê di nav weşanek vîdyoyek standard dekod dike û wê dişîne navika vegerandina demjimêrê.
- Navika HDMI RX daneya vîdyoyê, alîkar û bihîstwerê vedikoşe ku bi navbeynkariya AXI4-stream vegere nav bingeha HDMI TX.
- Porta çavkaniya HDMI ya qerta keça FMC wêneyê dişîne çavdêriyek.
- Bişkoka cpu_resetn carekê bikirtînin da ku pergalê ji nû ve saz bikin.
Not: Heke hûn dixwazin panelek pêşkeftina Intel FPGA-ya din bikar bînin, divê hûn peywirên cîhazê û peywirên pin biguhezînin. Mîhenga analogê ya transceiver ji bo kîta pêşkeftina Intel Arria 10 FPGA û karta keça Bitec HDMI 2.0 tê ceribandin. Hûn dikarin mîhengên panela xwe biguhezînin.
Dîroka Guhertoya Belgeyê ji bo HDMI PHY Intel
FPGA IP Design Example Rêbernameya Bikarhêner
| Guhertoya Belgeyê | Guhertoya Serokwezîrê Intel Quartus | Guhertoya IP | Changes |
| 2022.07.20 | 22.2 | 1.0.0 | Serbestberdana destpêkê. |
Belge / Çavkanî
 |
intel HDMI PHY FPGA IP Design Example [pdf] Rehbera bikaranînê HDMI PHY FPGA IP Design Example, HDMI PHY, FPGA IP Design Example, HDMI PHY IP Design Example, FPGA IP Design Example, IP Design Example, 732781 |
