intel HDMI PHY FPGA IP դիզայն ExampՕգտագործողի ուղեցույց
HDMI PHY դիզայն ExampԱրագ մեկնարկի ուղեցույց Intel® Arria® 10 սարքերի համար
HDMI PHY Intel® FPGA IP դիզայնը նախկինampIntel Arria® 10 սարքերի համար նախատեսված է HDMI 2.0 RX-TX վերահաղորդման դիզայն, որն աջակցում է կոմպիլյացիան և ապարատային փորձարկումը:
Երբ դուք ստեղծում եք դիզայն նախկինample, պարամետրերի խմբագրիչը ավտոմատ կերպով ստեղծում է fileանհրաժեշտ է դիզայնը մոդելավորելու, կազմելու և փորձարկելու համար:
Նկար 1. Զարգացման քայլեր
Առնչվող տեղեկատվություն
HDMI PHY Intel FPGA IP օգտագործողի ուղեցույց
Դիզայնի ստեղծում
Օգտագործեք HDMI PHY Intel FPGA IP պարամետրերի խմբագրիչը Intel Quartus® Prime ծրագրաշարում՝ դիզայնը նախկինում ստեղծելու համարamples.
Նկար 2. Դիզայնի հոսքի առաջացում
- Ստեղծեք Intel Arria 10 սարքերի ընտանիքին ուղղված նախագիծ և ընտրեք ցանկալի սարքը:
- IP կատալոգում գտնեք և կրկնակի սեղմեք Interface Protocols ➤ Audio & Video ➤ HDMI TX PHY Intel FPGA IP (կամ HDMI RX PHY Intel FPGA IP): Հայտնվում է նոր IP տարբերակ կամ նոր IP տարբերակ:
- Նշեք վերին մակարդակի անուն ձեր հարմարեցված IP տարբերակի համար: Պարամետրերի խմբագրիչը պահպանում է IP տատանումների կարգավորումները a file անունով .ip կամ .qsys:
- Սեղմեք OK: Պարամետրերի խմբագրիչը հայտնվում է:
Intel կորպորացիա. Բոլոր իրավունքները պաշտպանված են: Intel-ը, Intel-ի լոգոն և այլ Intel նշանները Intel-ի ապրանքանիշերն են
կորպորացիան կամ նրա դուստր ձեռնարկությունները: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը:
Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն: - Դիզայնի վրա Exampներդիրում, ընտրեք Arria 10 HDMI RX-TX Retransmit:
- Ընտրեք Simulation՝ թեստային նստարան ստեղծելու համար, և ընտրեք Synthesis՝ ապարատային դիզայնի ստեղծման համարampլե.
Դիզայնը ստեղծելու համար դուք պետք է ընտրեք այս տարբերակներից առնվազն մեկըample files.
Եթե երկուսն էլ ընտրեք, գեներացման ժամանակը ավելի երկար է: - Ստեղծելու համար File Ձևաչափ, ընտրեք Verilog կամ VHDL:
- Target Development Kit-ի համար ընտրեք Intel Arria 10 GX FPGA Development
Հավաքածու. Եթե դուք ընտրում եք մշակման հավաքածու, ապա թիրախային սարքը փոխվում է, որպեսզի համապատասխանի սարքին նպատակային տախտակի վրա: Intel Arria 10 GX FPGA Development Kit-ի համար լռելյայն սարքն է 10AX115S2F4I1SG: - Սեղմեք Ստեղծել նախկինampԴիզայն.
Դիզայնի կազմում և փորձարկում
Սարքավորումների վրա ցուցադրական թեստ կազմելու և գործարկելու համար, օրինակampդիզայնի համար, հետևեք հետևյալ քայլերին.
- Ապահովել ապարատային նախampդիզայնի ձևավորումն ավարտված է:
- Գործարկեք Intel Quartus Prime ծրագիրը և բացեք այն .qpf file: /quartus/a10_hdmi2_demo.qpf
- Սեղմեք Processing ➤ Start Compilation:
- Հաջող կազմումից հետո .սոֆ file առաջանում է քվարտուսում/ ելքում_files գրացուցակ:
- Միացրեք Bitec HDMI 2.0 FMC Daughter Card Rev 11-ը ներկառուցված FMC պորտին B (J2):
- Միացրեք Bitec FMC դուստր քարտի TX-ը (P1) արտաքին վիդեո աղբյուրին:
- Միացրեք Bitec FMC դուստր քարտի RX-ը (P2) արտաքին վիդեո լվացարանին կամ տեսաանալիզատորին:
- Համոզվեք, որ մշակման տախտակի բոլոր անջատիչները գտնվում են լռելյայն դիրքում:
- Կարգավորեք ընտրված Intel Arria 10 սարքը մշակման տախտակի վրա՝ օգտագործելով ստեղծված .sof file (Գործիքներ ➤ Ծրագրավորող):
- Անալիզատորը պետք է ցուցադրի աղբյուրից ստեղծված տեսանյութը: Դիզայնի կազմում և փորձարկում
Առնչվող տեղեկատվություն
Intel Arria 10 FPGA Development Kit Օգտագործողի ուղեցույց
HDMI PHY Intel FPGA IP դիզայն Example Պարամետրեր
Աղյուսակ 1. HDMI PHY Intel FPGA IP դիզայն ExampՊարամետրեր Intel Arria 10-ի համար
Սարքեր
Այս տարբերակները հասանելի են միայն Intel Arria 10 սարքերի համար:
| Պարամետր | Արժեք | Նկարագրություն |
| Հասանելի դիզայն Example | ||
| Ընտրեք Դիզայն | Arria 10 HDMI RX-TX Վերահեռարձակում | Ընտրեք դիզայնը նախկինումample պետք է գեներացվի. |
| Դիզայն Example Files | ||
| Մոդելավորում | Դուրս, դուրս | Միացրեք այս տարբերակը՝ անհրաժեշտը ստեղծելու համար files մոդելավորման թեստային նստարանի համար: |
| Սինթեզ | Դուրս, դուրս | Միացրեք այս տարբերակը՝ անհրաժեշտը ստեղծելու համար files Intel Quartus Prime կոմպիլյացիայի և ապարատային ցուցադրության համար: |
| Ստեղծված HDL ձևաչափ | ||
| Ստեղծել File Ձևաչափ | Verilog, VHDL | Ընտրեք ձեր նախընտրած HDL ձևաչափը ստեղծված դիզայնի համար, օրինակample fileհավաքածու.
Նշում. Այս տարբերակը որոշում է միայն ստեղծված վերին մակարդակի IP-ի ձևաչափը fileս. Մնացած բոլորը files (օրինակ, օրինակample testbenches և վերին մակարդակ files ապարատային ցուցադրման համար) գտնվում են Verilog HDL ձևաչափով: |
| Թիրախային զարգացման հավաքածու | ||
| Ընտրեք տախտակ | Զարգացման հավաքածու չկա, | Ընտրեք տախտակը նպատակային դիզայնի համար, օրինակampլե. |
| Arria 10 GX FPGA զարգացման հավաքածու,
Պատվերով մշակման հավաքածու |
|
|
|
||
| Թիրախային սարք | ||
| Փոխել թիրախային սարքը | Դուրս, դուրս | Միացրեք այս տարբերակը և ընտրեք սարքի նախընտրելի տարբերակը զարգացման հավաքածուի համար: |
HDMI 2.0 PHY դիզայն Example
HDMI PHY Intel FPGA IP դիզայնը նախկինample-ն ցուցադրում է մեկ HDMI օրինակի զուգահեռ հանգույց, որը ներառում է երեք RX և չորս TX ալիքներ, որոնք աշխատում են մինչև 6 Գբիտ/վրկ տվյալների արագությամբ:
Ստեղծված HDMI PHY Intel FPGA IP դիզայնը նախկինample նույնն է, ինչ դիզայնը նախկինampստեղծվել է HDMI Intel FPGA IP միջուկում: Այնուամենայնիվ, այս դիզայնը նախկինampնա օգտագործում է նոր TX PHY, RX PHY և PHY արբիտրը սովորական RTL-ի փոխարեն HDMI Intel FPGA IP հիմնական դիզայնում նախկինում:ampլե.
Նկար 3. HDMI 2.0 PHY Design Example
| Մոդուլ | Նկարագրություն |
| RX PHY | RX PHY-ը վերականգնում է սերիական HDMI տվյալները և դրանք ուղարկում է HDMI RX միջուկին զուգահեռ ձևաչափով վերականգնված ժամացույցի տիրույթներում (rx_clk[2:0]): Տվյալները վերծանվում են տեսանյութի |
| Մոդուլ | Նկարագրություն |
| տվյալները, որոնք պետք է թողարկվեն AXI4-stream տեսանյութի միջոցով: RX PHY-ը նաև vid_clk և ls_clk ազդանշաններ է ուղարկում HDMI RX միջուկին PHY ինտերֆեյսի միջոցով: | |
| HDMI TX Core | HDMI TX միջուկը ստանում է AXI4 հոսքային վիդեո տվյալներ և դրանք կոդավորում է HDMI ֆորմատի զուգահեռ տվյալների մեջ: HDMI TX միջուկն այս տվյալները ուղարկում է TX PHY: |
| HDMI RX Core | IP-ն ստանում է սերիական տվյալները RX PHY-ից և կատարում է տվյալների հավասարեցում, ալիքների անկում, TMDS ապակոդավորում, օժանդակ տվյալների ապակոդավորում, վիդեո տվյալների վերծանում, աուդիո տվյալների վերծանում և դեկորատիվացում: |
| TX PHY | Ընդունում և սերիականացնում է զուգահեռ տվյալները HDMI TX միջուկից և թողարկում HDMI TMDS հոսքեր: TX PHY-ն արտադրում է tx_clk HDMI TX միջուկի համար: TX PHY-ը նաև առաջացնում է vid_clk և ls_clk և այդ ազդանշաններն ուղարկում է HDMI TX միջուկ PHY ինտերֆեյսի միջոցով: |
| IOPLL | Ստեղծում է 300 ՄՀց AXI սերիական հոսքի ժամացույց AXI4- հոսքի ինտերֆեյսի համար: |
| I2C վարպետ | Տարբեր PCB բաղադրիչները կարգավորելու համար: |
Սարքավորումների և ծրագրային ապահովման պահանջներ
Դիզայնը փորձարկելու համար Intel-ը օգտագործում է հետևյալ սարքաշարն ու ծրագրակազմըampլե.
Սարքավորումներ
- Intel Arria 10 GX FPGA զարգացման հավաքածու
- HDMI աղբյուր (Գրաֆիկական պրոցեսորի միավոր (GPU)
- HDMI լվացարան (Մոնիտոր)
- Bitec HDMI FMC 2.0 դուստր քարտ (11-րդ տարբերակ)
- HDMI մալուխներ
Ծրագրային ապահովում
- Intel Quartus Prime Pro Edition (ապարատային փորձարկման համար)
- ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
Riviera-PRO*, VCS* (միայն Verilog HDL)/VCS MX կամ Xcelium* զուգահեռ սիմուլյատոր
Տեղեկատուի կառուցվածքը
Գրացուցակները պարունակում են գեներացված file HDMI Intel FPGA IP դիզայնի համար նախկինampլե.
Նկար 4. Դիզայնի գրացուցակի կառուցվածքը Օրինակample
Վերակազմակերպման հաջորդականության հոսք
Նկար 5. Բազմաստիճան վերակազմակերպման հաջորդականության հոսք
Նկարը ցույց է տալիս կարգավորիչի բազմաստիճան վերակազմակերպման հաջորդականության հոսքը, երբ այն ստանում է մուտքային տվյալների հոսք և հղման ժամացույցի հաճախականություն, կամ երբ հաղորդիչն ապակողպված է:
Ինտերֆեյսի ազդանշաններ
Աղյուսակները թվարկում են ազդանշանները HDMI PHY Intel FPGA IP-ի դիզայնի համար նախկինումampլե.
Աղյուսակ 3. Վերին մակարդակի ազդանշաններ
| Ազդանշան | Ուղղություն | Լայնություն | Նկարագրություն |
| Օսկիլատորի ազդանշան | |||
| clk_fpga_b3_p | Մուտքագրում | 1 | 100 ՄՀց անվճար գործող ժամացույց՝ հիմնական հղման ժամացույցի համար |
| refclk_fmcb_p | Մուտքագրում | 1 | Ֆիքսված արագությամբ հղման ժամացույց՝ հաղորդիչի սնուցման աստիճանավորման համար: Այն լռելյայն 625 ՄՀց է, բայց կարող է լինել ցանկացած հաճախականության |
| Օգտագործողի սեղմման կոճակներ և լուսադիոդներ | |||
| cpu_resetn | Մուտքագրում | 1 | Համաշխարհային վերակայում |
| user_led_g | Արդյունք | 2 | Կանաչ LED էկրան |
| HDMI FMC դուստր քարտի կապում FMC նավահանգստի B-ում | |||
| fmcb_gbtclk_m2c_p_0 | Մուտքագրում | 1 | HDMI RX TMDS ժամացույց |
| fmcb_dp_m2c_p | Մուտքագրում | 3 | HDMI RX կարմիր, կանաչ և կապույտ տվյալների ալիքներ
• Bitec դուստր քարտի վերանայում 11 — [0]: RX TMDS ալիք 1 (կանաչ) — [1]: RX TMDS ալիք 2 (կարմիր) — [2]: RX TMDS ալիք 0 (կապույտ) |
| fmcb_dp_c2m_p | Արդյունք | 4 | HDMI TX ժամացույց, կարմիր, կանաչ և կապույտ տվյալների ալիքներ
• Bitec դուստր քարտի վերանայում 11 — [0]: TX TMDS ալիք 2 (կարմիր) — [1]: TX TMDS ալիք 1 (կանաչ) — [2]: TX TMDS ալիք 0 (կապույտ) — [3]: TX TMDS Ժամացույցի ալիք |
| fmcb_la_rx_p_9 | Մուտքագրում | 1 | HDMI RX +5V հզորության հայտնաբերում |
| fmcb_la_rx_p_8 | Մուտքագրում | 1 | HDMI RX տաք խրոցակի հայտնաբերում |
| fmcb_la_rx_n_8 | Մուտքագրում | 1 | HDMI RX I2C SDA DDC-ի և SCDC-ի համար |
| fmcb_la_tx_p_10 | Մուտքագրում | 1 | HDMI RX I2C SCL DDC-ի և SCDC-ի համար |
| fmcb_la_tx_p_12 | Մուտքագրում | 1 | HDMI TX տաք խրոցակի հայտնաբերում |
| fmcb_la_tx_n_12 | Մուտքագրում | 1 | HDMI I2C SDA DDC-ի և SCDC-ի համար |
| fmcb_la_rx_p_10 | Մուտքագրում | 1 | HDMI I2C SCL DDC-ի և SCDC-ի համար |
| fmcb_la_tx_p_11 | Մուտքագրում | 1 | HDMI I2C SDA՝ վերարտադրիչի կառավարման համար |
| fmcb_la_rx_n_9 | Մուտքագրում | 1 | HDMI I2C SCL՝ վերարտադրիչի կառավարման համար |
Ժամացույցի սխեման
Ստորև բերված է HDMI PHY Intel FPGA IP դիզայնի ժամացույցի սխեման նախկինումampլե:
- clk_fpga_b3_p-ը 100 ՄՀց ֆիքսված արագությամբ ժամացույց է NIOS պրոցեսորի և կառավարման գործառույթների գործարկման համար: Եթե տրված հաճախականությունը ճիշտ է, user_led_g[1]-ը փոխում է յուրաքանչյուր վայրկյան:
- refclk_fmcb_p-ը ֆիքսված արագությամբ հղման ժամացույց է հաղորդիչների միացման համար: Այն լռելյայն 625 ՄՀց է, բայց կարող է լինել ցանկացած հաճախականության:
- fmcb_gbtclk_m2c_p_0-ը TMDS ժամացույցն է HDMI RX-ի համար: Այս ժամացույցը նաև օգտագործվում է HDMI TX հաղորդիչները վարելու համար: Եթե մատակարարվող հաճախականությունը 148.5 ՄՀց է, ապա user_led_g[0]-ը փոխում է յուրաքանչյուր վայրկյան:
Սարքավորումների տեղադրում
HDMI PHY Intel FPGA IP դիզայնը նախկինample-ն ունի HDMI 2.0b և կատարում է ցիկլի ցուցադրում ստանդարտ HDMI վիդեո հոսքի համար:
Սարքավորումների փորձարկումն իրականացնելու համար միացրեք HDMI միացված սարքը, ինչպիսին է HDMI ինտերֆեյսով գրաֆիկական քարտը Bitec HDMI 2.0 դուստր քարտի HDMI RX միակցիչին, որը տվյալները ուղղորդում է դեպի հաղորդիչ RX բլոկ և HDMI RX:
- HDMI լվացարանը վերծանում է պորտը ստանդարտ վիդեո հոսքի մեջ և ուղարկում այն ժամացույցի վերականգնման միջուկին:
- HDMI RX միջուկը վերծանում է տեսանյութը, օժանդակ և աուդիո տվյալները, որոնք AXI4-stream ինտերֆեյսի միջոցով կվերադարձվեն HDMI TX միջուկին:
- FMC դուստր քարտի HDMI աղբյուրի միացքը պատկերը փոխանցում է մոնիտորին:
- Մեկ անգամ սեղմեք cpu_resetn կոճակը՝ համակարգի զրոյացումն իրականացնելու համար:
Նշում. Եթե ցանկանում եք օգտագործել մեկ այլ Intel FPGA-ի մշակման տախտակ, դուք պետք է փոխեք սարքի հանձնարարությունները և փին հանձնարարությունները: Փոխանցիչի անալոգային կարգավորումը փորձարկված է Intel Arria 10 FPGA մշակման հավաքածուի և Bitec HDMI 2.0 դուստր քարտի համար: Դուք կարող եք փոփոխել ձեր սեփական տախտակի կարգավորումները:
Փաստաթղթերի վերանայման պատմություն HDMI PHY Intel-ի համար
FPGA IP դիզայն օրինակampՕգտագործողի ուղեցույց
| Փաստաթղթի տարբերակը | Intel Quartus Prime տարբերակը | IP տարբերակ | Փոփոխություններ |
| 2022.07.20 | 22.2 | 1.0.0 | Նախնական թողարկում. |
Փաստաթղթեր / ռեսուրսներ
 |
intel HDMI PHY FPGA IP դիզայն Example [pdf] Օգտագործողի ուղեցույց HDMI PHY FPGA IP դիզայն Example, HDMI PHY, FPGA IP դիզայն Example, HDMI PHY IP դիզայն Example, FPGA IP դիզայն Example, IP Design Exampլե, 732781 |
