Intel HDMI PHY FPGA IP Design ExampUdhëzuesi i Përdoruesit

HDMI PHY Design ExampUdhëzuesi i fillimit të shpejtë për pajisjet Intel® Arria® 10

Dizajni i HDMI PHY Intel® FPGA IP exampLe për pajisjet Intel Arria® 10 përmban një dizajn ritransmetues HDMI 2.0 RX-TX që mbështet kompilimin dhe testimin e harduerit.
Kur gjeneroni një dizajn ishample, redaktori i parametrave krijon automatikisht fileËshtë e nevojshme për të simuluar, përpiluar dhe testuar dizajnin në harduer.

Figura 1. Hapat e zhvillimit

Informacione të Përafërta
Udhëzuesi i përdorimit të HDMI PHY Intel FPGA IP

Gjenerimi i Dizajnit

Përdorni redaktuesin e parametrave HDMI PHY Intel FPGA IP në softuerin Intel Quartus® Prime për të gjeneruar modelin examples.

Figura 2. Gjenerimi i rrjedhës së projektimit

1. Krijoni një projekt që synon familjen e pajisjeve Intel Arria 10 dhe zgjidhni pajisjen e dëshiruar.
2. Në Katalogun IP, gjeni dhe klikoni dy herë Protokollet e Ndërfaqes ➤ Audio dhe Video ➤ HDMI TX PHY Intel FPGA IP (ose HDMI RX PHY Intel FPGA IP). Shfaqet dritarja New IP Variant ose New IP Variation.
3. Specifikoni një emër të nivelit të lartë për variacionin tuaj të personalizuar të IP-së. Redaktori i parametrave ruan cilësimet e variacionit IP në a file me emrin .ip ose .qsys.
4. Klikoni OK. Shfaqet redaktori i parametrave.
   Korporata Intel. Të gjitha të drejtat e rezervuara. Intel, logoja e Intel dhe markat e tjera Intel janë marka tregtare të Intel
   Korporata ose filialet e saj. Intel garanton performancën e produkteve të saj FPGA dhe gjysmëpërçuese sipas specifikimeve aktuale në përputhje me garancinë standarde të Intel, por rezervon të drejtën të bëjë ndryshime në çdo produkt dhe shërbim në çdo kohë pa paralajmërim. Intel nuk merr përsipër asnjë përgjegjësi ose përgjegjësi që rrjedh nga aplikimi ose përdorimi i ndonjë informacioni, produkti ose shërbimi të përshkruar këtu, përveçse kur është rënë dakord shprehimisht me shkrim nga Intel. Klientët e Intel këshillohen të marrin versionin më të fundit të specifikimeve të pajisjes përpara se të mbështeten në çdo informacion të publikuar dhe përpara se të bëjnë porosi për produkte ose shërbime.
   Emra dhe marka të tjera mund të pretendohen si pronë e të tjerëve.
5. Në Dizajn Exampnë skedën, zgjidhni Arria 10 HDMI RX-TX Retransmit.
6. Zgjidhni Simulimin për të gjeneruar panelin e testimit dhe zgjidhni Sintezën për të gjeneruar dizajnin e harduerit p.shample.
   Ju duhet të zgjidhni të paktën një nga këto opsione për të gjeneruar modelin p.shample files.
   Nëse zgjidhni të dyja, koha e gjenerimit është më e gjatë.
7. Për të gjeneruar File Formatoni, zgjidhni Verilog ose VHDL.
8. Për Target Development Kit, zgjidhni Intel Arria 10 GX FPGA Development
   Kompleti. Nëse zgjidhni një komplet zhvillimi, atëherë pajisja e synuar ndryshon për t'u përshtatur me pajisjen në tabelën e synuar. Për Intel Arria 10 GX FPGA Development Kit, pajisja e parazgjedhur është 10AX115S2F4I1SG.
9. Klikoni Generate Example Dizajn.

Përpilimi dhe testimi i dizajnit

Për të përpiluar dhe ekzekutuar një test demonstrimi në harduer p.shampnë dizajn, ndiqni këto hapa:

1. Sigurohuni që hardueri p.shampgjenerimi i dizajnit është i plotë.
2. Hapni softuerin Intel Quartus Prime dhe hapni .qpf file: /quartus/a10_hdmi2_demo.qpf
3. Klikoni Përpunimi ➤ Filloni përpilimin.
4. Pas përpilimit të suksesshëm, një .sof file gjenerohet në kuartus/output_filedrejtoria s.
5. Lidhni Bitec HDMI 2.0 FMC Daughter Card Rev 11 me portën B (J2) FMC në bord.
6. Lidhni TX (P1) të kartës së bijës Bitec FMC me një burim të jashtëm video.
7. Lidhni RX (P2) të kartës së bijës Bitec FMC me një lavaman të jashtëm video ose analizues video.
8. Sigurohuni që të gjithë çelësat në bordin e zhvillimit të jenë në pozicionin e paracaktuar.
9. Konfiguro pajisjen e zgjedhur Intel Arria 10 në bordin e zhvillimit duke përdorur .sof të gjeneruar file (Mjetet ➤ Programues).
10. Analizuesi duhet të shfaqë videon e krijuar nga burimi. Përpilimi dhe testimi i dizajnit

Informacione të Përafërta
Udhëzuesi i përdorimit të Kompletit të Zhvillimit të Intel Arria 10 FPGA

HDMI PHY Intel FPGA IP Design Example Parametrat

Tabela 1. HDMI PHY Intel FPGA IP Design ExampParametrat për Intel Arria 10
Pajisjet

Këto opsione janë të disponueshme vetëm për pajisjet Intel Arria 10.

Parametri	Vlera	Përshkrimi
Dizajni i disponueshëm Example
Zgjidhni Design	Ritransmetimi i Arria 10 HDMI RX-TX	Zgjidhni dizajnin p.shample të gjenerohet.

Dizajni p.shample Files
Simulimi	Të ndezura	Aktivizoni këtë opsion për të krijuar të nevojshmen files për panelin e testimit të simulimit.
Sinteza	Të ndezura	Aktivizoni këtë opsion për të krijuar të nevojshmen files për kompilimin Intel Quartus Prime dhe demonstrimin e harduerit.

Formati i gjeneruar HDL
Gjeneroni File Formati	Verilog, VHDL	Zgjidhni formatin tuaj të preferuar HDL për modelin e krijuar p.shample filevendosur. Shënim: Ky opsion përcakton vetëm formatin për IP-në e nivelit të lartë të gjeneruar files. Të gjitha të tjerat files (p.sh., p.shample testbenches dhe nivelit të lartë files për demonstrimin e harduerit) janë në formatin Verilog HDL.

Kompleti i zhvillimit të synimeve
Zgjidhni Bordin	Asnjë komplet zhvillimi,	Zgjidhni tabelën për dizajnin e synuar p.shample.
	Kompleti i zhvillimit Arria 10 GX FPGA, Kompleti i zhvillimit me porosi	Pa komplet zhvillimi: Ky opsion përjashton të gjitha aspektet harduerike për dizajnin p.shample. Bërthama IP vendos të gjitha caktimet e pineve në kunjat virtuale. Kompleti i Zhvillimit Arria 10 GX FPGA: Ky opsion zgjedh automatikisht pajisjen e synuar të projektit që të përputhet me pajisjen në këtë komplet zhvillimi. Ju mund të ndryshoni pajisjen e synuar duke përdorur Ndrysho pajisjen e synuar parametri nëse rishikimi i bordit tuaj ka një variant të ndryshëm pajisjeje. Bërthama IP vendos të gjitha caktimet e pineve sipas kompletit të zhvillimit.
		Kompleti i zhvillimit të personalizuar: Ky opsion lejon dizajnin p.shampdo të testohet në një komplet zhvillimi të palës së tretë me një Intel FPGA. Mund t'ju duhet të vendosni vetë caktimet e pinit.

Pajisja e synuar
Ndrysho pajisjen e synuar	Të ndezura	Aktivizoni këtë opsion dhe zgjidhni variantin e preferuar të pajisjes për kompletin e zhvillimit.

HDMI 2.0 PHY Design Example

Dizajni i HDMI PHY Intel FPGA IP exampdemonstron një instancë paralele HDMI, e cila përbëhet nga tre kanale RX dhe katër kanale TX, që funksionojnë me shpejtësi të dhënash deri në 6 Gbps.

Dizajni i gjeneruar i HDMI PHY Intel FPGA IP example është e njëjtë me dizajnin p.shampgjenerohet në bërthamën HDMI Intel FPGA IP. Megjithatë, ky dizajn p.shamppërdor arbitrin e ri TX PHY, RX PHY dhe PHY në vend të RTL-së me porosi në modelin bazë HDMI Intel FPGA IP example.

Figura 3. HDMI 2.0 PHY Design Example

Moduli	Përshkrimi
RX PHY	RX PHY rikuperon të dhënat serike HDMI dhe i dërgon ato në bërthamën HDMI RX në format paralel në domenet e orës së rikuperuar (rx_clk[2:0]). Të dhënat deshifrohen në video

Moduli	Përshkrimi
	të dhënat që do të nxirren përmes video-stream AXI4. RX PHY gjithashtu dërgon sinjale vid_clk dhe ls_clk në bërthamën HDMI RX nëpërmjet ndërfaqes PHY.
HDMI TX Core	Bërthama HDMI TX merr të dhëna video të transmetimit AXI4 dhe i kodon ato në të dhëna paralele të formatit HDMI. Bërthama HDMI TX i dërgon këto të dhëna te TX PHY.
HDMI RX Core	IP-ja merr të dhënat serike nga RX PHY dhe kryen shtrirjen e të dhënave, deskimin e kanalit, dekodimin TMDS, dekodimin e të dhënave ndihmëse, dekodimin e të dhënave video, dekodimin e të dhënave audio dhe deskratimin.
TX PHY	Merr dhe serializon të dhënat paralele nga bërthama HDMI TX dhe nxjerr transmetime HDMI TMDS. TX PHY prodhon tx_clk për bërthamën HDMI TX. TX PHY gjithashtu gjeneron vid_clk dhe ls_clk dhe i dërgon këto sinjale në bërthamën HDMI TX nëpërmjet ndërfaqes PHY.
IOPLL	Gjeneron orë rryme serike AXI 300 MHz për ndërfaqen e transmetimit AXI4.
Master I2C	Për të konfiguruar përbërës të ndryshëm PCB.

Kërkesat e harduerit dhe softuerit

Intel përdor harduerin dhe softuerin e mëposhtëm për të testuar dizajnin p.shample.

Hardware

• Kompleti i zhvillimit Intel Arria 10 GX FPGA
• Burimi HDMI (njësia e procesorit grafik (GPU)
• Lavaman HDMI (Monitor)
• Karta e vajzës Bitec HDMI FMC 2.0 (Rishikimi 11)
• kabllot HDMI

Software

• Intel Quartus Prime Pro Edition (për testimin e harduerit)
• ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
  Riviera-PRO*, VCS* (vetëm Verilog HDL)/VCS MX ose Xcelium* simulator paralel

Struktura e Drejtorisë

Drejtoritë përmbajnë të gjeneruara file për dizajnin HDMI Intel FPGA IP p.shample.

Figura 4. Struktura e Drejtorisë për Dizajn Shemample

Rrjedha e sekuencës së rikonfigurimit

Figura 5. Rrjedha e sekuencës së rikonfigurimit me shumë norma 

Figura ilustron rrjedhën e sekuencës së rikonfigurimit me shumë shkallë të kontrolluesit kur ai merr rrjedhën e të dhënave hyrëse dhe frekuencën e orës referuese, ose kur marrësi është i shkyçur.

Sinjalet e ndërfaqes

Tabelat listojnë sinjalet për dizajnin HDMI PHY Intel FPGA IP p.shample.

Tabela 3. Sinjalet e nivelit të lartë

Sinjali	Drejtimi	Gjerësia	Përshkrimi
Sinjali i oshilatorit në bord
clk_fpga_b3_p	Input	1	Ora e lirë e funksionimit 100 MHz për orën bazë të referencës
refclk_fmcb_p	Input	1	Ora e referencës me shpejtësi fikse për kalibrimin e fuqizimit të transmetuesit. Është 625 MHz si parazgjedhje, por mund të jetë e çdo frekuence

Butonat e Pushit të Përdoruesit dhe LED
cpu_resetn	Input	1	Rivendosja globale
user_led_g	Prodhimi	2	Ekran LED jeshil

Kunjat e kartës së vajzës HDMI FMC në portën B FMC
fmcb_gbtclk_m2c_p_0	Input	1	Ora HDMI RX TMDS
fmcb_dp_m2c_p	Input	3	Kanalet e të dhënave HDMI RX të kuqe, jeshile dhe blu • Rishikimi i kartës së bijës Bitec 11 — [0]: RX TMDS Kanali 1 (E gjelbër) — [1]: RX TMDS Channel 2 (E kuqe) — [2]: RX TMDS Channel 0 (Blu)
fmcb_dp_c2m_p	Prodhimi	4	Ora HDMI TX, kanale të dhënash të kuqe, jeshile dhe blu • Rishikimi i kartës së bijës Bitec 11 — [0]: TX TMDS Channel 2 (E kuqe) — [1]: TX TMDS Channel 1 (E gjelbër) — [2]: TX TMDS Channel 0 (Blu) — [3]: Kanali i orës TX TMDS
fmcb_la_rx_p_9	Input	1	Zbulimi i fuqisë HDMI RX +5V
fmcb_la_rx_p_8	Input	1	Zbulimi i prizës së nxehtë HDMI RX
fmcb_la_rx_n_8	Input	1	HDMI RX I2C SDA për DDC dhe SCDC
fmcb_la_tx_p_10	Input	1	HDMI RX I2C SCL për DDC dhe SCDC
fmcb_la_tx_p_12	Input	1	Zbulimi i prizës së nxehtë HDMI TX
fmcb_la_tx_n_12	Input	1	HDMI I2C SDA për DDC dhe SCDC
fmcb_la_rx_p_10	Input	1	HDMI I2C SCL për DDC dhe SCDC
fmcb_la_tx_p_11	Input	1	HDMI I2C SDA për kontrollin e ridriverit
fmcb_la_rx_n_9	Input	1	HDMI I2C SCL për kontrollin e ridriverit

Skema e orës

Më poshtë është skema e orës së dizajnit HDMI PHY Intel FPGA IP exampe:

• clk_fpga_b3_p është një orë me shpejtësi fikse 100 MHz për ekzekutimin e procesorit NIOS dhe funksionet e kontrollit. Nëse frekuenca e dhënë është e saktë, user_led_g[1] ndërron për çdo sekondë.
• refclk_fmcb_p është një orë referimi me shpejtësi fikse për kalibrimin e fuqizimit të transmetuesve. Është 625 MHz si parazgjedhje, por mund të jetë e çdo frekuence.
• fmcb_gbtclk_m2c_p_0 është ora TMDS për HDMI RX. Kjo orë përdoret gjithashtu për të drejtuar transmetuesit HDMI TX. Nëse frekuenca e dhënë është 148.5 MHz, user_led_g[0] ndërron për çdo sekondë.

Konfigurimi i harduerit

Dizajni i HDMI PHY Intel FPGA IP exampLe është i aftë për HDMI 2.0b dhe kryen një demonstrim të ciklit për një transmetim standard video HDMI.

Për të kryer testin e harduerit, lidhni një pajisje të aktivizuar me HDMI si një kartë grafike me ndërfaqe HDMI me lidhësin HDMI RX në kartën bijë Bitec HDMI 2.0, e cila i drejton të dhënat në bllokun e transmetuesit RX dhe HDMI RX.

1. Lavamani HDMI deshifron portën në një transmetim standard video dhe e dërgon atë në bërthamën e rikuperimit të orës.
2. Bërthama HDMI RX deshifron të dhënat video, ndihmëse dhe audio për t'u rikthyer përmes ndërfaqes AXI4-stream në bërthamën HDMI TX.
3. Porta e burimit HDMI e kartës së bijës FMC e transmeton imazhin në një monitor.
4. Shtypni një herë butonin cpu_resetn për të kryer rivendosjen e sistemit.
   Shënim: Nëse dëshironi të përdorni një tabelë tjetër zhvillimi Intel FPGA, duhet të ndryshoni caktimet e pajisjes dhe caktimet e pinit. Cilësimi analog i transmetuesit është testuar për kompletin e zhvillimit Intel Arria 10 FPGA dhe kartën e bijës Bitec HDMI 2.0. Ju mund të modifikoni cilësimet për bordin tuaj.

Historia e rishikimit të dokumentit për HDMI PHY Intel
Dizajni i IP-së FPGA ExampUdhëzuesi i Përdoruesit

Versioni i dokumentit	Versioni i Intel Quartus Prime	Versioni IP	Ndryshimet
2022.07.20	22.2	1.0.0	Lëshimi fillestar.

Dokumentet / Burimet

Intel HDMI PHY FPGA IP Design Example [pdfUdhëzuesi i përdoruesit HDMI PHY FPGA IP Design Example, HDMI PHY, FPGA IP Design Example, HDMI PHY IP Design Example, FPGA IP Design Example, IP Design Example, 732781

Referencat

• Manuali i Përdoruesit