intel HDMI PHY FPGA IP Design Example User Guide
HDMI PHY Design Exampny Torolàlana fanombohana haingana ho an'ny fitaovana Intel® Arria® 10
Ny HDMI PHY Intel® FPGA IP design example ho an'ny fitaovana Intel Arria® 10 dia manana endrika HDMI 2.0 RX-TX retransmit izay manohana ny fanangonana sy ny fitsapana fitaovana.
Rehefa mamorona drafitra ex ianaoample, ny editor parameter dia mamorona ho azy ny fileIlaina ny manao simulate, manangona ary manandrana ny famolavolana amin'ny hardware.
Sary 1. Dingana fampandrosoana
Fampahafantarana mifandraika
HDMI PHY Intel FPGA IP User Guide
Mamorona ny Design
Ampiasao ny tonian-dahatsoratra HDMI PHY Intel FPGA IP amin'ny rindrambaiko Intel Quartus® Prime mba hamoronana ny endrika talohaamples.
Sary 2. Famoronana ny fikorianan'ny famolavolana
- Mamorona tetikasa mikendry ny fianakaviana fitaovana Intel Arria 10 ary safidio ny fitaovana tianao.
- Ao amin'ny Catalog IP, tadiavo ary tsindrio indroa ny Interface Protocols ➤ Audio & Video ➤ HDMI TX PHY Intel FPGA IP (na HDMI RX PHY Intel FPGA IP). Mipoitra ny fikandrana New IP Variant na New IP Variation.
- Manorata anarana ambony indrindra ho an'ny fiovaovana IP mahazatra anao. Ny tonian-dahatsoratra parameter dia mitahiry ny fiovaovan'ny IP ao anaty a file antsoina hoe .ip na .qsys.
- Tsindrio OK. Mipoitra ny tonian-dahatsoratra parameter.
Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika an'ny Intel
Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'ny fampahalalana navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy.
Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa. - Ao amin'ny Design Exampamin'ny tabilao, safidio ny Arria 10 HDMI RX-TX Retransmit.
- Safidio ny Simulation hamoronana ny testbench, ary safidio ny Synthesis hamoronana ny famolavolana fitaovana example.
Tsy maintsy misafidy farafaharatsiny iray amin'ireo safidy ireo ianao mba hamoronana ny endrika example files.
Raha samy misafidy ianao dia ho lava kokoa ny fotoana famokarana. - Ho an'ny Generate File Format, fidio Verilog na VHDL.
- Ho an'ny Kit Development Target, safidio ny Intel Arria 10 GX FPGA Development
Kit. Raha misafidy kitapom-pampandrosoana ianao, dia miova ny fitaovana kendrena hifanaraka amin'ny fitaovana eo amin'ny solaitrabe kendrena. Ho an'ny Intel Arria 10 GX FPGA Development Kit, ny fitaovana default dia 10AX115S2F4I1SG. - Tsindrio Generate Example Design.
Manangona sy mitsapa ny famolavolana
Manangona sy manao andrana fihetsiketsehana amin'ny fitaovana example design, araho ireto dingana ireto:
- Ataovy azo antoka ny fitaovana exampvita ny generation le design.
- Sokafy ny rindrambaiko Intel Quartus Prime ary sokafy ny .qpf file: /quartus/a10_hdmi2_demo.qpf
- Kitiho ny Processing ➤ Start Compilation.
- Rehefa vita ny fanangonana, a .sof file dia novokarina tao amin'ny quartus/output_files lahatahiry.
- Ampifandraiso amin'ny seranana FMC B (J2.0) ny Bitec HDMI 11 FMC Daughter Card Rev 2.
- Ampifandraiso amin'ny loharanon-dahatsary ivelany ny TX (P1) an'ny karatra zanakavavy Bitec FMC.
- Ampifandraiso ny RX (P2) amin'ny karatra zanakavavin'ny Bitec FMC amin'ny fantsona video ivelany na mpanadihady video.
- Ataovy azo antoka fa ny switch rehetra eo amin'ny tabilao fampandrosoana dia eo amin'ny toerana misy azy.
- Amboary ny fitaovana Intel Arria 10 voafantina eo amin'ny tabilao fampandrosoana amin'ny fampiasana ny .sof file (Fitaovana ➤ Programmer).
- Ny mpandinika dia tokony hampiseho ny lahatsary novokarina avy amin'ny loharano. Manangona sy mitsapa ny famolavolana
Fampahafantarana mifandraika
Intel Arria 10 FPGA Development Kit Guide User
HDMI PHY Intel FPGA IP Design Example Parameter
Tabilao 1. HDMI PHY Intel FPGA IP Design Example Parameters ho an'ny Intel Arria 10
fitaovana
Ireo safidy ireo dia ho an'ny fitaovana Intel Arria 10 ihany.
| fikirana | sarobidy | Description |
| Misy Design Example | ||
| Select Design | Arria 10 HDMI RX-TX Retransmit | Safidio ny endrika example ho vokarina. |
| Design Example Files | ||
| Simulation | On, Off | Alefaso ity safidy ity mba hamoronana ny ilaina files ho an'ny testbench simulation. |
| voafintina | On, Off | Alefaso ity safidy ity mba hamoronana ny ilaina files ho an'ny fanangonana Intel Quartus Prime sy fampisehoana fitaovana. |
| Format HDL vokarina | ||
| hiteraka File endrika | Verilog, VHDL | Safidio ny endrika HDL tianao ho an'ny endrika noforonina talohaample filemametraka.
Fanamarihana: Ity safidy ity ihany no mamaritra ny endrika ho an'ny IP avo lenta vokarina files. Ny hafa rehetra files (ohatra, example testbenches sy ny ambaratonga ambony files ho an'ny fampisehoana hardware) dia amin'ny endrika Verilog HDL. |
| Kit fampandrosoana tanjona | ||
| Select Board | Tsy misy Kit fampandrosoana, | Safidio ny solaitrabe ho an'ny endrika kendrena example. |
| Arria 10 GX FPGA Development Kit,
Kit fampandrosoana manokana |
|
|
|
||
| Target fitaovana | ||
| Hanova ny fitaovana tanjona | On, Off | Ampidiro ity safidy ity ary safidio ny karazana fitaovana tiana ho an'ny kitapo fampandrosoana. |
HDMI 2.0 PHY Design Example
Ny HDMI PHY Intel FPGA IP design example dia mampiseho ny loopback parallèle HDMI iray misy fantsona RX telo sy fantsona TX efatra, miasa amin'ny tahan'ny data hatramin'ny 6 Gbps.
Ny famolavolana HDMI PHY Intel FPGA IP example mitovy amin'ny design example novokarina tao amin'ny HDMI Intel FPGA IP core. Na izany aza, ity design exampLe mampiasa ny TX PHY, RX PHY, ary PHY arbiter vaovao fa tsy RTL mahazatra ao amin'ny HDMI Intel FPGA IP core design example.
Sary 3. HDMI 2.0 PHY Design Example
| Module | Description |
| RX PHY | Ny RX PHY dia mamerina ny angon-drakitra HDMI serial ary mandefa izany any amin'ny core HDMI RX amin'ny endrika mifanandrify amin'ny sehatra famantaranandro sitrana (rx_clk[2:0]). Ny angon-drakitra dia decode ho video |
| Module | Description |
| angon-drakitra havoaka amin'ny alàlan'ny horonan-tsary AXI4-stream. Ny RX PHY koa dia mandefa famantarana vid_clk sy ls_clk amin'ny fototry ny HDMI RX amin'ny alàlan'ny interface PHY. | |
| HDMI TX Core | Ny core HDMI TX dia mahazo angon-dahatsary AXI4-stream ary mamadika izany ho angon-drakitra mifanandrify amin'ny endrika HDMI. Ny fototra HDMI TX dia mandefa ity angona ity amin'ny TX PHY. |
| HDMI RX Core | Ny IP dia mandray ny angon-drakitra serial avy amin'ny RX PHY ary manatanteraka ny fampifanarahana ny angon-drakitra, ny fantsona fantsona, ny famafana ny TMDS, ny famafazana angon-drakitra fanampiny, ny famafana ny angon-drakitra video, ny famafana ny angon-drakitra audio, ary ny famoahana. |
| TX PHY | Mandray sy manao serializes ny angona mifanitsy amin'ny HDMI TX core ary mamoaka HDMI TMDS streams. Ny TX PHY dia mamokatra tx_clk ho an'ny fototra HDMI TX. Ny TX PHY koa dia miteraka vid_clk sy ls_clk ary mandefa ireo famantarana ireo amin'ny fototra HDMI TX amin'ny alàlan'ny interface PHY. |
| IOPLL | Mamokatra famantaranandro 300 MHz AXI stream ho an'ny interface AXI4-stream. |
| Master I2C | Mba handrindrana ireo singa PCB isan-karazany. |
Fitakiana Hardware sy Software
Intel dia mampiasa ireto fitaovana sy rindrambaiko manaraka ireto mba hitsapana ny endrika talohaample.
Hardware
- Intel Arria 10 GX FPGA Development Kit
- Loharano HDMI (Graphics Processor Unit (GPU)
- HDMI Sink (Monitor)
- Karatra vavy Bitec HDMI FMC 2.0 (Revision 11)
- tariby HDMI
Software
- Intel Quartus Prime Pro Edition (ho an'ny fitiliana fitaovana)
- ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
Riviera-PRO*, VCS* (Verilog HDL ihany)/VCS MX, na Xcelium* Parallel simulator
Rafitra lahatahiry
Ny lahatahiry dia ahitana ny vokarina file ho an'ny HDMI Intel FPGA IP design example.
Sary 4. Firafitry ny lahatahiry ho an'ny Design Example
Fikorianan'ny filaharana indray
Sary 5. Fizotran'ny filaharan'ny fanavaozana isan-karazany
Ity tarehimarika ity dia mampiseho ny fizotry ny fizotry ny fanovana isan-karazany amin'ny mpanara-maso rehefa mahazo ny fampidiran-dresaka sy ny famantaran'ny famantaranandro, na rehefa tsy voahidy ny transceiver.
Interface Signals
Ny tabilao dia mitanisa ny famantarana ho an'ny HDMI PHY Intel FPGA IP design example.
Tabilao 3. Famantarana avo lenta
| famantarana | tari-dalana | sakany | Description |
| Famantarana Oscillator an-tsambo | |||
| clk_fpga_b3_p | fahan'ny | 1 | 100 MHz famantaranandro mandeha maimaim-poana ho an'ny famantaranandro fototra |
| refclk_fmcb_p | fahan'ny | 1 | Famantaranandro fanondroan'ny tahan'ny raikitra ho an'ny fandrefesana ny herin'ny transceiver. Izy io dia 625 MHz amin'ny alàlan'ny default fa mety amin'ny matetika |
| Ny bokotra Push mpampiasa sy ny LED | |||
| cpu_resetn | fahan'ny | 1 | Famerenana maneran-tany |
| user_led_g | Output | 2 | Fampisehoana LED maitso |
| HDMI FMC Daughter Card Pins amin'ny FMC Port B | |||
| fmcb_gbtclk_m2c_p_0 | fahan'ny | 1 | HDMI RX TMDS famantaranandro |
| fmcb_dp_m2c_p | fahan'ny | 3 | HDMI RX fantsona data mena, maitso ary manga
• Fanavaozana ny karatra vavy Bitec 11 — [0]: RX TMDS Channel 1 (maitso) — [1]: RX TMDS Channel 2 (Mena) — [2]: RX TMDS Channel 0 (manga) |
| fmcb_dp_c2m_p | Output | 4 | Famantaranandro HDMI TX, fantsona data mena, maitso ary manga
• Fanavaozana ny karatra vavy Bitec 11 — [0]: TX TMDS Channel 2 (Mena) — [1]: TX TMDS Channel 1 (maitso) — [2]: TX TMDS Channel 0 (manga) — [3]: TX TMDS Clock Channel |
| fmcb_la_rx_p_9 | fahan'ny | 1 | HDMI RX + 5V hery detect |
| fmcb_la_rx_p_8 | fahan'ny | 1 | HDMI RX mafana plug detect |
| fmcb_la_rx_n_8 | fahan'ny | 1 | HDMI RX I2C SDA ho an'ny DDC sy SCDC |
| fmcb_la_tx_p_10 | fahan'ny | 1 | HDMI RX I2C SCL ho an'ny DDC sy SCDC |
| fmcb_la_tx_p_12 | fahan'ny | 1 | HDMI TX hot plug detect |
| fmcb_la_tx_n_12 | fahan'ny | 1 | HDMI I2C SDA ho an'ny DDC sy SCDC |
| fmcb_la_rx_p_10 | fahan'ny | 1 | HDMI I2C SCL ho an'ny DDC sy SCDC |
| fmcb_la_tx_p_11 | fahan'ny | 1 | HDMI I2C SDA ho an'ny fanaraha-maso redriver |
| fmcb_la_rx_n_9 | fahan'ny | 1 | HDMI I2C SCL ho an'ny fanaraha-maso redriver |
Tetika famantaranandro
Ity manaraka ity ny rafitra famantaranandro ny HDMI PHY Intel FPGA IP design example:
- clk_fpga_b3_p dia famantaranandro manana tahan'ny 100 MHz ho an'ny fampandehanana ny processeur NIOS sy ny asa fanaraha-maso. Raha marina ny fampandehanana nomena, ny user_led_g[1] dia mihodina isaky ny segondra.
- refclk_fmcb_p dia famantaranandro fanondro amin'ny taham-pahavitrihana ho an'ny calibration herinaratra amin'ny transceiver. Izy io dia 625 MHz amin'ny alàlan'ny default fa mety amin'ny matetika.
- fmcb_gbtclk_m2c_p_0 no famantaranandro TMDS ho an'ny HDMI RX. Ity famantaranandro ity koa dia ampiasaina amin'ny fampitaovana ny HDMI TX transceiver. Raha 148.5 MHz ny fatran'ny famatsiana, dia mihodina isaky ny segondra ny mpampiasa_led_g[0].
Fanamboarana Hardware
Ny HDMI PHY Intel FPGA IP design example dia HDMI 2.0b afaka ary manao fihetsiketsehana miverimberina ho an'ny stream video HDMI mahazatra.
Mba hampandehanana ny fitsapana fitaovana, ampifandraiso amin'ny fitaovana HDMI 2.0 ny fitaovana misy HDMI toy ny karatra sary miaraka amin'ny interface HDMI amin'ny mpampitohy HDMI RX amin'ny karatra zanakavavy Bitec HDMI XNUMX, izay mitondra ny angon-drakitra mankany amin'ny sakana RX transceiver sy HDMI RX.
- Ny dobo HDMI dia mamadika ny seranan-tsambo ho stream video mahazatra ary mandefa izany any amin'ny fototry ny famerenana ny famantaranandro.
- Ny ivon'ny HDMI RX dia mamadika ny angon-drakitra horonan-tsary, fanampiny ary feo mba hamerenana amin'ny alàlan'ny interface AXI4-stream mankany amin'ny core HDMI TX.
- Ny seranan-tsambo loharano HDMI an'ny karatra zanakavavy FMC dia mampita ny sary amin'ny monitor.
- Tsindrio indray mandeha ny bokotra cpu_resetn mba hamerenana ny rafitra.
Fanamarihana: Raha te hampiasa birao fampandrosoana Intel FPGA hafa ianao dia tsy maintsy manova ny fanendrena fitaovana sy ny fanendrena pin. Ny fikandrana analog transceiver dia nosedraina ho an'ny kitapom-pampandrosoana Intel Arria 10 FPGA sy karatra zanaka vavy Bitec HDMI 2.0. Azonao atao ny manova ny toe-javatra ho an'ny biraonao manokana.
Tantara fanavaozana antontan-taratasy ho an'ny HDMI PHY Intel
FPGA IP Design Example User Guide
| Document Version | Intel Quartus Prime Version | IP Version | FIOVANA |
| 2022.07.20 | 22.2 | 1.0.0 | Famoahana voalohany. |
Documents / Loharano
 |
intel HDMI PHY FPGA IP Design Example [pdf] Torolàlana ho an'ny mpampiasa HDMI PHY FPGA IP Design Example, HDMI PHY, FPGA IP Design Example, HDMI PHY IP Design Example, FPGA IP Design Example, IP Design Exampny, 732781 |
