Intel HDMI PHY FPGA IP ڊيزائن Exampلي يوزر گائيڊ

HDMI PHY ڊيزائن ExampLe Quick Start Guide for Intel® Arria® 10 ڊوائيسز

HDMI PHY Intel® FPGA IP ڊيزائن example for Intel Arria® 10 ڊوائيسز هڪ HDMI 2.0 RX-TX retransmit ڊيزائن جي خاصيت آهي جيڪا تاليف ۽ هارڊويئر ٽيسٽنگ کي سپورٽ ڪري ٿي.
جڏهن توهان هڪ ڊزائن ٺاهي رهيا آهيو example، پيٽرولر ايڊيٽر پاڻمرادو ٺاهي ٿو fileهارڊويئر ۾ ڊيزائن کي تخليق ڪرڻ، مرتب ڪرڻ ۽ جانچڻ لاءِ ضروري آهي.

شڪل 1. ترقي جا مرحلا

لاڳاپيل معلومات
HDMI PHY Intel FPGA IP يوزر گائيڊ

ڊيزائن ٺاهڻ

استعمال ڪريو HDMI PHY Intel FPGA IP پيٽرولر ايڊيٽر Intel Quartus® Prime سافٽ ويئر ۾ ڊزائين تيار ڪرڻ لاءِamples.

شڪل 2. ڊيزائن فلو پيدا ڪرڻ

1. Intel Arria 10 ڊيوائس فيملي کي ھدف ڪندي ھڪ پروجيڪٽ ٺاھيو ۽ مطلوب ڊيوائس چونڊيو.
2. IP Catalog ۾، ڳوليو ۽ ڊبل ڪلڪ ڪريو انٽرفيس پروٽوڪول ➤ آڊيو ۽ وڊيو ➤ HDMI TX PHY Intel FPGA IP (يا HDMI RX PHY Intel FPGA IP). نئون IP ورائينٽ يا نئون IP تبديلي ونڊو ظاهر ٿئي ٿو.
3. توهان جي ڪسٽم IP تبديلين لاء هڪ اعلي سطحي نالو بيان ڪريو. پيٽرولر ايڊيٽر محفوظ ڪري ٿو IP مختلف سيٽنگون a file نالو .ip يا .qsys.
4. OK تي ڪلڪ ڪريو. پراميٽر ايڊيٽر ظاهر ٿئي ٿو.
   Intel Corporation. سڀ حق محفوظ آهن. Intel، Intel لوگو، ۽ ٻيا Intel نشان آھن Intel جا ٽريڊ مارڪ
   ڪارپوريشن يا ان جي ماتحت ادارن. Intel وارنٽي ڏئي ٿو پنهنجي FPGA ۽ سيمڪنڊڪٽر پروڊڪٽس جي ڪارڪردگي کي موجوده وضاحتن مطابق Intel جي معياري وارنٽي جي مطابق، پر ڪنهن به وقت بغير اطلاع جي ڪنهن به پروڊڪٽس ۽ خدمتن ۾ تبديليون ڪرڻ جو حق محفوظ رکي ٿو. Intel هتي بيان ڪيل ڪنهن به معلومات، پراڊڪٽ، يا خدمت جي ايپليڪيشن يا استعمال مان پيدا ٿيندڙ ڪا به ذميواري يا ذميواري قبول نه ڪندو آهي سواءِ انٽيل طرفان لکڻ ۾ واضح طور تي اتفاق ڪيو ويو. Intel گراهڪن کي صلاح ڏني وئي آهي ته ڪنهن به شايع ٿيل معلومات تي ڀروسو ڪرڻ کان پهريان ۽ مصنوعات يا خدمتن لاءِ آرڊر ڏيڻ کان پهريان ڊوائيس جي وضاحتن جو جديد نسخو حاصل ڪن.
   ٻيا نالا ۽ برانڊ ٻين جي ملڪيت طور دعوي ڪري سگھن ٿا.
5. ڊيزائن تي Example ٽيب، منتخب ڪريو Arria 10 HDMI RX-TX Retransmit.
6. ٽيسٽ بينچ پيدا ڪرڻ لاءِ سموليشن کي چونڊيو، ۽ هارڊويئر ڊزائين تيار ڪرڻ لاءِ Synthesis چونڊيوampلي.
   توهان کي انهن اختيارن مان گهٽ ۾ گهٽ هڪ چونڊڻ گهرجي ڊزائين تيار ڪرڻ لاءِample files.
   جيڪڏهن توهان ٻنهي کي چونڊيو، نسل جو وقت ڊگهو آهي.
7. پيدا ڪرڻ لاءِ File فارميٽ، چونڊيو Verilog يا VHDL.
8. ٽارگيٽ ڊولپمينٽ کٽ لاءِ، چونڊيو Intel Arria 10 GX FPGA ڊولپمينٽ
   کٽ. جيڪڏهن توهان هڪ ڊولپمينٽ کٽ چونڊيندا آهيو، ته پوءِ ٽارگيٽ ڊيوائس تبديل ٿي ويندي آهي جيڪو ٽارگيٽ بورڊ تي ڊيوائس سان ملندو. Intel Arria 10 GX FPGA ڊولپمينٽ کٽ لاءِ، ڊفالٽ ڊيوائس 10AX115S2F4I1SG آهي.
9. ڪلڪ Generate Exampلي ڊيزائن.

ڊيزائن کي گڏ ڪرڻ ۽ جانچ ڪرڻ

هارڊويئر تي هڪ مظاهري ٽيسٽ مرتب ڪرڻ ۽ هلائڻ لاءِ exampلي ڊيزائن، انهن قدمن تي عمل ڪريو:

1. هارڊويئر کي يقيني بڻايوampلي ڊيزائن جي نسل مڪمل آهي.
2. Intel Quartus Prime سافٽ ويئر لانچ ڪريو ۽ کوليو .qpf file: /quartus/a10_hdmi2_demo.qpf
3. ڪلڪ ڪريو پروسيسنگ ➤ گڏ ڪرڻ شروع ڪريو.
4. ڪامياب تاليف کان پوء، هڪ .sof file quartus/output_ ۾ پيدا ٿئي ٿوfiles ڊاريڪٽري.
5. Bitec HDMI 2.0 FMC Daughter Card Rev 11 کي آن بورڊ FMC پورٽ B (J2) سان ڳنڍيو.
6. Bitec FMC ڌيءَ ڪارڊ جي TX (P1) کي ٻاهرين وڊيو ذريعن سان ڳنڍيو.
7. Bitec FMC ڌيءَ ڪارڊ جي RX (P2) کي ٻاهرين وڊيو سنڪ يا وڊيو اينالائزر سان ڳنڍيو.
8. پڪ ڪريو ته ڊولپمينٽ بورڊ تي سڀئي سوئچ ڊفالٽ پوزيشن ۾ آهن.
9. ٺاهيل .sof استعمال ڪندي ڊولپمينٽ بورڊ تي منتخب ٿيل Intel Arria 10 ڊيوائس کي ترتيب ڏيو file (ٽولز ➤ پروگرامر).
10. تجزيه نگار کي ماخذ مان ٺاهيل وڊيو ڏيکارڻ گهرجي. ڊيزائن کي گڏ ڪرڻ ۽ جانچ ڪرڻ

لاڳاپيل معلومات
Intel Arria 10 FPGA ڊولپمينٽ کٽ يوزر گائيڊ

HDMI PHY Intel FPGA IP ڊيزائن Exampپيرا ميٽرز

ٽيبل 1. HDMI PHY Intel FPGA IP ڊيزائن Exampانٽيل آرريا 10 لاءِ پيرا ميٽرز
ڊوائيسز

اهي اختيار موجود آهن صرف Intel Arria 10 ڊوائيسز لاءِ.

پيرا ميٽر	قدر	وصف
دستياب ڊيزائن Example
منتخب ڪريو ڊيزائن	آرريا 10 HDMI RX-TX Retransmit	منتخب ڪريو ڊيزائن exampپيدا ڪيو وڃي.

ڊيزائن Example Files
سمجهاڻي	چالو بند	ھن اختيار کي چالو ڪريو ضروري ٺاھيو fileسموليشن ٽيسٽ بينچ لاءِ.
سنٿاس	چالو بند	ھن اختيار کي چالو ڪريو ضروري ٺاھيو files Intel Quartus Prime تاليف ۽ هارڊويئر مظاهرين لاءِ.

ٺاهيل HDL فارميٽ
پيدا ڪرڻ File فارميٽ	ويريلوگ، وي ايڇ ڊي ايل	تيار ڪيل ڊيزائن جي لاءِ پنھنجو پسنديده HDL فارميٽ چونڊيوample fileمقرر. نوٽ: هي اختيار صرف ٺاهيل مٿين سطح جي IP جي فارميٽ کي طئي ڪري ٿو fileايس. ٻيا سڀ files (مثال طور، مثالample testbenches ۽ اعلي سطح fileهارڊويئر جي نمائش لاءِ) ويريلوگ HDL فارميٽ ۾ آهن.

ھدف جي ترقي کٽ
بورڊ چونڊيو	ڪا به ڊولپمينٽ کٽ،	ھدف ٿيل ڊيزائن لاءِ بورڊ چونڊيوampلي.
	آرريا 10 GX FPGA ڊولپمينٽ کٽ، ڪسٽم ڊولپمينٽ کٽ	ڪو به ڊولپمينٽ کٽ: هي اختيار سڀني هارڊويئر جا حصا خارج ڪري ٿو ڊزائن لاءِ اڳample. IP ڪور سڀني پن تفويض کي مجازي پنن تي سيٽ ڪري ٿو. Arria 10 GX FPGA ڊولپمينٽ کٽ: هي اختيار خودڪار طريقي سان چونڊيندو آهي پروجيڪٽ جي ٽارگيٽ ڊيوائس کي هن ڊولپمينٽ کٽ تي ڊيوائس سان ملائڻ لاءِ. توھان کي استعمال ڪندي ٽارگيٽ ڊوائيس تبديل ڪري سگھو ٿا ٽارگيٽ ڊوائيس تبديل ڪريو پيٽرولر جيڪڏهن توهان جي بورڊ جي نظر ثاني ۾ مختلف ڊوائيس مختلف قسم جي آهي. IP ڪور ترقي کٽ جي مطابق سڀني پن تفويض کي سيٽ ڪري ٿو.
		ڪسٽم ڊولپمينٽ کٽ: هي اختيار اجازت ڏئي ٿو ڊيزائن جي اڳوڻيampانٽيل FPGA سان ٽئين پارٽي ڊولپمينٽ کٽ تي آزمايو وڃي. توهان کي شايد پن جي اسائنمنٽس کي پنهنجو پاڻ تي سيٽ ڪرڻ جي ضرورت پوندي.

ٽارگيٽ ڊوائيس
ٽارگيٽ ڊوائيس تبديل ڪريو	چالو بند	ھن آپشن کي چالو ڪريو ۽ ڊولپمينٽ کٽ لاءِ ترجيحي ڊيوائس قسم چونڊيو.

HDMI 2.0 PHY ڊيزائن Example

HDMI PHY Intel FPGA IP ڊيزائن اڳوڻيample ڏيکاري ٿو هڪ HDMI مثال متوازي لوپ بڪ جنهن ۾ ٽي RX چينلز ۽ چار TX چينلز شامل آهن، 6 Gbps تائين ڊيٽا جي شرح تي ڪم ڪن ٿا.

ٺاهيل HDMI PHY Intel FPGA IP ڊيزائن اڳوڻيample ساڳيو ئي آهي جيئن ڊزائن exampHDMI Intel FPGA IP ڪور ۾ ٺاهيل. بهرحال، هي ڊزائن اڳوڻيample استعمال ڪري ٿو نئون TX PHY، RX PHY، ۽ PHY آربيٽر بدران ڪسٽم RTL جي HDMI Intel FPGA IP ڪور ڊيزائن ۾ampلي.

شڪل 3. HDMI 2.0 PHY ڊيزائن Example

ماڊل	وصف
RX PHY	RX PHY سيريل HDMI ڊيٽا کي بحال ڪري ٿو ۽ ان کي موڪليو HDMI RX ڪور کي متوازي فارميٽ ۾ بحال ٿيل ڪلاڪ ڊومينز تي (rx_clk[2:0]). ڊيٽا کي وڊيو ۾ ڊيڪوڊ ڪيو ويو آهي

ماڊل	وصف
	ڊيٽا AXI4-اسٽريم ويڊيو ذريعي آئوٽ ٿيڻ لاءِ. RX PHY پڻ vid_clk ۽ ls_clk سگنل موڪلي ٿو HDMI RX ڪور ڏانهن PHY انٽرفيس ذريعي.
HDMI TX ڪور	HDMI TX ڪور AXI4-اسٽريم وڊيو ڊيٽا حاصل ڪري ٿو ۽ هن کي HDMI فارميٽ متوازي ڊيٽا ۾ انڪوڊ ڪري ٿو. HDMI TX ڪور هن ڊيٽا کي TX PHY ڏانهن موڪلي ٿو.
HDMI RX ڪور	IP RX PHY کان سيريل ڊيٽا حاصل ڪري ٿو ۽ ڊيٽا جي ترتيب، چينل ڊيسڪ، TMDS ڊيڪوڊنگ، معاون ڊيٽا ڊيڪوڊنگ، وڊيو ڊيٽا ڊيڪوڊنگ، آڊيو ڊيٽا ڊيڪوڊنگ، ۽ ڊيسڪمبلنگ انجام ڏئي ٿو.
TX PHY	HDMI TX ڪور مان متوازي ڊيٽا حاصل ڪري ۽ سيريلائيز ڪري ٿو ۽ HDMI TMDS اسٽريمز کي آئوٽ ڪري ٿو. TX PHY پيدا ڪري ٿو tx_clk HDMI TX ڪور لاءِ. TX PHY پڻ vid_clk ۽ ls_clk ٺاهي ٿو ۽ انهن سگنلن کي PHY انٽرفيس ذريعي HDMI TX ڪور ڏانهن موڪلي ٿو.
IOPLL	AXI300- اسٽريم انٽرفيس لاءِ 4 MHz AXI سيريل اسٽريم ڪلاڪ ٺاهي ٿو.
I2C ماسٽر	مختلف پي سي بي اجزاء کي ترتيب ڏيڻ لاء.

هارڊويئر ۽ سافٽ ويئر گهرجون

Intel استعمال ڪري ٿو ھيٺ ڏنل هارڊويئر ۽ سافٽ ويئر ڊيزائن کي جانچڻ لاءِampلي.

هارڊويئر

• Intel Arria 10 GX FPGA ڊولپمينٽ کٽ
• HDMI ماخذ (گرافڪس پروسيسر يونٽ (GPU)
• HDMI سنڪ (مانيٽر)
• Bitec HDMI FMC 2.0 ڌيئر ڪارڊ (نظرثاني 11)
• HDMI ڪيبل

سافٽ ويئر

• Intel Quartus Prime Pro Edition (هارڊويئر ٽيسٽ لاءِ)
• ModelSim* - Intel FPGA ايڊيشن، ModelSim - Intel FPGA اسٽارٽر ايڊيشن، NCSim،
  رويرا-پرو*، VCS* (صرف ويريلوگ HDL)/VCS MX، يا Xcelium* متوازي سمائيٽر

ڊاريڪٽري جي جوڙجڪ

ڊائريڪٽرن تي مشتمل آهي ٺاهيل file HDMI Intel FPGA IP ڊيزائن لاءِ اڳampلي.

شڪل 4. ڊاريڪٽري جو ڍانچو ڊيزائن لاءِ Example

Reconfiguration Sequence Flow

شڪل 5. ملٽي ريٽ ريڪنفيگريشن سيڪوئنس فلو 

انگ اکر ڏيکاري ٿو گھڻ-ريٽ ريڪنفيگريشن تسلسل جي وهڪري کي ڪنٽرولر جي جڏھن اھو انپٽ ڊيٽا اسٽريم ۽ ريفرنس ڪلاڪ فريڪوئنسي وصول ڪري ٿو، يا جڏھن ٽرانسيور ان لاڪ ٿيل آھي.

انٽرفيس سگنل

جدولن ۾ HDMI PHY Intel FPGA IP ڊيزائن جي سگنلن جي فهرست آھيampلي.

ٽيبل 3. مٿين سطح جا سگنل

سگنل	ھدايت	ويڪر	وصف
آن بورڊ Oscillator سگنل
clk_fpga_b3_p	ان پٽ	1	100 MHz مفت هلندڙ گھڙي بنيادي حوالن واري گھڙي لاءِ
refclk_fmcb_p	ان پٽ	1	ٽرانسيور جي پاور اپ ڪليبريشن لاءِ مقرر شرح ريفرنس ڪلاڪ. اهو ڊفالٽ طور 625 MHz آهي پر ڪنهن به تعدد جو ٿي سگهي ٿو

استعمال ڪندڙ پش بٽڻ ۽ LEDs
cpu_resetn	ان پٽ	1	گلوبل ري سيٽ
user_led_g	ٻاھر	2	سائو LED ڊسپلي

HDMI FMC ڌيءَ ڪارڊ پن FMC پورٽ B تي
fmcb_gbtclk_m2c_p_0	ان پٽ	1	HDMI RX TMDS گھڙي
fmcb_dp_m2c_p	ان پٽ	3	HDMI RX ڳاڙهو، سائو، ۽ نيرو ڊيٽا چينلز • Bitec ڌيئر ڪارڊ نظرثاني 11 — [0]: RX TMDS چينل 1 (سائو) — [1]: RX TMDS چينل 2 (لال) — [2]: RX TMDS چينل 0 (بليو)
fmcb_dp_c2m_p	ٻاھر	4	HDMI TX گھڙي، ڳاڙهو، سائو، ۽ نيري ڊيٽا چينلز • Bitec ڌيئر ڪارڊ نظرثاني 11 — [0]: TX TMDS چينل 2 (لال) — [1]: TX TMDS چينل 1 (سائو) — [2]: TX TMDS چينل 0 (بليو) — [3]: TX TMDS ڪلاڪ چينل
fmcb_la_rx_p_9	ان پٽ	1	HDMI RX + 5V پاور ڳوليو
fmcb_la_rx_p_8	ان پٽ	1	HDMI RX گرم پلگ ڳولڻ
fmcb_la_rx_n_8	ان پٽ	1	HDMI RX I2C SDA DDC ۽ SCDC لاءِ
fmcb_la_tx_p_10	ان پٽ	1	HDMI RX I2C SCL DDC ۽ SCDC لاءِ
fmcb_la_tx_p_12	ان پٽ	1	HDMI TX گرم پلگ ڳولڻ
fmcb_la_tx_n_12	ان پٽ	1	HDMI I2C SDA DDC ۽ SCDC لاءِ
fmcb_la_rx_p_10	ان پٽ	1	HDMI I2C SCL DDC ۽ SCDC لاءِ
fmcb_la_tx_p_11	ان پٽ	1	HDMI I2C SDA ريڊرور ڪنٽرول لاءِ
fmcb_la_rx_n_9	ان پٽ	1	ريڊريور ڪنٽرول لاءِ HDMI I2C SCL

ڪليڪنگ اسڪيم

HDMI PHY Intel FPGA IP ڊيزائن اڳوڻي جي ڪلاکنگ اسڪيم هيٺ ڏنل آهيampاليزي:

• clk_fpga_b3_p هڪ 100 ميگا هرٽز مقرر ڪيل ريٽ ڪلاڪ آهي جيڪو NIOS پروسيسر ۽ ڪنٽرول افعال کي هلائڻ لاءِ. جيڪڏهن فراهم ڪيل تعدد صحيح آهي، صارف_led_g[1] هر سيڪنڊ لاءِ ٽوگل ڪري ٿو.
• refclk_fmcb_p ٽرانسيورس جي پاور اپ ڪيليبريشن لاءِ هڪ مقرر شرح ريفرنس ڪلاڪ آهي. اهو ڊفالٽ طور 625 MHz آهي پر ڪنهن به تعدد جو ٿي سگهي ٿو.
• fmcb_gbtclk_m2c_p_0 HDMI RX لاءِ TMDS گھڙي آھي. هي ڪلاڪ پڻ استعمال ڪيو ويندو آهي HDMI TX ٽرانسورس کي هلائڻ لاء. جيڪڏهن فراهم ڪيل تعدد 148.5 MHz آهي، صارف_led_g[0] هر سيڪنڊ لاءِ ٽوگل ڪري ٿو.

هارڊويئر سيٽ اپ

HDMI PHY Intel FPGA IP ڊيزائن اڳوڻيample HDMI 2.0b قابل آهي ۽ هڪ معياري HDMI وڊيو اسٽريم لاءِ لوپ-ذريعي مظاهرو ڪري ٿو.

هارڊويئر ٽيسٽ کي هلائڻ لاءِ، HDMI-فعال ٿيل ڊيوائس ڳنڍيو جيئن گرافڪس ڪارڊ HDMI انٽرفيس سان HDMI RX ڪنيڪٽر سان Bitec HDMI 2.0 ڌيءَ ڪارڊ تي، جيڪو ڊيٽا کي ٽرانسيور RX بلاڪ ۽ HDMI RX ڏانهن روٽ ڪري ٿو.

1. HDMI سنڪ بندرگاهن کي معياري وڊيو اسٽريم ۾ ڊيڪوڊ ڪري ٿو ۽ ان کي ڪلاڪ ريڪوري ڪور ڏانهن موڪلي ٿو.
2. HDMI RX ڪور ويڊيو، معاون، ۽ آڊيو ڊيٽا کي ڊيڪوڊ ڪري ٿو واپس لوپ ڪيو وڃي AXI4-اسٽريم انٽرفيس ذريعي HDMI TX ڪور ڏانهن.
3. FMC ڌيءَ ڪارڊ جو HDMI سورس پورٽ تصوير کي مانيٽر ڏانهن منتقل ڪري ٿو.
4. سسٽم ري سيٽ ڪرڻ لاءِ هڪ ڀيرو cpu_resetn بٽڻ کي دٻايو.
   نوٽ: جيڪڏھن توھان چاھيو ٿا ھڪڙو ٻيو Intel FPGA ڊولپمينٽ بورڊ استعمال ڪريو، توھان کي لازمي طور تبديل ڪرڻ گھرجي ڊيوائس اسائنمنٽس ۽ پن اسائنمنٽس. ٽرانسيور اينالاگ سيٽنگ جي جانچ ڪئي وئي آهي Intel Arria 10 FPGA ڊولپمينٽ کٽ ۽ Bitec HDMI 2.0 ڌيءَ ڪارڊ. توھان پنھنجي بورڊ لاءِ سيٽنگون تبديل ڪري سگھو ٿا.

دستاويز جي نظرثاني جي تاريخ لاءِ HDMI PHY Intel
FPGA IP ڊيزائن Exampلي يوزر گائيڊ

دستاويزي نسخو	Intel Quartus Prime نسخو	IP نسخو	تبديليون
2022.07.20	22.2	1.0.0	شروعاتي ڇڏڻ.

دستاويز / وسيلا

Intel HDMI PHY FPGA IP ڊيزائن Example [pdf] استعمال ڪندڙ ھدايت HDMI PHY FPGA IP ڊيزائن Example، HDMI PHY، FPGA IP ڊيزائن Example، HDMI PHY IP ڊيزائن Example، FPGA IP ڊيزائن Exampلي، IP ڊيزائن Exampلي ، 732781

حوالو

• استعمال ڪندڙ دستي