intel HDMI PHY FPGA IP Design Example ຄູ່ມືຜູ້ໃຊ້

ການອອກແບບ HDMI PHY Intel® FPGA IP example ສໍາລັບອຸປະກອນ Intel Arria® 10 ມີການອອກແບບການສົ່ງຕໍ່ HDMI 2.0 RX-TX ທີ່ຮອງຮັບການລວບລວມຂໍ້ມູນ ແລະການທົດສອບຮາດແວ.
ເມື່ອທ່ານສ້າງການອອກແບບ exampດັ່ງນັ້ນ, ຕົວແກ້ໄຂພາລາມິເຕີຈະສ້າງອັດຕະໂນມັດ files ມີຄວາມຈໍາເປັນເພື່ອຈໍາລອງ, ລວບລວມ, ແລະການທົດສອບການອອກແບບໃນຮາດແວ.

ຮູບທີ 1. ຂັ້ນຕອນການພັດທະນາ

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
ຄູ່ມືຜູ້ໃຊ້ HDMI PHY Intel FPGA IP

ການສ້າງການອອກແບບ

ໃຊ້ຕົວແກ້ໄຂພາຣາມິເຕີ IP HDMI PHY Intel FPGA ໃນຊອບແວ Intel Quartus® Prime ເພື່ອສ້າງການອອກແບບ examples.

ຮູບທີ 2. ການສ້າງກະແສການອອກແບບ

ສ້າງໂຄງການແນໃສ່ຄອບຄົວອຸປະກອນ Intel Arria 10 ແລະເລືອກອຸປະກອນທີ່ຕ້ອງການ.

ຢູ່ໃນລາຍການ IP, ຊອກຫາ ແລະຄລິກສອງຄັ້ງທີ່ Interface Protocols ➤ Audio & Video ➤ HDMI TX PHY Intel FPGA IP (ຫຼື HDMI RX PHY Intel FPGA IP). New IP Variant ຫຼື New IP Variation window ປະກົດຂຶ້ນ.
ລະບຸຊື່ລະດັບສູງສຸດສຳລັບການປ່ຽນແປງ IP ແບບກຳນົດເອງຂອງທ່ານ. ຕົວແກ້ໄຂພາລາມິເຕີບັນທຶກການຕັ້ງຄ່າການປ່ຽນແປງ IP ໃນ a file ຊື່ວ່າ .ip ຫຼື .qsys.

ກົດ OK. ຕົວແກ້ໄຂພາລາມິເຕີປາກົດ.
ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel
ບໍລິສັດ ຫຼືບໍລິສັດຍ່ອຍຂອງຕົນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນຕາມການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຖືກແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ.
ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.
ກ່ຽວກັບການອອກແບບ Exampໃນແຖບ, ເລືອກ Arria 10 HDMI RX-TX Retransmit.

ເລືອກ Simulation ເພື່ອສ້າງ testbench, ແລະເລືອກ Synthesis ເພື່ອສ້າງຮາດແວອອກແບບ exampເລ.
ທ່ານຕ້ອງເລືອກຢ່າງໜ້ອຍໜຶ່ງໃນຕົວເລືອກເຫຼົ່ານີ້ເພື່ອສ້າງ example files.
ຖ້າທ່ານເລືອກທັງສອງ, ເວລາການຜະລິດແມ່ນຍາວກວ່າ.
ສໍາລັບການສ້າງ File ຮູບແບບ, ເລືອກ Verilog ຫຼື VHDL.

ສໍາລັບຊຸດການພັດທະນາເປົ້າຫມາຍ, ເລືອກ Intel Arria 10 GX FPGA Development
ຊຸດ. ຖ້າທ່ານເລືອກຊຸດການພັດທະນາ, ຫຼັງຈາກນັ້ນອຸປະກອນເປົ້າຫມາຍດັ່ງກ່າວຈະປ່ຽນແປງເພື່ອໃຫ້ກົງກັບອຸປະກອນໃນກະດານເປົ້າຫມາຍ. ສໍາລັບຊຸດພັດທະນາ Intel Arria 10 GX FPGA, ອຸປະກອນເລີ່ມຕົ້ນແມ່ນ 10AX115S2F4I1SG.
ກົດ Generate Example ການອອກແບບ.

ການລວບລວມແລະການທົດສອບການອອກແບບ

ເພື່ອລວບລວມແລະດໍາເນີນການທົດສອບການສາທິດກ່ຽວກັບຮາດແວ exampການອອກແບບ, ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້:

ຮັບປະກັນຮາດແວ exampການຜະລິດການອອກແບບແມ່ນສໍາເລັດ.

ເປີດຕົວຊອບແວ Intel Quartus Prime ແລະເປີດ .qpf file: /quartus/a10_hdmi2_demo.qpf
ຄລິກການປະມວນຜົນ ➤ ເລີ່ມການລວບລວມຂໍ້ມູນ.

ຫຼັງຈາກການລວບລວມສົບຜົນສໍາເລັດ, a .sof file ຖືກສ້າງຂື້ນໃນ quartus / output_files ໄດເລກະທໍລີ.
ເຊື່ອມຕໍ່ Bitec HDMI 2.0 FMC Daughter Card Rev 11 ກັບພອດ FMC B (J2).

ເຊື່ອມຕໍ່ TX (P1) ຂອງບັດລູກສາວ Bitec FMC ກັບແຫຼ່ງວິດີໂອພາຍນອກ.
ເຊື່ອມຕໍ່ RX (P2) ຂອງບັດລູກສາວ Bitec FMC ກັບອ່າງລ້າງວິດີໂອພາຍນອກ ຫຼືເຄື່ອງວິເຄາະວິດີໂອ.

ໃຫ້ແນ່ໃຈວ່າສະວິດທັງໝົດຢູ່ໃນກະດານພັດທະນາຢູ່ໃນຕຳແໜ່ງເລີ່ມຕົ້ນ.
ຕັ້ງຄ່າອຸປະກອນ Intel Arria 10 ທີ່ເລືອກຢູ່ໃນກະດານພັດທະນາໂດຍໃຊ້ .sof file (Tools ➤ Programmer).

ເຄື່ອງວິເຄາະຄວນສະແດງວິດີໂອທີ່ສ້າງມາຈາກແຫຼ່ງ. ການລວບລວມແລະການທົດສອບການອອກແບບ

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
ຄູ່ມືຜູ້ໃຊ້ Intel Arria 10 FPGA Development Kit

HDMI PHY Intel FPGA IP Design Example Parameters

ຕາຕະລາງ 1. HDMI PHY Intel FPGA IP Design Example Parameters ສໍາລັບ Intel Arria 10
ອຸປະກອນ

ທາງເລືອກເຫຼົ່ານີ້ແມ່ນມີໃຫ້ສໍາລັບອຸປະກອນ Intel Arria 10 ເທົ່ານັ້ນ.

ພາລາມິເຕີ	ມູນຄ່າ	ລາຍລະອຽດ
ການອອກແບບທີ່ມີຢູ່ Example
ເລືອກການອອກແບບ	Arria 10 HDMI RX-TX Retransmit	ເລືອກການອອກແບບ example ທີ່ຈະໄດ້ຮັບການຜະລິດ.

ການອອກແບບ Example Files
ການຈຳລອງ	ເປີດ, ປິດ	ເປີດຕົວເລືອກນີ້ເພື່ອສ້າງສິ່ງທີ່ຈໍາເປັນ files ສໍາລັບ simulation testbench.
ການສັງເຄາະ	ເປີດ, ປິດ	ເປີດຕົວເລືອກນີ້ເພື່ອສ້າງສິ່ງທີ່ຈໍາເປັນ files ສໍາລັບການລວບລວມ Intel Quartus Prime ແລະການສາທິດຮາດແວ.

ຮູບແບບ HDL ທີ່ສ້າງຂຶ້ນ
ສ້າງ File ຮູບແບບ	Verilog, VHDL	ເລືອກຮູບແບບ HDL ທີ່ທ່ານຕ້ອງການສໍາລັບການອອກແບບທີ່ສ້າງຂຶ້ນ example fileຕັ້ງ. ໝາຍເຫດ: ຕົວເລືອກນີ້ພຽງແຕ່ກໍານົດຮູບແບບສໍາລັບ IP ລະດັບເທິງທີ່ສ້າງຂຶ້ນ fileດ. ອື່ນໆທັງໝົດ files (ຕົວຢ່າງ, example testbenches ແລະລະດັບເທິງ files ສໍາລັບການສາທິດຮາດແວ) ແມ່ນຢູ່ໃນຮູບແບບ Verilog HDL.

ຊຸດການພັດທະນາເປົ້າໝາຍ
ເລືອກກະດານ	ບໍ່ມີຊຸດພັດທະນາ,	ເລືອກກະດານສໍາລັບການອອກແບບເປົ້າຫມາຍ exampເລ.
	ຊຸດພັດທະນາ Arria 10 GX FPGA, ຊຸດການພັດທະນາແບບກຳນົດເອງ	ບໍ່ມີຊຸດການພັດທະນາ: ທາງເລືອກນີ້ບໍ່ລວມທຸກດ້ານຂອງຮາດແວສໍາລັບການອອກແບບ exampເລ. ຫຼັກ IP ກໍານົດການມອບຫມາຍ pin ທັງຫມົດໃຫ້ກັບ pins virtual. ຊຸດພັດທະນາ Arria 10 GX FPGA: ທາງເລືອກນີ້ອັດຕະໂນມັດເລືອກອຸປະກອນເປົ້າຫມາຍຂອງໂຄງການເພື່ອໃຫ້ກົງກັບອຸປະກອນໃນຊຸດການພັດທະນານີ້. ທ່ານອາດຈະປ່ຽນອຸປະກອນເປົ້າຫມາຍດັ່ງກ່າວໂດຍໃຊ້ ປ່ຽນອຸປະກອນເປົ້າໝາຍ ພາລາມິເຕີຖ້າການແກ້ໄຂກະດານຂອງທ່ານມີອຸປະກອນທີ່ແຕກຕ່າງກັນ. ຫຼັກ IP ກໍານົດການມອບຫມາຍ pin ທັງຫມົດຕາມຊຸດການພັດທະນາ.
		ຊຸດການພັດທະນາແບບກຳນົດເອງ: ທາງເລືອກນີ້ອະນຸຍາດໃຫ້ອອກແບບ exampຈະໄດ້ຮັບການທົດສອບໃນຊຸດການພັດທະນາພາກສ່ວນທີສາມທີ່ມີ Intel FPGA. ທ່ານອາດຈະຈໍາເປັນຕ້ອງໄດ້ກໍານົດການມອບຫມາຍ PIN ດ້ວຍຕົວທ່ານເອງ.

ອຸປະກອນເປົ້າໝາຍ
ປ່ຽນອຸປະກອນເປົ້າໝາຍ	ເປີດ, ປິດ	ເປີດຕົວເລືອກນີ້ ແລະເລືອກຕົວແປອຸປະກອນທີ່ຕ້ອງການສຳລັບຊຸດພັດທະນາ.

HDMI 2.0 PHY Design Example

ການອອກແບບ HDMI PHY Intel FPGA IP example ສະແດງໃຫ້ເຫັນຫນຶ່ງ HDMI instance loopback ຂະຫນານປະກອບມີສາມຊ່ອງ RX ແລະສີ່ຊ່ອງ TX, ປະຕິບັດໃນອັດຕາການຂໍ້ມູນສູງເຖິງ 6 Gbps.

ການອອກແບບ HDMI PHY Intel FPGA IP ທີ່ສ້າງຂຶ້ນ example ແມ່ນຄືກັນກັບການອອກແບບ example ຜະລິດຢູ່ໃນຫຼັກ HDMI Intel FPGA IP. ຢ່າງໃດກໍຕາມ, ການອອກແບບນີ້ example ໃຊ້ TX PHY, RX PHY, ແລະ PHY arbiter ໃໝ່ ແທນ RTL ແບບກຳນົດເອງໃນ HDMI Intel FPGA IP core design exampເລ.

ຮູບ 3. HDMI 2.0 PHY Design Example

ໂມດູນ	ລາຍລະອຽດ
RX PHY	RX PHY ກູ້ຂໍ້ມູນ HDMI serial ແລະສົ່ງອັນນີ້ໄປຫາຫຼັກ HDMI RX ໃນຮູບແບບຂະໜານຢູ່ໃນໂດເມນໂມງທີ່ກູ້ຄືນມາ (rx_clk[2:0]). ຂໍ້ມູນຖືກຖອດລະຫັດເປັນວິດີໂອ

ໂມດູນ	ລາຍລະອຽດ
	ຂໍ້ມູນທີ່ຈະສົ່ງອອກໂດຍຜ່ານວິດີໂອ AXI4-stream. RX PHY ຍັງສົ່ງສັນຍານ vid_clk ແລະ ls_clk ໄປຫາຫຼັກ HDMI RX ຜ່ານອິນເຕີເຟດ PHY.
HDMI TX Core	ຫຼັກ HDMI TX ຮັບຂໍ້ມູນວິດີໂອ AXI4-stream ແລະເຂົ້າລະຫັດນີ້ເປັນຂໍ້ມູນຂະຫນານຮູບແບບ HDMI. ຫຼັກ HDMI TX ສົ່ງຂໍ້ມູນນີ້ໄປຫາ TX PHY.
HDMI RX Core	IP ໄດ້ຮັບຂໍ້ມູນ serial ຈາກ RX PHY ແລະປະຕິບັດການຈັດລໍາດັບຂໍ້ມູນ, channel deskew, ການຖອດລະຫັດ TMDS, ການຖອດລະຫັດຂໍ້ມູນຊ່ວຍ, ການຖອດລະຫັດຂໍ້ມູນວິດີໂອ, ການຖອດລະຫັດຂໍ້ມູນສຽງ ແລະ descrambling.
TX PHY	ຮັບ ແລະ serializes ຂໍ້ມູນຂະຫນານຈາກຫຼັກ HDMI TX ແລະ outputs streams HDMI TMDS. TX PHY ຜະລິດ tx_clk ສໍາລັບຫຼັກ HDMI TX. TX PHY ຍັງສ້າງ vid_clk ແລະ ls_clk ແລະສົ່ງສັນຍານເຫຼົ່ານີ້ໄປຫາຫຼັກ HDMI TX ຜ່ານອິນເຕີເຟດ PHY.
IOPLL	ສ້າງໂມງສະຕຣີມ AXI serial 300 MHz ສໍາລັບອິນເຕີເຟດ AXI4- stream.
ປະລິນຍາໂທ I2C	ເພື່ອກໍານົດອົງປະກອບ PCB ຕ່າງໆ.

ຄວາມຕ້ອງການຮາດແວ ແລະຊອບແວ

Intel ໃຊ້ຮາດແວ ແລະຊອບແວຕໍ່ໄປນີ້ເພື່ອທົດສອບການອອກແບບ exampເລ.

ຮາດແວ

ຊຸດພັດທະນາ Intel Arria 10 GX FPGA
ແຫຼ່ງ HDMI (ໜ່ວຍປະມວນຜົນກຣາບຟິກ (GPU)
HDMI Sink (ຈໍພາບ)
ບັດລູກສາວ Bitec HDMI FMC 2.0 (ສະບັບປັບປຸງ 11)
ສາຍ HDMI

ຊອບແວ

Intel Quartus Prime Pro Edition (ສໍາລັບການທົດສອບຮາດແວ)
ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
Riviera-PRO*, VCS* (Verilog HDL ເທົ່ານັ້ນ)/VCS MX, ຫຼື Xcelium* ເຄື່ອງຈຳລອງຂະໜານ

ໂຄງສ້າງໄດເລກະທໍລີ

ໄດເລກະທໍລີປະກອບດ້ວຍສິ່ງທີ່ສ້າງຂຶ້ນ file ສໍາລັບການອອກແບບ HDMI Intel FPGA IP exampເລ.

ຮູບທີ 4. ໂຄງສ້າງໄດເລກະທໍລີສໍາລັບການອອກແບບ Example

Reconfiguration Flow ລໍາດັບ

ຮູບທີ 5. ລຳດັບການປັບຄ່າຫຼາຍອັດຕາ

ຕົວເລກສະແດງໃຫ້ເຫັນເຖິງການໄຫຼວຽນຂອງລໍາດັບການຕັ້ງຄ່າຫຼາຍອັດຕາຂອງຕົວຄວບຄຸມ ເມື່ອມັນໄດ້ຮັບກະແສຂໍ້ມູນປ້ອນຂໍ້ມູນ ແລະຄວາມຖີ່ໂມງອ້າງອີງ, ຫຼືເມື່ອເຄື່ອງຮັບສັນຍານຖືກປົດລັອກ.

ສັນຍານການໂຕ້ຕອບ

ຕາຕະລາງລາຍຊື່ສັນຍານສໍາລັບ HDMI PHY Intel FPGA IP ການອອກແບບ exampເລ.

ຕາຕະລາງ 3. ສັນຍານລະດັບສູງສຸດ

ສັນຍານ	ທິດທາງ	ກວ້າງ	ລາຍລະອຽດ
ສັນຍານ Oscillator ໃນເຮືອ
clk_fpga_b3_p	ປ້ອນຂໍ້ມູນ	1	ໂມງແລ່ນຟຣີ 100 MHz ສໍາລັບໂມງອ້າງອີງຫຼັກ
refclk_fmcb_p	ປ້ອນຂໍ້ມູນ	1	ໂມງອ້າງອິງອັດຕາຄົງທີ່ສຳລັບການປັບຕັ້ງເຄື່ອງຮັບສັນຍານ. ມັນແມ່ນ 625 MHz ໂດຍຄ່າເລີ່ມຕົ້ນແຕ່ສາມາດເປັນຄວາມຖີ່ໃດໆ

ປຸ່ມກົດຂອງຜູ້ໃຊ້ແລະ LEDs
cpu_resetn	ປ້ອນຂໍ້ມູນ	1	ຣີເຊັດທົ່ວໂລກ
user_led_g	ຜົນຜະລິດ	2	ຈໍ LED ສີຂຽວ

HDMI FMC Daughter Card Pins on FMC Port B
fmcb_gbtclk_m2c_p_0	ປ້ອນຂໍ້ມູນ	1	ໂມງ HDMI RX TMDS
fmcb_dp_m2c_p	ປ້ອນຂໍ້ມູນ	3	ຊ່ອງຂໍ້ມູນ HDMI RX ສີແດງ, ສີຂຽວ ແລະສີຟ້າ • Bitec ການແກ້ໄຂບັດລູກສາວ 11 — [0]: RX TMDS ຊ່ອງ 1 (ສີຂຽວ) — [1]: RX TMDS ຊ່ອງ 2 (ສີແດງ) — [2]: RX TMDS Channel 0 (ສີຟ້າ)
fmcb_dp_c2m_p	ຜົນຜະລິດ	4	ຊ່ອງຂໍ້ມູນ HDMI TX, ສີແດງ, ສີຂຽວ, ແລະສີຟ້າ • Bitec ການແກ້ໄຂບັດລູກສາວ 11 — [0]: TX TMDS ຊ່ອງ 2 (ສີແດງ) — [1]: TX TMDS ຊ່ອງ 1 (ສີຂຽວ) — [2]: TX TMDS ຊ່ອງ 0 (ສີຟ້າ) — [3]: TX TMDS Clock Channel
fmcb_la_rx_p_9	ປ້ອນຂໍ້ມູນ	1	ກວດພົບພະລັງງານ HDMI RX +5V
fmcb_la_rx_p_8	ປ້ອນຂໍ້ມູນ	1	ກວດພົບປລັກສຽບຮ້ອນ HDMI RX
fmcb_la_rx_n_8	ປ້ອນຂໍ້ມູນ	1	HDMI RX I2C SDA ສໍາລັບ DDC ແລະ SCDC
fmcb_la_tx_p_10	ປ້ອນຂໍ້ມູນ	1	HDMI RX I2C SCL ສໍາລັບ DDC ແລະ SCDC
fmcb_la_tx_p_12	ປ້ອນຂໍ້ມູນ	1	ກວດພົບປລັກສຽບຮ້ອນ HDMI TX
fmcb_la_tx_n_12	ປ້ອນຂໍ້ມູນ	1	HDMI I2C SDA ສໍາລັບ DDC ແລະ SCDC
fmcb_la_rx_p_10	ປ້ອນຂໍ້ມູນ	1	HDMI I2C SCL ສໍາລັບ DDC ແລະ SCDC
fmcb_la_tx_p_11	ປ້ອນຂໍ້ມູນ	1	HDMI I2C SDA ສໍາລັບການຄວບຄຸມ redriver
fmcb_la_rx_n_9	ປ້ອນຂໍ້ມູນ	1	HDMI I2C SCL ສໍາລັບການຄວບຄຸມ redriver

ໂຄງການໂມງ

ຕໍ່ໄປນີ້ແມ່ນຮູບແບບໂມງຂອງ HDMI PHY Intel FPGA IP ການອອກແບບ example:

clk_fpga_b3_p ເປັນໂມງອັດຕາຄົງທີ່ 100 MHz ສໍາລັບການເຮັດວຽກຂອງໂປເຊດເຊີ NIOS ແລະຟັງຊັນຄວບຄຸມ. ຖ້າຄວາມຖີ່ທີ່ສະໜອງໃຫ້ຖືກຕ້ອງ, user_led_g[1] ສະຫຼັບທຸກວິນາທີ.

refclk_fmcb_p ແມ່ນໂມງອ້າງອີງອັດຕາຄົງທີ່ສໍາລັບການປັບປ່ຽນພະລັງງານຂອງຕົວຮັບສັນຍານ. ມັນແມ່ນ 625 MHz ໂດຍຄ່າເລີ່ມຕົ້ນແຕ່ສາມາດເປັນຄວາມຖີ່ໃດໆ.
fmcb_gbtclk_m2c_p_0 ແມ່ນໂມງ TMDS ສໍາລັບ HDMI RX. ໂມງນີ້ຍັງຖືກໃຊ້ເພື່ອຂັບເຄື່ອງຮັບສັນຍານ HDMI TX. ຖ້າຄວາມຖີ່ທີ່ສະໜອງໃຫ້ແມ່ນ 148.5 MHz, user_led_g[0] ສະຫຼັບທຸກວິນາທີ.

ການຕິດຕັ້ງຮາດແວ

ການອອກແບບ HDMI PHY Intel FPGA IP example ແມ່ນ HDMI 2.0b ມີຄວາມສາມາດແລະປະຕິບັດການສາທິດ loop ຜ່ານສໍາລັບການຖ່າຍທອດວິດີໂອ HDMI ມາດຕະຖານ.

ເພື່ອດໍາເນີນການທົດສອບຮາດແວ, ເຊື່ອມຕໍ່ອຸປະກອນທີ່ຮອງຮັບ HDMI ເຊັ່ນ: ກາດກຣາບຟິກທີ່ມີສ່ວນຕິດຕໍ່ HDMI ກັບຕົວເຊື່ອມຕໍ່ HDMI RX ຢູ່ໃນບັດລູກສາວ Bitec HDMI 2.0, ເຊິ່ງສົ່ງຂໍ້ມູນໄປຫາຕົວຮັບສັນຍານ RX block ແລະ HDMI RX.

ອ່າງ HDMI ຖອດລະຫັດຜອດເຂົ້າໄປໃນສະຕຣີມວິດີໂອມາດຕະຖານ ແລະສົ່ງໄປທີ່ຫຼັກການກູ້ຂໍ້ມູນໂມງ.
ຫຼັກ HDMI RX ຖອດລະຫັດວິດີໂອ, ຕົວຊ່ວຍ, ແລະຂໍ້ມູນສຽງໃຫ້ຖືກຫມຸນຄືນຜ່ານ AXI4-stream interface ກັບຫຼັກ HDMI TX.

ພອດແຫຼ່ງ HDMI ຂອງບັດລູກສາວ FMC ສົ່ງຮູບພາບໄປຍັງຈໍພາບ.
ກົດປຸ່ມ cpu_resetn ນຶ່ງຄັ້ງເພື່ອດຳເນີນການຣີເຊັດລະບົບ.
ໝາຍເຫດ: ຖ້າທ່ານຕ້ອງການໃຊ້ກະດານພັດທະນາ Intel FPGA ອື່ນ, ທ່ານຕ້ອງປ່ຽນການກໍາຫນົດອຸປະກອນແລະການມອບຫມາຍ pin. ການຕັ້ງຄ່າອະນາລັອກຕົວຮັບສັນຍານແມ່ນທົດສອບສໍາລັບຊຸດພັດທະນາ Intel Arria 10 FPGA ແລະບັດລູກສາວ Bitec HDMI 2.0. ທ່ານສາມາດປັບປຸງແກ້ໄຂການຕັ້ງຄ່າສໍາລັບຄະນະຂອງທ່ານເອງ.

ປະຫວັດການແກ້ໄຂເອກະສານສໍາລັບ HDMI PHY Intel
ການອອກແບບ FPGA IP Example ຄູ່ມືຜູ້ໃຊ້

ສະບັບເອກະສານ	ລຸ້ນ Intel Quartus Prime	ລຸ້ນ IP	ການປ່ຽນແປງ
2022.07.20	22.2	1.0.0	ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ.

ເອກະສານ / ຊັບພະຍາກອນ

intel HDMI PHY FPGA IP Design Example [pdf] ຄູ່ມືຜູ້ໃຊ້
HDMI PHY FPGA IP Design Example, HDMI PHY, FPGA IP Design Example, HDMI PHY IP Design Example, FPGA IP Design Example, IP Design Example, 732781

ເອກະສານອ້າງອີງ

ຄູ່ມືຜູ້ໃຊ້

HDMI PHY Design Example ຄູ່ມືເລີ່ມຕົ້ນດ່ວນສຳລັບອຸປະກອນ Intel® Arria® 10