intel HDMI PHY FPGA IP დიზაინი მაგampმომხმარებლის სახელმძღვანელო

HDMI PHY დიზაინი მაგampსწრაფი დაწყების სახელმძღვანელო Intel® Arria® 10 მოწყობილობებისთვის

HDMI PHY Intel® FPGA IP დიზაინი exampIntel Arria® 10 მოწყობილობებისთვის აღჭურვილია HDMI 2.0 RX-TX გადაცემის დიზაინი, რომელიც მხარს უჭერს კომპილაციას და აპარატურის ტესტირებას.
როდესაც თქვენ ქმნით დიზაინს ყოფილიample, პარამეტრის რედაქტორი ავტომატურად ქმნის fileაუცილებელია დიზაინის სიმულაცია, შედგენა და ტესტირება აპარატურაში.

სურათი 1. განვითარების ეტაპები

დაკავშირებული ინფორმაცია
HDMI PHY Intel FPGA IP მომხმარებლის სახელმძღვანელო

დიზაინის გენერირება

გამოიყენეთ HDMI PHY Intel FPGA IP პარამეტრის რედაქტორი Intel Quartus® Prime პროგრამულ უზრუნველყოფაში, რათა გენერიროთ ყოფილი დიზაინიamples.

ნახაზი 2. დიზაინის ნაკადის გენერირება

1. შექმენით პროექტი Intel Arria 10 მოწყობილობების ოჯახისთვის და აირჩიეთ სასურველი მოწყობილობა.
2. IP კატალოგში იპოვეთ და ორჯერ დააწკაპუნეთ ინტერფეისის პროტოკოლებზე ➤ აუდიო და ვიდეო ➤ HDMI TX PHY Intel FPGA IP (ან HDMI RX PHY Intel FPGA IP). გამოჩნდება ახალი IP ვარიანტი ან ახალი IP ვარიაცია.
3. მიუთითეთ უმაღლესი დონის სახელი თქვენი ინდივიდუალური IP ვარიაციისთვის. პარამეტრის რედაქტორი ინახავს IP ვარიაციის პარამეტრებს a file სახელად .ip ან .qsys.
4. დააწკაპუნეთ OK. გამოჩნდება პარამეტრის რედაქტორი.
   ინტელის კორპორაცია. ყველა უფლება დაცულია. Intel, Intel-ის ლოგო და სხვა Intel ნიშნები არის Intel-ის სავაჭრო ნიშნები
   კორპორაცია ან მისი შვილობილი კომპანიები. Intel იძლევა გარანტიას მისი FPGA და ნახევარგამტარული პროდუქტების შესრულებაზე მიმდინარე სპეციფიკაციების შესაბამისად Intel-ის სტანდარტული გარანტიის შესაბამისად, მაგრამ იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ცვლილებები ნებისმიერ პროდუქტსა და სერვისში შეტყობინების გარეშე. Intel არ იღებს პასუხისმგებლობას ან პასუხისმგებლობას, რომელიც წარმოიქმნება აქ აღწერილი ნებისმიერი ინფორმაციის, პროდუქტის ან სერვისის აპლიკაციის ან გამოყენების შედეგად, გარდა იმ შემთხვევისა, რაც წერილობით არის დათანხმებული Intel-ის მიერ. Intel-ის მომხმარებლებს ურჩევენ მიიღონ მოწყობილობის სპეციფიკაციების უახლესი ვერსია, სანამ დაეყრდნონ რაიმე გამოქვეყნებულ ინფორმაციას და განათავსონ შეკვეთები პროდუქტებსა და სერვისებზე.
   სხვა სახელები და ბრენდები შეიძლება მოითხოვონ, როგორც სხვების საკუთრება.
5. დიზაინის მაგალითზეampჩანართზე აირჩიეთ Arria 10 HDMI RX-TX Retransmit.
6. აირჩიეთ Simulation ტესტის სკალის გენერირებისთვის და აირჩიეთ Synthesis ტექნიკის დიზაინის გენერირებისთვის exampლე.
   თქვენ უნდა აირჩიოთ ამ ვარიანტებიდან მინიმუმ ერთი, რომ შექმნათ დიზაინი example files.
   თუ ორივეს აირჩევთ, გენერირების დრო უფრო გრძელია.
7. გენერირებისთვის File ფორმატი, აირჩიეთ Verilog ან VHDL.
8. Target Development Kit-ისთვის აირჩიეთ Intel Arria 10 GX FPGA Development
   ნაკრები. თუ ირჩევთ განვითარების კომპლექტს, მაშინ სამიზნე მოწყობილობა შეიცვლება, რათა შეესაბამებოდეს მოწყობილობას სამიზნე დაფაზე. Intel Arria 10 GX FPGA განვითარების ნაკრებისთვის ნაგულისხმევი მოწყობილობაა 10AX115S2F4I1SG.
9. დააჭირეთ Generate Exampდიზაინი.

დიზაინის შედგენა და ტესტირება

საჩვენებელი ტესტის შედგენა და გაშვება აპარატურაზე მაგampდიზაინისთვის, მიჰყევით ამ ნაბიჯებს:

1. უზრუნველყოს ტექნიკის მაგampდიზაინის გენერაცია დასრულებულია.
2. გაუშვით Intel Quartus Prime პროგრამული უზრუნველყოფა და გახსენით .qpf file: /quartus/a10_hdmi2_demo.qpf
3. დააჭირეთ დამუშავებას ➤ შედგენის დაწყება.
4. წარმატებული შედგენის შემდეგ, .სოფ file წარმოიქმნება კვარტუსში/გამომავალში_fileდირექტორია.
5. შეაერთეთ Bitec HDMI 2.0 FMC Daughter Card Rev 11 ბორტ FMC პორტთან B (J2).
6. დააკავშირეთ Bitec FMC ქალიშვილის ბარათის TX (P1) გარე ვიდეო წყაროსთან.
7. დააკავშირეთ Bitec FMC ქალიშვილის ბარათის RX (P2) გარე ვიდეო ნიჟარას ან ვიდეო ანალიზატორს.
8. დარწმუნდით, რომ განვითარების დაფაზე ყველა ჩამრთველი ნაგულისხმევ მდგომარეობაშია.
9. დააკონფიგურირეთ არჩეული Intel Arria 10 მოწყობილობა განვითარების დაფაზე გენერირებული .sof-ის გამოყენებით file (ინსტრუმენტები ➤ პროგრამისტი).
10. ანალიზატორმა უნდა აჩვენოს წყაროდან გენერირებული ვიდეო. დიზაინის შედგენა და ტესტირება

დაკავშირებული ინფორმაცია
Intel Arria 10 FPGA განვითარების ნაკრები მომხმარებლის სახელმძღვანელო

HDMI PHY Intel FPGA IP დიზაინი მაგampპარამეტრები

ცხრილი 1. HDMI PHY Intel FPGA IP დიზაინი მაგampპარამეტრები Intel Arria 10-ისთვის
მოწყობილობები

ეს პარამეტრები ხელმისაწვდომია მხოლოდ Intel Arria 10 მოწყობილობებისთვის.

პარამეტრი	ღირებულება	აღწერა
ხელმისაწვდომი დიზაინი მაგample
აირჩიეთ დიზაინი	Arria 10 HDMI RX-TX გადაცემა	აირჩიეთ დიზაინი მაგampუნდა წარმოიქმნას.

დიზაინი მაგample Files
სიმულაცია	Ჩართვა გამორთვა	ჩართეთ ეს პარამეტრი საჭიროების შესაქმნელად files სიმულაციური ტესტირებისთვის.
სინთეზი	Ჩართვა გამორთვა	ჩართეთ ეს პარამეტრი საჭიროების შესაქმნელად files Intel Quartus Prime კომპილაციისა და ტექნიკის დემონსტრირებისთვის.

გენერირებული HDL ფორმატი
გენერირება File ფორმატი	Verilog, VHDL	აირჩიეთ თქვენთვის სასურველი HDL ფორმატი გენერირებული დიზაინისთვის მაგample fileკომპლექტი. შენიშვნა: ეს პარამეტრი განსაზღვრავს მხოლოდ გენერირებული უმაღლესი დონის IP-ის ფორმატს fileს. Ყველა სხვა files (მაგ., მაგampლე საცდელი სკამი და უმაღლესი დონე files ტექნიკის დემონსტრირებისთვის) არის Verilog HDL ფორმატში.

სამიზნე განვითარების ნაკრები
აირჩიეთ დაფა	განვითარების ნაკრები არ არის,	აირჩიეთ დაფა მიზნობრივი დიზაინისთვის მაგampლე.
	Arria 10 GX FPGA განვითარების ნაკრები, საბაჟო განვითარების ნაკრები	განვითარების ნაკრები არ არის: ეს ვარიანტი გამორიცხავს დიზაინის ყველა ტექნიკის ასპექტს, მაგampლე. IP ბირთვი აყენებს ყველა პინის დავალებას ვირტუალურ ქინძისთავებზე. Arria 10 GX FPGA განვითარების ნაკრები: ეს ოფცია ავტომატურად ირჩევს პროექტის სამიზნე მოწყობილობას, რათა შეესატყვისებოდეს მოწყობილობას განვითარების ამ კომპლექტზე. თქვენ შეგიძლიათ შეცვალოთ სამიზნე მოწყობილობა გამოყენებით შეცვალეთ სამიზნე მოწყობილობა პარამეტრი, თუ თქვენი დაფის რევიზიას აქვს მოწყობილობის განსხვავებული ვარიანტი. IP ბირთვი ადგენს ყველა პინის დავალებას განვითარების ნაკრების მიხედვით.
		მორგებული განვითარების ნაკრები: ეს ვარიანტი საშუალებას აძლევს დიზაინის ყოფილიampუნდა შემოწმდეს მესამე მხარის განვითარების კომპლექტზე Intel FPGA-ით. შეიძლება დაგჭირდეთ დამოუკიდებლად დააყენოთ ქინძისთავები.

სამიზნე მოწყობილობა
შეცვალეთ სამიზნე მოწყობილობა	Ჩართვა გამორთვა	ჩართეთ ეს პარამეტრი და აირჩიეთ მოწყობილობის სასურველი ვარიანტი განვითარების ნაკრებისთვის.

HDMI 2.0 PHY დიზაინი მაგample

HDMI PHY Intel FPGA IP დიზაინი exampგვიჩვენებს ერთი HDMI ინსტანციის პარალელური loopback-ს, რომელიც მოიცავს სამ RX არხს და ოთხ TX არხს, რომლებიც მუშაობენ მონაცემთა სიჩქარით 6 გბიტ/წმ-მდე.

გენერირებული HDMI PHY Intel FPGA IP დიზაინი example იგივეა, რაც დიზაინი ყოფილიampგენერირებულია HDMI Intel FPGA IP ბირთვში. თუმცა, ეს დიზაინი ყოფილიampის იყენებს ახალ TX PHY, RX PHY და PHY არბიტრს მორგებული RTL-ის ნაცვლად HDMI Intel FPGA IP ბირთვის დიზაინში.ampლე.

სურათი 3. HDMI 2.0 PHY დიზაინი მაგample

მოდული	აღწერა
RX PHY	RX PHY აღადგენს სერიულ HDMI მონაცემებს და აგზავნის მას HDMI RX ბირთვში პარალელურ ფორმატში აღდგენილი საათის დომენებზე (rx_clk[2:0]). მონაცემები დეკოდირდება ვიდეოში

მოდული	აღწერა
	მონაცემების გამოტანა AXI4-სტრიმინგის ვიდეოს საშუალებით. RX PHY ასევე აგზავნის vid_clk და ls_clk სიგნალებს HDMI RX ბირთვზე PHY ინტერფეისის საშუალებით.
HDMI TX Core	HDMI TX ბირთვი იღებს AXI4-ნაკადის ვიდეო მონაცემებს და დაშიფვრავს მათ HDMI ფორმატის პარალელურ მონაცემებში. HDMI TX ბირთვი აგზავნის ამ მონაცემებს TX PHY-ში.
HDMI RX Core	IP იღებს სერიულ მონაცემებს RX PHY-დან და ახორციელებს მონაცემთა გასწორებას, არხების დაშლას, TMDS დეკოდირებას, დამხმარე მონაცემთა გაშიფვრას, ვიდეო მონაცემთა გაშიფვრას, აუდიო მონაცემთა გაშიფვრას და დეკრამბირებას.
TX PHY	იღებს და აწარმოებს პარალელურ მონაცემებს HDMI TX ბირთვიდან და გამოსცემს HDMI TMDS ნაკადებს. TX PHY აწარმოებს tx_clk HDMI TX ბირთვისთვის. TX PHY ასევე წარმოქმნის vid_clk და ls_clk და აგზავნის ამ სიგნალებს HDMI TX ბირთვში PHY ინტერფეისის საშუალებით.
IOPLL	აწარმოებს 300 MHz AXI სერიული ნაკადის საათს AXI4- ნაკადის ინტერფეისისთვის.
I2C ოსტატი	სხვადასხვა PCB კომპონენტების კონფიგურაციისთვის.

ტექნიკისა და პროგრამული უზრუნველყოფის მოთხოვნები

Intel იყენებს შემდეგ აპარატურასა და პროგრამულ უზრუნველყოფას დიზაინის შესამოწმებლადampლე.

აპარატურა

• Intel Arria 10 GX FPGA განვითარების ნაკრები
• HDMI წყარო (გრაფიკული პროცესორის ერთეული (GPU)
• HDMI ჩაძირვა (მონიტორი)
• Bitec HDMI FMC 2.0 ქალიშვილის ბარათი (რევიზია 11)
• HDMI კაბელები

პროგრამული უზრუნველყოფა

• Intel Quartus Prime Pro Edition (ტექნიკის ტესტირებისთვის)
• ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
  Riviera-PRO*, VCS* (მხოლოდ Verilog HDL)/VCS MX ან Xcelium* პარალელური სიმულატორი

დირექტორია სტრუქტურა

დირექტორიები შეიცავს გენერირებულს file HDMI Intel FPGA IP დიზაინისთვის მაგampლე.

ნახაზი 4. დიზაინის დირექტორიის სტრუქტურა მაგample

რეკონფიგურაციის მიმდევრობის ნაკადი

სურათი 5. მრავალ სიჩქარიანი რეკონფიგურაციის მიმდევრობის ნაკადი 

ფიგურა ასახავს კონტროლერის მრავალ სიჩქარიანი რეკონფიგურაციის მიმდევრობის ნაკადს, როდესაც ის იღებს მონაცემთა შეყვანის ნაკადს და საცნობარო საათის სიხშირეს, ან როდესაც გადამცემი განბლოკილია.

ინტერფეისის სიგნალები

ცხრილებში ჩამოთვლილია სიგნალები HDMI PHY Intel FPGA IP დიზაინისთვის exampლე.

ცხრილი 3. ზედა დონის სიგნალები

სიგნალი	მიმართულება	სიგანე	აღწერა
ბორტ ოსცილატორის სიგნალი
clk_fpga_b3_p	შეყვანა	1	100 MHz თავისუფალი გაშვებული საათი ძირითადი საცნობარო საათისთვის
refclk_fmcb_p	შეყვანა	1	ფიქსირებული სიჩქარის საცნობარო საათი გადამცემის ჩართვის კალიბრაციისთვის. ნაგულისხმევად არის 625 MHz, მაგრამ შეიძლება იყოს ნებისმიერი სიხშირის

მომხმარებლის Push ღილაკები და LED-ები
cpu_resetn	შეყვანა	1	გლობალური გადატვირთვა
user_led_g	გამომავალი	2	მწვანე LED დისპლეი

HDMI FMC ქალიშვილის ბარათის ქინძისთავები FMC პორტზე B
fmcb_gbtclk_m2c_p_0	შეყვანა	1	HDMI RX TMDS საათი
fmcb_dp_m2c_p	შეყვანა	3	HDMI RX წითელი, მწვანე და ლურჯი მონაცემთა არხები • Bitec ქალიშვილის ბარათის გადახედვა 11 — [0]: RX TMDS არხი 1 (მწვანე) — [1]: RX TMDS არხი 2 (წითელი) — [2]: RX TMDS არხი 0 (ლურჯი)
fmcb_dp_c2m_p	გამომავალი	4	HDMI TX საათი, წითელი, მწვანე და ლურჯი მონაცემთა არხები • Bitec ქალიშვილის ბარათის გადახედვა 11 — [0]: TX TMDS არხი 2 (წითელი) — [1]: TX TMDS არხი 1 (მწვანე) — [2]: TX TMDS არხი 0 (ლურჯი) — [3]: TX TMDS საათის არხი
fmcb_la_rx_p_9	შეყვანა	1	HDMI RX +5V დენის ამოცნობა
fmcb_la_rx_p_8	შეყვანა	1	HDMI RX ცხელი დანამატის ამოცნობა
fmcb_la_rx_n_8	შეყვანა	1	HDMI RX I2C SDA DDC და SCDC-სთვის
fmcb_la_tx_p_10	შეყვანა	1	HDMI RX I2C SCL DDC და SCDC-სთვის
fmcb_la_tx_p_12	შეყვანა	1	HDMI TX ცხელი დანამატის ამოცნობა
fmcb_la_tx_n_12	შეყვანა	1	HDMI I2C SDA DDC და SCDC-სთვის
fmcb_la_rx_p_10	შეყვანა	1	HDMI I2C SCL DDC და SCDC-სთვის
fmcb_la_tx_p_11	შეყვანა	1	HDMI I2C SDA ხელახალი დრაივერის კონტროლისთვის
fmcb_la_rx_n_9	შეყვანა	1	HDMI I2C SCL ხელახალი დრაივერის კონტროლისთვის

დაკვრის სქემა

ქვემოთ მოცემულია HDMI PHY Intel FPGA IP დიზაინის ქრონიკის სქემა exampლე:

• clk_fpga_b3_p არის 100 MHz ფიქსირებული სიხშირის საათი NIOS პროცესორის და საკონტროლო ფუნქციების გასაშვებად. თუ მოწოდებული სიხშირე სწორია, user_led_g[1] გადართავს ყოველ წამს.
• refclk_fmcb_p არის ფიქსირებული სიჩქარის საცნობარო საათი გადამცემების კალიბრაციისთვის. ნაგულისხმევად არის 625 MHz, მაგრამ შეიძლება იყოს ნებისმიერი სიხშირის.
• fmcb_gbtclk_m2c_p_0 არის TMDS საათი HDMI RX-ისთვის. ეს საათი ასევე გამოიყენება HDMI TX გადამცემების მართვისთვის. თუ მოწოდებული სიხშირე არის 148.5 MHz, user_led_g[0] გადართავს ყოველ წამს.

აპარატურის დაყენება

HDMI PHY Intel FPGA IP დიზაინი example-ს აქვს HDMI 2.0b და ასრულებს მარყუჟის დემონსტრირებას სტანდარტული HDMI ვიდეო ნაკადისთვის.

ტექნიკის ტესტის ჩასატარებლად, დააკავშირეთ HDMI ჩართული მოწყობილობა, როგორიცაა გრაფიკული ბარათი HDMI ინტერფეისით, HDMI RX კონექტორთან Bitec HDMI 2.0 ქალიშვილის ბარათზე, რომელიც გადასცემს მონაცემებს გადამცემის RX ბლოკში და HDMI RX.

1. HDMI ნიჟარა დეკოდირებს პორტს სტანდარტულ ვიდეო ნაკადად და აგზავნის მას საათის აღდგენის ბირთვში.
2. HDMI RX ბირთვი დეკოდირებს ვიდეოს, დამხმარე და აუდიო მონაცემებს, რომლებიც უნდა დაიბრუნოს AXI4-სტრიმინგის ინტერფეისის მეშვეობით HDMI TX ბირთვში.
3. FMC ქალიშვილის ბარათის HDMI წყაროს პორტი სურათს მონიტორზე გადასცემს.
4. დააჭირეთ cpu_resetn ღილაკს ერთხელ სისტემის გადატვირთვის შესასრულებლად.
   შენიშვნა: თუ გსურთ გამოიყენოთ სხვა Intel FPGA დეველოპერული დაფა, უნდა შეცვალოთ მოწყობილობის დავალებები და პინის მინიჭებები. გადამცემის ანალოგური პარამეტრი შემოწმებულია Intel Arria 10 FPGA განვითარების ნაკრებისთვის და Bitec HDMI 2.0 ქალიშვილის ბარათისთვის. თქვენ შეგიძლიათ შეცვალოთ პარამეტრები თქვენი საკუთარი დაფის.

დოკუმენტის გადასინჯვის ისტორია HDMI PHY Intel-ისთვის
FPGA IP დიზაინი მაგampმომხმარებლის სახელმძღვანელო

დოკუმენტის ვერსია	Intel Quartus Prime ვერსია	IP ვერსია	ცვლილებები
2022.07.20	22.2	1.0.0	თავდაპირველი გამოშვება.

დოკუმენტები / რესურსები

intel HDMI PHY FPGA IP დიზაინი მაგample [pdf] მომხმარებლის სახელმძღვანელო HDMI PHY FPGA IP დიზაინი მაგample, HDMI PHY, FPGA IP დიზაინი მაგample, HDMI PHY IP დიზაინი მაგample, FPGA IP დიზაინი მაგample, IP Design Exampლე, 732781

ცნობები

• მომხმარებლის სახელმძღვანელო