intel HDMI PHY FPGA IP ډیزاین Exampد کارونکي لارښود

د HDMI PHY ډیزاین Exampد Intel® Arria® 10 وسیلو لپاره د چټک پیل لارښود

د HDMI PHY Intel® FPGA IP ډیزاین exampد Intel Arria® 10 وسیلو لپاره le د HDMI 2.0 RX-TX retransmit ډیزاین وړاندې کوي چې د تالیف او هارډویر ازموینې ملاتړ کوي.
کله چې تاسو ډیزاین تولید کړئ example، د پیرامیټر مدیر په اوتومات ډول رامینځته کوي fileپه هارډویر کې ډیزاین سمولو، تالیف او ازموینې لپاره اړین دي.

شکل 1. د پراختیا ګامونه

اړوند معلومات
د HDMI PHY Intel FPGA IP کارن لارښود

د ډیزاین تولید

په Intel Quartus® Prime سافټویر کې د HDMI PHY Intel FPGA IP پیرامیټر ایډیټر وکاروئ ترڅو ډیزاین تولید کړيamples.

شکل 2. د ډیزاین جریان پیدا کول

1. د Intel Arria 10 وسیلې کورنۍ په نښه کولو یوه پروژه جوړه کړئ او مطلوب وسیله غوره کړئ.
2. په IP کتلاګ کې، د انټرفیس پروتوکولونه ومومئ او دوه ځله کلیک وکړئ ➤ آډیو او ویډیو ➤ HDMI TX PHY Intel FPGA IP (یا HDMI RX PHY Intel FPGA IP). د نوي IP تغیر یا د نوي IP تغیر کړکۍ څرګندیږي.
3. د خپل دودیز IP توپیر لپاره د لوړې کچې نوم مشخص کړئ. د پیرامیټر مدیر د IP تغیراتو تنظیمات په a کې خوندي کوي file د .ip یا .qsys په نوم.
4. په OK کلیک وکړئ. د پیرامیټر مدیر څرګندیږي.
   Intel Corporation. ټول حقونه خوندي دي. Intel، د Intel لوگو، او د Intel نورې نښې د Intel سوداګریزې نښې دي
   شرکت یا د هغې فرعي شرکتونه. Intel د خپل FPGA او سیمیکمډکټر محصولاتو فعالیت د Intel معیاري تضمین سره سم اوسني مشخصاتو ته تضمینوي، مګر دا حق خوندي کوي چې په هر وخت کې پرته له خبرتیا څخه په هر محصول او خدماتو کې بدلون راولي. Intel هیڅ مسؤلیت یا مسؤلیت په غاړه نه اخلي چې د غوښتنلیک یا د کوم معلوماتو، محصول، یا خدماتو کارولو څخه رامینځته کیږي چې دلته تشریح شوي پرته له دې چې د Intel لخوا په لیکلي ډول موافقه شوې وي. د انټیل پیرودونکو ته مشوره ورکول کیږي چې د وسیلې ځانګړتیاو وروستۍ نسخه ترلاسه کړي مخکې لدې چې په کوم خپاره شوي معلوماتو تکیه وکړي او د محصولاتو یا خدماتو لپاره امر کولو دمخه.
   نور نومونه او نښې ممکن د نورو ملکیت په توګه ادعا شي.
5. په ډیزاین Exampپه ټب کې، Arria 10 HDMI RX-TX Retransmit غوره کړئ.
6. د ټیسټ بینچ تولید لپاره سمولیشن غوره کړئ، او د هارډویر ډیزاین تولید لپاره ترکیب غوره کړئample.
   تاسو باید لږترلږه د دې اختیارونو څخه یو غوره کړئ ترڅو ډیزاین تولید کړئample files.
   که تاسو دواړه غوره کړئ، د نسل وخت اوږد دی.
7. د تولید لپاره File بڼه، Verilog یا VHDL غوره کړئ.
8. د هدف پرمختیا کټ لپاره، د Intel Arria 10 GX FPGA پراختیا غوره کړئ
   کټ. که تاسو پراختیایی کټ غوره کړئ ، نو د هدف وسیله د هدف بورډ کې د وسیلې سره میچ کولو لپاره بدلیږي. د Intel Arria 10 GX FPGA پرمختیا کټ لپاره، ډیفالټ وسیله 10AX115S2F4I1SG دی.
9. کلیک پیدا کړئ Exampد ډیزاین.

د ډیزاین تالیف او ازموینه

په هارډویر کې د مظاهرې ازموینې تالیف او چلولو لپاره exampد ډیزاین لپاره، دا ګامونه تعقیب کړئ:

1. د هارډویر پخوانی ډاډ ترلاسه کړئampد ډیزاین نسل بشپړ شوی.
2. د Intel Quartus Prime سافټویر لانچ کړئ او خلاص کړئ .qpf file: /quartus/a10_hdmi2_demo.qpf
3. په پروسس کولو کلیک وکړئ ➤ تالیف پیل کړئ.
4. د بریالي تالیف وروسته، یو .sof file په quartus/output_ کې پیدا کیږيfiles لارښود.
5. د Bitec HDMI 2.0 FMC لور کارت Rev 11 آن بورډ FMC پورټ B (J2) سره وصل کړئ.
6. د Bitec FMC لور کارت TX (P1) د بهرني ویډیو سرچینې سره وصل کړئ.
7. د Bitec FMC لور کارت RX (P2) د بهرني ویډیو سنک یا ویډیو تحلیل کونکي سره وصل کړئ.
8. ډاډ ترلاسه کړئ چې په پراختیایی بورډ کې ټول سویچونه په ډیفالټ موقعیت کې دي.
9. د تولید شوي .sof په کارولو سره په پرمختیایي بورډ کې غوره شوي Intel Arria 10 وسیله تنظیم کړئ file (وسایل ➤ پروګرامر).
10. تحلیل کونکی باید د سرچینې څخه رامینځته شوی ویډیو وښیې. د ډیزاین تالیف او ازموینه

اړوند معلومات
د Intel Arria 10 FPGA پرمختیا کټ کارونکي لارښود

د HDMI PHY Intel FPGA IP ډیزاین Exampد پارامترونو

جدول 1. HDMI PHY Intel FPGA IP ډیزاین Exampد انټیل ارریا 10 لپاره پیرامیټونه
وسایل

دا اختیارونه یوازې د Intel Arria 10 وسیلو لپاره شتون لري.

پیرامیټر	ارزښت	تفصیل
موجود ډیزاین Example
ډیزاین غوره کړئ	Arria 10 HDMI RX-TX Retransmit	ډیزاین غوره کړئampد تولید لپاره.

ډیزاین Example Files
سمول	بند ، بند	د اړتیا وړ تولید لپاره دا اختیار فعال کړئ fileد سمولیشن ټیسټ بینچ لپاره.
ترکیب	بند ، بند	د اړتیا وړ تولید لپاره دا اختیار فعال کړئ fileد Intel Quartus Prime تالیف او هارډویر مظاهرې لپاره.

جوړ شوی HDL بڼه
پیدا کول File بڼه	Verilog, VHDL	د تولید شوي ډیزاین لپاره خپل غوره HDL بڼه غوره کړئample fileټاکل یادونه: دا اختیار یوازې د تولید شوي لوړ کچې IP لپاره بڼه ټاکي files. نور ټول files (د مثال په توګهample testbenches او لوړ پوړ fileد هارډویر نندارې لپاره) د ویریلوګ HDL بڼه کې دي.

د هدف پرمختیا کټ
بورډ غوره کړئ	د پرمختیا کټ نشته،	د هدف شوي ډیزاین لپاره بورډ غوره کړئample.
	Arria 10 GX FPGA پرمختیا کټ، د ګمرکي پراختیا کټ	د پراختیا کټ نشته: دا اختیار د ډیزاین لپاره ټول هارډویر اړخونه نه لريample. د IP کور ټولې پن دندې مجازی پنونو ته ټاکي. د اریریا 10 GX FPGA پراختیایی کټ: دا اختیار په اوتومات ډول د پروژې هدف وسیله غوره کوي ترڅو د دې پرمختیا کټ کې وسیله سره میچ کړي. تاسو کولی شئ د هدف وسیله په کارولو سره بدل کړئ د هدف وسیله بدل کړئ پیرامیټر که ستاسو د بورډ بیاکتنه د وسیلې مختلف ډول ولري. د IP کور د پراختیا کټ سره سم ټولې پن دندې تنظیموي.
		د ګمرک پراختیا کټ: دا اختیار د ډیزاین پخوانۍ ته اجازه ورکويampد انټیل FPGA سره د دریمې ډلې پرمختیا کټ کې ازموینه وشي. تاسو ممکن اړتیا ولرئ د پن دندې پخپله تنظیم کړئ.

هدف آله
د هدف وسیله بدل کړئ	بند ، بند	دا اختیار چالان کړئ او د پرمختیا کټ لپاره د غوره وسیلې ډول غوره کړئ.

HDMI 2.0 PHY ډیزاین Example

د HDMI PHY Intel FPGA IP ډیزاین example یو HDMI مثال موازي لوپ بیک ښیې چې درې RX چینلونه او څلور TX چینلونه لري، د معلوماتو نرخونو کې تر 6 Gbps پورې کار کوي.

تولید شوی HDMI PHY Intel FPGA IP ډیزاین example د ډیزاین پخوانی په څیر دیampد HDMI Intel FPGA IP کور کې تولید شوی. په هرصورت، دا ډیزاین example په HDMI Intel FPGA IP کور ډیزاین کې د دودیز RTL پرځای نوی TX PHY، RX PHY، او PHY آربیټر کارويample.

شکل 3. HDMI 2.0 PHY ډیزاین Example

ماډل	تفصیل
RX PHY	RX PHY د سیریل HDMI ډیټا بیرته ترلاسه کوي او دا د بیرته ترلاسه شوي ساعت ډومینونو (rx_clk[2:0]) کې په موازي شکل کې HDMI RX کور ته لیږي. معلومات په ویډیو کې ډیکوډ شوي

ماډل	تفصیل
	ډاټا د AXI4-stream ویډیو له لارې تولید شي. RX PHY د PHY انٹرفیس له لارې HDMI RX کور ته vid_clk او ls_clk سیګنالونه هم لیږي.
HDMI TX کور	د HDMI TX کور د AXI4-stream ویډیو ډیټا ترلاسه کوي او دا د HDMI شکل موازي ډیټا کې کوډ کوي. د HDMI TX کور دا ډاټا TX PHY ته لیږي.
HDMI RX کور	IP د RX PHY څخه سیریل ډیټا ترلاسه کوي او د ډیټا تنظیم کول ، چینل ډیسک ، TMDS ډیکوډینګ ، مرستندویه ډیټا کوډ کول ، د ویډیو ډیټا ډیکوډینګ ، آډیو ډیټا ډیکوډینګ ، او ډیسکمبینګ ترسره کوي.
TX PHY	د HDMI TX کور څخه موازي ډاټا ترلاسه کوي او سریالیز کوي او د HDMI TMDS جریانونه تولیدوي. TX PHY د HDMI TX کور لپاره tx_clk تولیدوي. TX PHY هم vid_clk او ls_clk تولیدوي او دا سیګنالونه د PHY انٹرفیس له لارې HDMI TX کور ته لیږي.
IOPLL	د AXI300- سټریم انٹرفیس لپاره 4 MHz AXI سیریل سټریم ساعت تولیدوي.
د I2C ماسټر	د مختلف PCB اجزاو تنظیم کولو لپاره.

د هارډویر او سافټویر اړتیاوې

Intel د ډیزاین ازموینې لپاره لاندې هارډویر او سافټویر کارويample.

هارډویر

• Intel Arria 10 GX FPGA پراختیایی کټ
• د HDMI سرچینه (د ګرافیک پروسیسر یونټ (GPU)
• HDMI سنک (مانیټر)
• Bitec HDMI FMC 2.0 لور کارت (بیا کتنه 11)
• HDMI کیبلونه

سافټویر

• د Intel Quartus Prime Pro Edition (د هارډویر ازموینې لپاره)
• ModelSim* - Intel FPGA نسخه، ModelSim - Intel FPGA سټارټر نسخه، NCSim،
  Riviera-PRO*, VCS* (یوازې Verilog HDL)/VCS MX، یا Xcelium* موازي سمیلیټر

د لارښود جوړښت

لارښودونه تولید شوي شامل دي file د HDMI Intel FPGA IP ډیزاین لپاره example.

شکل 4. د ډیزاین مثال لپاره د لارښود جوړښتample

د بیا تنظیم کولو لړۍ جریان

شکل 5. د څو درجې بیا تنظیم کولو لړۍ جریان 

ارقام د کنټرولر د څو درجې بیا تنظیم کولو ترتیب جریان څرګندوي کله چې دا د ان پټ ډیټا جریان او د حوالې ساعت فریکونسۍ ترلاسه کوي ، یا کله چې ټرانسیور خلاص وي.

د انٹرفیس سیګنالونه

جدولونه د HDMI PHY Intel FPGA IP ډیزاین لپاره سیګنالونه لیست کوي example.

جدول 3. د لوړې کچې سیګنالونه

سیګنال	هدایت	عرض	تفصیل
آن بورډ اوسیلیټر سیګنال
clk_fpga_b3_p	داخلول	1	د اصلي حوالې ساعت لپاره 100 MHz وړیا چلولو ساعت
refclk_fmcb_p	داخلول	1	د ټرانسیور د بریښنا پورته کولو کیلیبریشن لپاره د ثابت نرخ حوالې ساعت. دا په ډیفالټ 625 MHz دی مګر د هرې فریکونسۍ کیدی شي

د کارونکي پش بټن او LEDs
cpu_resetn	داخلول	1	نړیوال بیا تنظیم
کارن_لیډ_جی	محصول	2	شنه LED نمایش

د FMC پورټ B کې د HDMI FMC لور کارت پنونه
fmcb_gbtclk_m2c_p_0	داخلول	1	د HDMI RX TMDS ساعت
fmcb_dp_m2c_p	داخلول	3	HDMI RX سور، شنه او نیلي ډیټا چینلونه • د Bitec لور کارت بیاکتنه 11 — [0]: RX TMDS چینل 1 (شنه) — [1]: RX TMDS چینل 2 (سور) — [2]: RX TMDS چینل 0 (نیلي)
fmcb_dp_c2m_p	محصول	4	د HDMI TX ساعت، سور، شنه، او نیلي ډیټا چینلونه • د Bitec لور کارت بیاکتنه 11 — [0]: TX TMDS چینل 2 (سور) — [1]: TX TMDS چینل 1 (شنه) — [2]: TX TMDS چینل 0 (نیلي) — [3]: د TX TMDS ساعت چینل
fmcb_la_rx_p_9	داخلول	1	د HDMI RX + 5V بریښنا کشف
fmcb_la_rx_p_8	داخلول	1	د HDMI RX ګرم پلګ کشف
fmcb_la_rx_n_8	داخلول	1	د DDC او SCDC لپاره HDMI RX I2C SDA
fmcb_la_tx_p_10	داخلول	1	HDMI RX I2C SCL د DDC او SCDC لپاره
fmcb_la_tx_p_12	داخلول	1	د HDMI TX ګرم پلګ کشف
fmcb_la_tx_n_12	داخلول	1	د DDC او SCDC لپاره HDMI I2C SDA
fmcb_la_rx_p_10	داخلول	1	HDMI I2C SCL د DDC او SCDC لپاره
fmcb_la_tx_p_11	داخلول	1	د ریډریور کنټرول لپاره HDMI I2C SDA
fmcb_la_rx_n_9	داخلول	1	د ریډریور کنټرول لپاره HDMI I2C SCL

د بندولو سکیم

لاندې د HDMI PHY Intel FPGA IP ډیزاین د کلاک کولو سکیم دیampLe:

• clk_fpga_b3_p د NIOS پروسیسر او کنټرول افعالونو چلولو لپاره د 100 MHz ثابت نرخ ساعت دی. که عرضه شوې فریکونسۍ سمه وي، د user_led_g[1] د هرې ثانیې لپاره بدلیږي.
• refclk_fmcb_p د ټرانسسیورونو د بریښنا پورته کولو کیلیبریشن لپاره د ثابت نرخ حوالې ساعت دی. دا په ډیفالټ 625 MHz دی مګر د هرې فریکونسۍ کیدی شي.
• fmcb_gbtclk_m2c_p_0 د HDMI RX لپاره د TMDS ساعت دی. دا ساعت د HDMI TX ټرانسیسیورونو چلولو لپاره هم کارول کیږي. که عرضه شوې فریکونسۍ 148.5 MHz وي، د کارونکي_led_g[0] د هرې ثانیې لپاره بدلیږي.

د هارډویر ترتیب

د HDMI PHY Intel FPGA IP ډیزاین example د HDMI 2.0b وړ دی او د معیاري HDMI ویډیو جریان لپاره د لوپ له لارې مظاهرې ترسره کوي.

د هارډویر ټیسټ چلولو لپاره ، د HDMI فعال وسیله لکه د HDMI انٹرفیس سره ګرافیک کارت د HDMI RX نښلونکي سره د Bitec HDMI 2.0 لور کارت کې وصل کړئ ، کوم چې ډیټا ټرانسیور RX بلاک او HDMI RX ته رسوي.

1. د HDMI سنک بندر په معیاري ویډیو جریان کې ډیکوډ کوي او د ساعت ریکوری کور ته لیږي.
2. د HDMI RX کور ویډیو، مرستندویه، او آډیو ډیټا ډیکوډ کوي ترڅو بیرته د AXI4-stream انٹرفیس له لارې HDMI TX کور ته لوپ شي.
3. د FMC لور کارت د HDMI سرچینې پورټ عکس څارونکي ته لیږدوي.
4. د سیسټم ری سیٹ کولو لپاره یو ځل د cpu_resetn تڼۍ فشار ورکړئ.
   یادونه: که تاسو غواړئ د بل Intel FPGA پراختیایی بورډ وکاروئ ، تاسو باید د وسیلې دندې او د پن دندې بدل کړئ. د ټرانسیور انلاګ ترتیب د Intel Arria 10 FPGA پراختیایی کټ او Bitec HDMI 2.0 لور کارت لپاره ازمول شوی. تاسو کولی شئ د خپل بورډ لپاره تنظیمات بدل کړئ.

د HDMI PHY Intel لپاره د اسنادو بیاکتنې تاریخ
د FPGA IP ډیزاین Exampد کارونکي لارښود

د سند نسخه	د Intel Quartus Prime نسخه	IP نسخه	بدلونونه
2022.07.20	22.2	1.0.0	ابتدايي خوشې کول.

اسناد / سرچینې

intel HDMI PHY FPGA IP ډیزاین Example [pdf] د کارونکي لارښود د HDMI PHY FPGA IP ډیزاین Example، HDMI PHY، FPGA IP ډیزاین Example، HDMI PHY IP ډیزاین Example، FPGA IP ډیزاین Example، IP ډیزاین Example ، 732781

حوالې

• د کارن لارښود