intel HDMI PHY FPGA IP Дизайн Example User Guide
HDMI PHY Дизайн Example Intel® Arria® 10 түзмөктөрү үчүн Ыкчам баштоо колдонмосу
HDMI PHY Intel® FPGA IP дизайны эксampIntel Arria® 10 түзмөктөрү үчүн компиляцияны жана аппараттык тестирлөөнү колдогон HDMI 2.0 RX-TX кайра өткөрүү дизайнын камтыйт.
Сиз дизайн эксample, параметр редактору автоматтык түрдө түзөт files моделдөө, компиляция жана жабдыкта дизайнды сыноо үчүн зарыл.
Сүрөт 1. Өнүгүү кадамдары
Тиешелүү маалымат
HDMI PHY Intel FPGA IP Колдонуучу колдонмосу
Дизайнды түзүү
Дизайнды түзүү үчүн Intel Quartus® Prime программасындагы HDMI PHY Intel FPGA IP параметр редакторун колдонуңузamples.
2-сүрөт. Дизайн агымын түзүү
- Intel Arria 10 түзмөк үй-бүлөсүнө багытталган долбоорду түзүп, керектүү аппаратты тандаңыз.
- IP каталогунан Interface Protocols ➤ Audio & Video ➤ HDMI TX PHY Intel FPGA IP (же HDMI RX PHY Intel FPGA IP) дегенди таап, эки жолу чыкылдатыңыз. Жаңы IP Variant же Жаңы IP Вариация терезеси пайда болот.
- Ыңгайлаштырылган IP вариацияңыз үчүн жогорку деңгээлдеги атын көрсөтүңүз. Параметрлердин редактору IP вариация орнотууларын а ичинде сактайт file .ip же .qsys деп аталат.
- OK басыңыз. Параметр редактору пайда болот.
Intel корпорациясы. Бардык укуктар корголгон. Intel, Intel логотиби жана башка Intel белгилери Intel компаниясынын соода белгилери болуп саналат
Корпорация же анын туунду ишканалары. Intel өзүнүн FPGA жана жарым өткөргүч өнүмдөрүн Intelдин стандарттык гарантиясына ылайык учурдагы спецификацияларга кепилдик берет, бирок каалаган убакта эскертүүсүз каалаган өнүмгө жана кызматтарга өзгөртүү киргизүү укугун өзүнө калтырат. Intel бул жерде сүрөттөлгөн кандайдыр бир маалыматты, продуктуну же кызматты колдонуудан же колдонуудан келип чыккан эч кандай жоопкерчиликти же жоопкерчиликти өзүнө албайт, Intel тарабынан жазуу жүзүндө ачык макулдашылгандан башка учурларда. Intel кардарларына жарыяланган маалыматка таянардан жана өнүмдөр же кызматтарга буйрутма берүүдөн мурун түзмөктүн техникалык мүнөздөмөлөрүнүн акыркы версиясын алуу сунушталат.
Башка аталыштар жана бренддер башкалардын менчиги катары талап кылынышы мүмкүн. - Дизайн боюнча Exampөтмөктө, Arria 10 HDMI RX-TX Retransmit тандаңыз.
- Testbench түзүү үчүн Simulation тандаңыз, ал эми аппараттык дизайнды түзүү үчүн Синтезди тандаңызample.
Дизайн экс түзүү үчүн бул варианттардын жок дегенде бирин тандашыңыз керекample files.
Эгер сиз экөөнү тең тандасаңыз, генерация убактысы узарат. - Generate үчүн File Формат, Verilog же VHDL тандаңыз.
- Максаттуу өнүктүрүү комплекти үчүн, Intel Arria 10 GX FPGA өнүктүрүүнү тандаңыз
Kit. Эгер сиз иштеп чыгуу комплектин тандасаңыз, анда максаттуу аппарат максаттуу тактадагы түзмөккө дал келүү үчүн өзгөрөт. Intel Arria 10 GX FPGA өнүктүрүү комплекти үчүн демейки түзмөк 10AX115S2F4I1SG болуп саналат. - Ex Generate чыкылдатыңызample Design.
Дизайнды түзүү жана сыноо
Аппараттык камсыздоо боюнча демонстрация тестин түзүү жана иштетүүampдизайн үчүн, бул кадамдарды аткарыңыз:
- Аппараттык камсыздоону эксample дизайн түзүү аяктады.
- Intel Quartus Prime программасын ишке киргизиңиз жана ачыңыз .qpf file: /quartus/a10_hdmi2_demo.qpf
- Иштетүү ➤ Компиляцияны баштоону басыңыз.
- Ийгиликтүү компиляциядан кийин, а .sof file квартта түзүлөт/ чыгаруу_files каталогу.
- Bitec HDMI 2.0 FMC Daughter Card Rev 11ди борттогу FMC портуна B (J2) туташтырыңыз.
- Bitec FMC кыз-картасынын TX (P1) тышкы видео булагына туташтырыңыз.
- Bitec FMC кыз картасынын RX (P2) тышкы видео раковинага же видео анализаторго туташтырыңыз.
- Өнүктүрүү тактасындагы бардык которгучтар демейки абалда экенин текшериңиз.
- Түзүлгөн .sof аркылуу иштеп чыгуу тактасында тандалган Intel Arria 10 түзмөгүн конфигурациялаңыз file (Инструменттер ➤ Программист).
- Анализатор булактан алынган видеону көрсөтүшү керек. Дизайнды түзүү жана сыноо
Тиешелүү маалымат
Intel Arria 10 FPGA өнүктүрүү комплекти колдонуучу колдонмосу
HDMI PHY Intel FPGA IP Дизайн Example Параметрлер
Таблица 1. HDMI PHY Intel FPGA IP Дизайн Example Intel Arria 10 үчүн параметрлер
Түзмөктөр
Бул параметрлер Intel Arria 10 түзмөктөрүндө гана жеткиликтүү.
| Параметр | Нарк | Description |
| Жеткиликтүү дизайн Example | ||
| Дизайн тандаңыз | Arria 10 HDMI RX-TX Retransmit | Дизайнды тандаңызampтүзүлөт. |
| Дизайн Example Files | ||
| Симуляция | Күйгүзүү өчүрүү | Керектүүлөрдү түзүү үчүн бул параметрди күйгүзүңүз files симуляциялык тестирлөө үчүн. |
| Синтез | Күйгүзүү өчүрүү | Керектүүлөрдү түзүү үчүн бул параметрди күйгүзүңүз files Intel Quartus Prime компиляциясы жана аппараттык камсыздоону көрсөтүү үчүн. |
| Түзүлгөн HDL форматы | ||
| Түзүү File Формат | Verilog, VHDL | Түзүлгөн дизайн үчүн сизге жаккан HDL форматын тандаңызample fileкоюу.
Эскертүү: Бул параметр түзүлгөн жогорку деңгээлдеги IP форматын гана аныктайт fileс. Бардык башка fileс (мис., мисample testbenches жана жогорку деңгээл fileаппараттык демонстрация үчүн) Verilog HDL форматында. |
| Максаттуу өнүктүрүү комплекти | ||
| Башкарманы тандаңыз | Өнүгүү комплекти жок, | Максаттуу дизайн үчүн тактаны тандаңызample. |
| Arria 10 GX FPGA өнүктүрүү комплекти,
Ыңгайлаштырылган өнүктүрүү комплекти |
|
|
|
||
| Максаттуу түзмөк | ||
| Максаттуу түзмөктү өзгөртүү | Күйгүзүү өчүрүү | Бул параметрди күйгүзүңүз жана иштеп чыгуу комплекти үчүн тандалган түзмөк вариантын тандаңыз. |
HDMI 2.0 PHY Дизайн Example
HDMI PHY Intel FPGA IP дизайны эксample үч RX каналын жана төрт TX каналын камтыган, 6 Гбит/сек чейин маалымат ылдамдыгы менен иштеген бир HDMI инстанциясынын параллелдүү циклин көрсөтөт.
Түзүлгөн HDMI PHY Intel FPGA IP дизайны эксample дизайндагыдай элеample HDMI Intel FPGA IP өзөгүндө түзүлгөн. Бирок, бул дизайн мурдагыample HDMI Intel FPGA IP негизги дизайнында ыңгайлаштырылган RTL ордуна жаңы TX PHY, RX PHY жана PHY арбитрин колдонот.ample.
Сүрөт 3. HDMI 2.0 PHY Дизайн Example
| Модуль | Description |
| RX PHY | RX PHY сериялык HDMI маалыматтарын калыбына келтирет жана муну калыбына келтирилген саат домендеринде (rx_clk[2:0]) параллелдүү форматта HDMI RX өзөгүнө жөнөтөт. Маалыматтар видеого чечмеленет |
| Модуль | Description |
| маалыматтар AXI4-агымдагы видео аркылуу чыгарылат. RX PHY ошондой эле PHY интерфейси аркылуу HDMI RX өзөгүнө vid_clk жана ls_clk сигналдарын жөнөтөт. | |
| HDMI TX Core | HDMI TX өзөгү AXI4-агымдагы видео маалыматтарды алат жана муну HDMI форматындагы параллелдүү маалыматтарга коддойт. HDMI TX өзөгү бул маалыматтарды TX PHYге жөнөтөт. |
| HDMI RX Core | IP RX PHYден сериялык маалыматтарды алат жана маалыматтарды тегиздөө, каналды кыйшаюу, TMDS декоддоо, көмөкчү маалыматтарды декоддоо, видео маалыматтарды декоддоо, аудио маалыматтарды декоддоо жана декоддоону аткарат. |
| TX PHY | HDMI TX өзөгүнөн параллелдүү маалыматтарды кабыл алып, сериялаштырат жана HDMI TMDS агымдарын чыгарат. TX PHY HDMI TX өзөгү үчүн tx_clk чыгарат. TX PHY да vid_clk жана ls_clk жаратат жана бул сигналдарды PHY интерфейси аркылуу HDMI TX өзөгүнө жөнөтөт. |
| IOPLL | AXI300- агым интерфейси үчүн 4 MHz AXI сериялык агым саатын жаратат. |
| I2C Master | Ар кандай PCB компоненттерин конфигурациялоо үчүн. |
Аппараттык жана программалык камсыздоого талаптар
Дизайнды текшерүү үчүн Intel төмөнкү аппараттык жана программалык камсыздоону колдонотample.
Аппараттык
- Intel Arria 10 GX FPGA өнүктүрүү комплекти
- HDMI булагы (Графикалык процессор бирдиги (GPU)
- HDMI раковинасы (монитор)
- Bitec HDMI FMC 2.0 кызы картасы (Revision 11)
- HDMI кабелдери
Программалык камсыздоо
- Intel Quartus Prime Pro Edition (аппараттык камсыздоону текшерүү үчүн)
- ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
Riviera-PRO*, VCS* (Verilog HDL гана)/VCS MX же Xcelium* Параллель симулятор
Каталог структурасы
каталогдор түзүлгөн камтыйт file HDMI Intel FPGA IP дизайны үчүн эксample.
Сүрөт 4. Дизайн үчүн каталогдун структурасы Example
Кайра конфигурациялоо ырааттуулугу
Сүрөт 5. Көп ылдамдыкты кайра конфигурациялоо ырааттуулугу агымы
Сүрөт контроллердин көп ылдамдыктагы кайра конфигурациялоо ырааттуулугунун агымын, ал кириш маалымат агымын жана маалымдама тактык жыштыгын кабыл алганда, же трансивер кулпусу ачылганда сүрөттөйт.
Интерфейс сигналдары
Таблицаларда HDMI PHY Intel FPGA IP дизайны үчүн сигналдардын тизмеси келтирилгенample.
Таблица 3. Жогорку деңгээлдеги сигналдар
| Сигнал | Багыт | Туурасы | Description |
| Борттогу осциллятордун сигналы | |||
| clk_fpga_b3_p | Киргизүү | 1 | Негизги маалымдама сааты үчүн 100 МГц бош саат |
| refclk_fmcb_p | Киргизүү | 1 | Трансиверди иштетүүнү калибрлөө үчүн белгиленген ылдамдыктын маалымдама сааты. Ал демейки боюнча 625 МГц, бирок ар кандай жыштыкта болушу мүмкүн |
| Колдонуучунун баскычтары жана диоддору | |||
| cpu_resetn | Киргизүү | 1 | Глобалдык баштапкы абалга келтирүү |
| user_led_g | Чыгуу | 2 | Жашыл LED дисплей |
| FMC портунда HDMI FMC Daughter Card Pins B | |||
| fmcb_gbtclk_m2c_p_0 | Киргизүү | 1 | HDMI RX TMDS сааты |
| fmcb_dp_m2c_p | Киргизүү | 3 | HDMI RX кызыл, жашыл жана көк маалымат каналдары
• Bitec кыз картасынын версиясы 11 — [0]: RX TMDS Channel 1 (Жашыл) — [1]: RX TMDS Channel 2 (Кызыл) — [2]: RX TMDS Channel 0 (көк) |
| fmcb_dp_c2m_p | Чыгуу | 4 | HDMI TX сааты, кызыл, жашыл жана көк маалымат каналдары
• Bitec кыз картасынын версиясы 11 — [0]: TX TMDS Channel 2 (Кызыл) — [1]: TX TMDS Channel 1 (Жашыл) — [2]: TX TMDS Channel 0 (көк) — [3]: TX TMDS саат каналы |
| fmcb_la_rx_p_9 | Киргизүү | 1 | HDMI RX +5V кубаттуулукту аныктоо |
| fmcb_la_rx_p_8 | Киргизүү | 1 | HDMI RX ысык плагинди аныктоо |
| fmcb_la_rx_n_8 | Киргизүү | 1 | DDC жана SCDC үчүн HDMI RX I2C SDA |
| fmcb_la_tx_p_10 | Киргизүү | 1 | DDC жана SCDC үчүн HDMI RX I2C SCL |
| fmcb_la_tx_p_12 | Киргизүү | 1 | HDMI TX ысык плагинди аныктоо |
| fmcb_la_tx_n_12 | Киргизүү | 1 | DDC жана SCDC үчүн HDMI I2C SDA |
| fmcb_la_rx_p_10 | Киргизүү | 1 | DDC жана SCDC үчүн HDMI I2C SCL |
| fmcb_la_tx_p_11 | Киргизүү | 1 | Redriver башкаруу үчүн HDMI I2C SDA |
| fmcb_la_rx_n_9 | Киргизүү | 1 | Кайра драйверди башкаруу үчүн HDMI I2C SCL |
Саат схемасы
Төмөндө HDMI PHY Intel FPGA IP дизайнынын саат схемасы келтирилгенampле:
- clk_fpga_b3_p - NIOS процессорун жана башкаруу функцияларын иштетүү үчүн 100 МГц туруктуу ылдамдык сааты. Эгерде берилген жыштык туура болсо, user_led_g[1] ар бир секундага которулуп турат.
- refclk_fmcb_p – трансиверлерди кубаттандыруу үчүн калибрлөө үчүн белгиленген ылдамдыктын маалымдама сааты. Ал демейки боюнча 625 МГц, бирок ар кандай жыштыкта болушу мүмкүн.
- fmcb_gbtclk_m2c_p_0 - HDMI RX үчүн TMDS сааты. Бул саат HDMI TX трансиверлерин айдоо үчүн да колдонулат. Эгерде берилген жыштык 148.5 МГц болсо, user_led_g[0] ар бир секундага которулуп турат.
Аппараттык камсыздоону орнотуу
HDMI PHY Intel FPGA IP дизайны эксample HDMI 2.0b жөндөмдүү жана стандарттуу HDMI видео агымы үчүн цикл аркылуу демонстрацияны аткарат.
Аппараттык камсыздоону текшерүүнү жүргүзүү үчүн, HDMI интерфейси бар графикалык карта сыяктуу HDMI иштетилген аспапты Bitec HDMI 2.0 кызы картасындагы HDMI RX туташтыргычына туташтырыңыз, ал маалыматтарды трансивер RX блогуна жана HDMI RXге багыттайт.
- HDMI раковинасы портту стандарттуу видео агымга чечмелейт жана аны саатты калыбына келтирүүчү өзөккө жөнөтөт.
- HDMI RX өзөгү AXI4-агым интерфейси аркылуу HDMI TX өзөгүнө кайра илмек үчүн видео, көмөкчү жана аудио маалыматтарды чечмелейт.
- FMC кызы картасынын HDMI булак порту сүрөттү мониторго өткөрүп берет.
- Системаны баштапкы абалга келтирүү үчүн cpu_resetn баскычын бир жолу басыңыз.
Эскертүү: Эгерде сиз башка Intel FPGA иштеп чыгуу тактасын колдонгуңуз келсе, сиз түзмөк дайындоолорун жана пин дайындоолорун өзгөртүшүңүз керек. Transceiver аналогдук жөндөө Intel Arria 10 FPGA өнүктүрүү комплекти жана Bitec HDMI 2.0 кызы картасы үчүн сыналган. Сиз өзүңүздүн тактаңыздын орнотууларын өзгөртө аласыз.
HDMI PHY Intel үчүн документти карап чыгуу тарыхы
FPGA IP Дизайн Example User Guide
| Документтин версиясы | Intel Quartus Prime Version | IP Version | Өзгөрүүлөр |
| 2022.07.20 | 22.2 | 1.0.0 | Алгачкы чыгаруу. |
Документтер / Ресурстар
 |
intel HDMI PHY FPGA IP Дизайн Example [pdf] Колдонуучунун колдонмосу HDMI PHY FPGA IP Дизайн Example, HDMI PHY, FPGA IP Дизайн Example, HDMI PHY IP Дизайн Example, FPGA IP Design Example, IP Design Exampле, 732781 |
