intel HDMI PHY FPGA IP Disinn Eżample Gwida għall-Utent
HDMI PHY Disinn Eżample Gwida ta' Bidu Mgħaġġel għall-Apparat Intel® Arria® 10
Id-disinn HDMI PHY Intel® FPGA IP example għall-apparati Intel Arria® 10 karatteristiċi disinn ta 'ritrażmissjoni HDMI 2.0 RX-TX li jappoġġja l-kumpilazzjoni u l-ittestjar tal-ħardwer.
Meta tiġġenera disinn example, l-editur tal-parametru awtomatikament joħloq il- files meħtieġa biex jissimulaw, jikkompilaw, u jittestjaw id-disinn fil-ħardwer.
Figura 1. Passi ta' Żvilupp
Informazzjoni Relatata
HDMI PHY Intel FPGA IP Gwida għall-Utent
Ġenerazzjoni tad-Disinn
Uża l-editur tal-parametru HDMI PHY Intel FPGA IP fis-softwer Intel Quartus® Prime biex tiġġenera d-disinn examples.
Figura 2. Ġenerazzjoni tal-Fluss tad-Disinn
- Oħloq proġett immirat lejn il-familja ta 'apparat Intel Arria 10 u agħżel l-apparat mixtieq.
- Fil-Katalgu IP, sib u kklikkja darbtejn Interface Protocols ➤ Audio & Video ➤ HDMI TX PHY Intel FPGA IP (jew HDMI RX PHY Intel FPGA IP). Tidher it-tieqa New IP Variant jew New IP Varjazzjoni.
- Speċifika isem tal-ogħla livell għall-varjazzjoni tal-IP tad-dwana tiegħek. L-editur tal-parametri jiffranka s-settings tal-varjazzjoni tal-IP f'a file jismu .ip jew .qsys.
- Ikklikkja OK. Jidher l-editur tal-parametri.
Korporazzjoni Intel. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel
Korporazzjoni jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi.
Ismijiet u marki oħra jistgħu jiġu mitluba bħala l-proprjetà ta 'oħrajn. - Fuq id-Disinn Example tab, agħżel Arria 10 HDMI RX-TX Retransmit.
- Agħżel Simulazzjoni biex tiġġenera t-testbench, u agħżel Sintesi biex tiġġenera d-disinn tal-ħardwer example.
Trid tagħżel mill-inqas waħda minn dawn l-għażliet biex tiġġenera d-disinn example files.
Jekk tagħżel it-tnejn, iż-żmien tal-ġenerazzjoni huwa itwal. - Għal Iġġenera File Format, agħżel Verilog jew VHDL.
- Għal Target Development Kit, agħżel Intel Arria 10 GX FPGA Development
Kit. Jekk tagħżel kit ta 'żvilupp, allura l-apparat fil-mira jinbidel biex jaqbel mal-apparat fuq il-bord fil-mira. Għall-Intel Arria 10 GX FPGA Development Kit, l-apparat default huwa 10AX115S2F4I1SG. - Ikklikkja Iġġenera Example Disinn.
Kumpilazzjoni u Ittestjar tad-Disinn
Biex tiġbor u tmexxi test ta' dimostrazzjoni fuq il-hardware exampid-disinn, segwi dawn il-passi:
- Tiżgura ħardwer example ġenerazzjoni tad-disinn hija kompluta.
- Niedi s-softwer Intel Quartus Prime u iftaħ il- .qpf file: /quartus/a10_hdmi2_demo.qpf
- Ikklikkja Ipproċessar ➤ Ibda l-Kompilazzjoni.
- Wara kumpilazzjoni b'suċċess, .sof file huwa ġġenerat fil-kwartus/output_filedirettorju s.
- Qabbad Bitec HDMI 2.0 FMC Daughter Card Rev 11 mal-port FMC abbord B (J2).
- Qabbad TX (P1) tal-karta bint Bitec FMC ma 'sors estern tal-vidjo.
- Qabbad RX (P2) tal-karta bint Bitec FMC ma 'sink tal-vidjo estern jew analizzatur tal-vidjo.
- Żgura li l-iswiċċijiet kollha fuq il-bord tal-iżvilupp huma f'pożizzjoni default.
- Ikkonfigura l-apparat Intel Arria 10 magħżul fuq il-bord tal-iżvilupp billi tuża l-.sof iġġenerat file (Għodda ➤ Programmatur).
- L-analizzatur għandu juri l-video ġġenerat mis-sors. Kumpilazzjoni u Ittestjar tad-Disinn
Informazzjoni Relatata
Gwida għall-Utent tal-Kit tal-Iżvilupp tal-Intel Arria 10 FPGA
HDMI PHY Intel FPGA IP Disinn Eżample Parametri
Tabella 1. HDMI PHY Intel FPGA IP Disinn Example Parametri għal Intel Arria 10
Apparati
Dawn l-għażliet huma disponibbli għall-apparati Intel Arria 10 biss.
| Parametru | Valur | Deskrizzjoni |
| Disinn Disponibbli Eżample | ||
| Agħżel Disinn | Arria 10 HDMI RX-TX Retransmit | Agħżel id-disinn example għandha tiġi ġġenerata. |
| Disinn Eżample Files | ||
| Simulazzjoni | Mixgħul, Mitfi | Ixgħel din l-għażla biex tiġġenera dak meħtieġ files għall-testbench simulazzjoni. |
| Sinteżi | Mixgħul, Mitfi | Ixgħel din l-għażla biex tiġġenera dak meħtieġ files għall-kumpilazzjoni Intel Quartus Prime u dimostrazzjoni tal-ħardwer. |
| Format HDL iġġenerat | ||
| Iġġenera File Format | Verilog, VHDL | Agħżel il-format HDL preferut tiegħek għad-disinn iġġenerat example filesett.
Nota: Din l-għażla tiddetermina biss il-format għall-IP tal-ogħla livell iġġenerat files. Kollha l-oħra files (eżample testbenches u l-ogħla livell files għal dimostrazzjoni tal-ħardwer) huma fil-format Verilog HDL. |
| Target Development Kit | ||
| Agħżel il-Bord | Nru Kit ta' Żvilupp, | Agħżel il-bord għad-disinn immirat example. |
| Arria 10 GX FPGA Development Kit,
Kit ta' Żvilupp tad-Dwana |
|
|
|
||
| Apparat fil-mira | ||
| Ibdel l-Apparat fil-Mira | Mixgħul, Mitfi | Ixgħel din l-għażla u agħżel il-varjant tal-apparat preferut għall-kit tal-iżvilupp. |
HDMI 2.0 PHY Disinn Eżample
Id-disinn HDMI PHY Intel FPGA IP example juri istanza waħda HDMI parallela loopback li tinkludi tliet kanali RX u erba 'kanali TX, li joperaw b'rati ta' data sa 6 Gbps.
Id-disinn iġġenerat HDMI PHY Intel FPGA IP example huwa l-istess bħad-disinn example iġġenerat fil-qalba HDMI Intel FPGA IP. Madankollu, dan id-disinn example juża l-arbitru TX PHY, RX PHY, u PHY il-ġdid minflok RTL personalizzat fid-disinn tal-qalba HDMI Intel FPGA IP example.
Figura 3. Disinn HDMI 2.0 PHY Example
| Modulu | Deskrizzjoni |
| RX PHY | L-RX PHY jirkupra d-dejta tas-serje HDMI u jibgħat din lill-qalba HDMI RX f'format parallel fuq id-dominji tal-arloġġ irkuprati (rx_clk[2:0]). Id-data hija dekodifikata f'video |
| Modulu | Deskrizzjoni |
| data li għandha toħroġ permezz ta 'video AXI4-stream. L-RX PHY jibgħat ukoll sinjali vid_clk u ls_clk lill-qalba HDMI RX permezz tal-interface PHY. | |
| HDMI TX Core | Il-qalba HDMI TX tirċievi dejta tal-vidjow AXI4-stream u tikkodifika din f'dejta parallela fil-format HDMI. Il-qalba HDMI TX tibgħat din id-dejta lit-TX PHY. |
| HDMI RX Core | L-IP jirċievi d-dejta tas-serje mill-RX PHY u jwettaq allinjament tad-dejta, dekodifikazzjoni tal-kanal, dekodifikazzjoni TMDS, dekodifikazzjoni tad-dejta awżiljarja, dekodifikazzjoni tad-dejta tal-vidjo, dekodifikazzjoni tad-dejta tal-awdjo, u dekodifikazzjoni. |
| TX PHY | Jirċievi u serjalizza d-dejta parallela mill-qalba HDMI TX u joħroġ flussi HDMI TMDS. It-TX PHY jipproduċi tx_clk għall-qalba HDMI TX. It-TX PHY jiġġenera wkoll vid_clk u ls_clk u jibgħat dawn is-sinjali lill-qalba HDMI TX permezz tal-interface PHY. |
| IOPLL | Jiġġenera 300 MHz AXI serial stream clock għall-interface AXI4-stream. |
| I2C Master | Biex tikkonfigura l-komponenti varji tal-PCB. |
Ħtiġijiet ta' ħardwer u softwer
Intel juża l-ħardwer u s-softwer li ġejjin biex jittestja d-disinn example.
Ħardwer
- Intel Arria 10 GX FPGA Development Kit
- Sors HDMI (Unità tal-Proċessur tal-Grafika (GPU))
- Sink HDMI (Monitor)
- Bitec HDMI FMC 2.0 karta bint (Reviżjoni 11)
- Kejbils HDMI
Software
- Intel Quartus Prime Pro Edition (għall-ittestjar tal-ħardwer)
- ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
Riviera-PRO*, VCS* (Verilog HDL biss)/VCS MX, jew Xcelium* Simulatur parallel
Struttura tad-Direttorju
Id-direttorji fihom il-ġenerati file għad-disinn HDMI Intel FPGA IP example.
Figura 4. Struttura tad-Direttorju għad-Disinn Eżample
Fluss ta' Sekwenza ta' Rikonfigurazzjoni
Figura 5. Fluss ta' Sekwenza ta' Rikonfigurazzjoni b'ħafna rati
Iċ-ċifra turi l-fluss tas-sekwenza ta 'konfigurazzjoni mill-ġdid b'ħafna rati tal-kontrollur meta jirċievi fluss tad-dejta tal-input u frekwenza tal-arloġġ ta' referenza, jew meta t-transceiver jinfetaħ.
Sinjali tal-Interface
It-tabelli jelenkaw is-sinjali għad-disinn HDMI PHY Intel FPGA IP example.
Tabella 3. Sinjali tal-Ogħla Livell
| Sinjal | Direzzjoni | Wisa' | Deskrizzjoni |
| Sinjal ta' l-Oxxillatur Abbord | |||
| clk_fpga_b3_p | Input | 1 | Arloġġ ta' tħaddim ħieles ta' 100 MHz għall-arloġġ ta' referenza tal-qalba |
| refclk_fmcb_p | Input | 1 | Arloġġ ta' referenza ta' rata fissa għall-kalibrazzjoni tal-power-up tat-transceiver. Huwa 625 MHz awtomatikament iżda jista 'jkun ta' kwalunkwe frekwenza |
| Buttuni tal-Utent u LEDs | |||
| cpu_resetn | Input | 1 | Reset globali |
| user_led_g | Output | 2 | Display LED aħdar |
| Labar tal-Kard tal-Bint HDMI FMC fuq il-Port B tal-FMC | |||
| fmcb_gbtclk_m2c_p_0 | Input | 1 | Arloġġ HDMI RX TMDS |
| fmcb_dp_m2c_p | Input | 3 | HDMI RX kanali tad-dejta ħomor, ħodor u blu
• Reviżjoni 11 tal-karta bint Bitec — [0]: RX TMDS Channel 1 (Aħdar) — [1]: RX TMDS Channel 2 (Aħmar) — [2]: RX TMDS Channel 0 (Blu) |
| fmcb_dp_c2m_p | Output | 4 | Arloġġ HDMI TX, kanali tad-dejta aħmar, aħdar u blu
• Reviżjoni 11 tal-karta bint Bitec — [0]: TX TMDS Channel 2 (Aħmar) — [1]: TX TMDS Channel 1 (Aħdar) — [2]: TX TMDS Channel 0 (Blu) — [3]: TX TMDS Clock Channel |
| fmcb_la_rx_p_9 | Input | 1 | HDMI RX + 5V qawwa skoperta |
| fmcb_la_rx_p_8 | Input | 1 | HDMI RX hot plug tiskopri |
| fmcb_la_rx_n_8 | Input | 1 | HDMI RX I2C SDA għal DDC u SCDC |
| fmcb_la_tx_p_10 | Input | 1 | HDMI RX I2C SCL għal DDC u SCDC |
| fmcb_la_tx_p_12 | Input | 1 | HDMI TX hot plug tiskopri |
| fmcb_la_tx_n_12 | Input | 1 | HDMI I2C SDA għal DDC u SCDC |
| fmcb_la_rx_p_10 | Input | 1 | HDMI I2C SCL għal DDC u SCDC |
| fmcb_la_tx_p_11 | Input | 1 | HDMI I2C SDA għall-kontroll tas-sewwieq |
| fmcb_la_rx_n_9 | Input | 1 | HDMI I2C SCL għall-kontroll tas-sewwieq |
Skema ta' Clocking
Din li ġejja hija l-iskema ta 'clocking tad-disinn HDMI PHY Intel FPGA IP example:
- clk_fpga_b3_p huwa arloġġ b'rata fissa ta '100 MHz għat-tħaddim tal-proċessur NIOS u l-funzjonijiet ta' kontroll. Jekk il-frekwenza fornuta hija korretta, l-user_led_g[1] taqleb għal kull sekonda.
- refclk_fmcb_p huwa arloġġ ta' referenza b'rata fissa għall-kalibrazzjoni tal-power-up tat-transceivers. Huwa 625 MHz awtomatikament iżda jista 'jkun ta' kwalunkwe frekwenza.
- fmcb_gbtclk_m2c_p_0 huwa l-arloġġ TMDS għal HDMI RX. Dan l-arloġġ jintuża wkoll biex isuq it-transceivers HDMI TX. Jekk il-frekwenza fornuta hija 148.5 MHz, l-user_led_g[0] jinbidel għal kull sekonda.
Setup tal-Hardware
Id-disinn HDMI PHY Intel FPGA IP example hija kapaċi HDMI 2.0b u twettaq dimostrazzjoni loop-through għal nixxiegħa tal-vidjo HDMI standard.
Biex tmexxi t-test tal-ħardwer, qabbad apparat li jaħdem bl-HDMI bħal karta grafika b'interface HDMI mal-konnettur HDMI RX fuq il-karta bint Bitec HDMI 2.0, li tgħaddi d-dejta lejn il-blokka RX tat-transceiver u HDMI RX.
- Is-sink HDMI jiddekodifika l-port fi stream video standard u jibgħatha lill-qalba ta 'rkupru ta' l-arloġġ.
- Il-qalba tal-HDMI RX jiddekodifika d-dejta tal-vidjo, awżiljarja u tal-awdjo biex tiġi miġbura lura permezz ta 'interface AXI4-stream għall-qalba HDMI TX.
- Il-port tas-sors HDMI tal-karta bint FMC jittrasmetti l-immaġni lil monitor.
- Agħfas il-buttuna cpu_resetn darba biex twettaq reset tas-sistema.
Nota: Jekk trid tuża bord ieħor ta 'żvilupp Intel FPGA, trid tibdel l-assenjazzjonijiet tat-tagħmir u l-assenjazzjonijiet tal-pin. L-issettjar analogu tat-transceiver huwa ttestjat għall-kit ta 'żvilupp Intel Arria 10 FPGA u l-karta bint Bitec HDMI 2.0. Tista' timmodifika s-settings għall-bord tiegħek stess.
Storja ta 'Reviżjoni tad-Dokument għall-HDMI PHY Intel
FPGA IP Disinn Eżample Gwida għall-Utent
| Verżjoni tad-Dokument | Verżjoni Intel Quartus Prime | Verżjoni IP | Bidliet |
| 2022.07.20 | 22.2 | 1.0.0 | Rilaxx inizjali. |
Dokumenti / Riżorsi
 |
intel HDMI PHY FPGA IP Disinn Eżample [pdfGwida għall-Utent HDMI PHY FPGA IP Disinn Eżample, HDMI PHY, FPGA IP Disinn Example, HDMI PHY IP Disinn Eżample, FPGA IP Disinn Example, Disinn IP Example, 732781 |
