intel HDMI PHY FPGA IP Hönnun Example Notendahandbók

HDMI PHY hönnun Example Quick Start Guide fyrir Intel® Arria® 10 tæki

HDMI PHY Intel® FPGA IP hönnunin tdample fyrir Intel Arria® 10 tæki eru með HDMI 2.0 RX-TX endursendingshönnun sem styður samantekt og vélbúnaðarprófanir.
Þegar þú býrð til hönnun tdample, breytu ritstjórinn býr sjálfkrafa til fileer nauðsynlegt til að líkja eftir, setja saman og prófa hönnunina í vélbúnaði.

Mynd 1. Þróunarskref

Tengdar upplýsingar
HDMI PHY Intel FPGA IP notendahandbók

Að búa til hönnunina

Notaðu HDMI PHY Intel FPGA IP færibreyturitlinum í Intel Quartus® Prime hugbúnaðinum til að búa til hönnunina tdamples.

Mynd 2. Búa til hönnunarflæði

1. Búðu til verkefni sem miðar að Intel Arria 10 tækjafjölskyldu og veldu tækið sem þú vilt.
2. Í IP vörulistanum, finndu og tvísmelltu á Interface Protocols ➤ Audio & Video ➤ HDMI TX PHY Intel FPGA IP (eða HDMI RX PHY Intel FPGA IP). Glugginn Nýtt IP afbrigði eða Nýtt IP afbrigði birtist.
3. Tilgreindu nafn á efstu stigi fyrir sérsniðna IP-afbrigðið þitt. Færibreytirtillinn vistar IP afbrigðisstillingarnar í a file heitir .ip eða .qsys.
4. Smelltu á OK. Færibreytirtillinn birtist.
   Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel
   Fyrirtæki eða dótturfélög þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu.
   Önnur nöfn og vörumerki má gera tilkall til sem eign annarra.
5. Á Hönnun Exampí flipanum, veldu Arria 10 HDMI RX-TX Retransmit.
6. Veldu Simulation til að búa til prófunarbekkinn og veldu Synthesis til að búa til vélbúnaðarhönnunina tdample.
   Þú verður að velja að minnsta kosti einn af þessum valkostum til að búa til hönnunina tdample files.
   Ef þú velur bæði er kynslóðatíminn lengri.
7. Fyrir Generate File Snið, veldu Verilog eða VHDL.
8. Fyrir Target Development Kit, veldu Intel Arria 10 GX FPGA Development
   Kit. Ef þú velur þróunarbúnað, þá breytist marktækið til að passa við tækið á markborðinu. Fyrir Intel Arria 10 GX FPGA þróunarsett er sjálfgefið tæki 10AX115S2F4I1SG.
9. Smelltu á Búa til tdample Hönnun.

Samantekt og prófun á hönnuninni

Til að setja saman og keyra sýnikennslupróf á vélbúnaði tdampfyrir hönnun, fylgdu þessum skrefum:

1. Gakktu úr skugga um að vélbúnaður tdamphönnunarkynslóðinni er lokið.
2. Ræstu Intel Quartus Prime hugbúnaðinn og opnaðu .qpf file: /quartus/a10_hdmi2_demo.qpf
3. Smelltu á Vinnsla ➤ Byrjaðu samantekt.
4. Eftir vel heppnaða samantekt hefur .sof file er myndað í quartus/ output_files skrá.
5. Tengdu Bitec HDMI 2.0 FMC Daughter Card Rev 11 við innbyggða FMC tengi B (J2).
6. Tengdu TX (P1) Bitec FMC dótturkortsins við ytri myndgjafa.
7. Tengdu RX (P2) Bitec FMC dótturkortsins við ytri myndbandsvask eða myndbandsgreiningartæki.
8. Gakktu úr skugga um að allir rofar á þróunarborðinu séu í sjálfgefna stöðu.
9. Stilltu valið Intel Arria 10 tæki á þróunarborðinu með því að nota .sof file (Tól ➤ Forritari).
10. Greiningartækið ætti að sýna myndbandið sem er búið til frá upprunanum. Samantekt og prófun á hönnuninni

Tengdar upplýsingar
Intel Arria 10 FPGA þróunarsett notendahandbók

HDMI PHY Intel FPGA IP hönnun Example færibreytur

Tafla 1. HDMI PHY Intel FPGA IP Hönnun Exampfæribreytur fyrir Intel Arria 10
Tæki

Þessir valkostir eru aðeins í boði fyrir Intel Arria 10 tæki.

Parameter	Gildi	Lýsing
Laus hönnun Example
Veldu Hönnun	Arria 10 HDMI RX-TX Endursending	Veldu hönnunina tdample til að mynda.

Hönnun Example Files
Uppgerð	Kveikt, slökkt	Kveiktu á þessum valkosti til að búa til nauðsynlega files fyrir uppgerð prófbekkinn.
Myndun	Kveikt, slökkt	Kveiktu á þessum valkosti til að búa til nauðsynlega files fyrir Intel Quartus Prime samantekt og vélbúnaðarsýningu.

Myndað HDL snið
Mynda File Snið	Verilog, VHDL	Veldu valið HDL snið fyrir mynduðu hönnunina tdample filesett. Athugið: Þessi valkostur ákvarðar aðeins sniðið fyrir myndaða efsta stigs IP files. Allt annað files (td tdample testbekkir og efsta stig files fyrir vélbúnaðarsýningu) eru á Verilog HDL sniði.

Target Development Kit
Veldu stjórn	Ekkert þróunarsett,	Veldu borðið fyrir markvissu hönnunina tdample.
	Arria 10 GX FPGA þróunarsett, Sérsniðið þróunarsett	Ekkert þróunarsett: Þessi valkostur útilokar alla vélbúnaðarþætti fyrir hönnunina tdample. IP kjarninn setur öll pinnaúthlutun á sýndarpinna. Arria 10 GX FPGA þróunarsett: Þessi valkostur velur sjálfkrafa marktæki verkefnisins til að passa við tækið á þessu þróunarsetti. Þú getur breytt marktækinu með því að nota Skiptu um marktæki færibreytu ef endurskoðun borðsins þíns hefur annað tækjaafbrigði. IP kjarninn setur öll pinnaúthlutun í samræmi við þróunarbúnaðinn.
		Sérsniðið þróunarsett: Þessi valkostur gerir hönnuninni tdampLe til að prófa á þriðja aðila þróunarbúnaði með Intel FPGA. Þú gætir þurft að stilla pinnaúthlutunina á eigin spýtur.

Marktæki
Skiptu um marktæki	Kveikt, slökkt	Kveiktu á þessum valkosti og veldu valinn tækjaafbrigði fyrir þróunarbúnaðinn.

HDMI 2.0 PHY hönnun Example

HDMI PHY Intel FPGA IP hönnunin tdampLe sýnir eitt HDMI tilvik samhliða hringrás sem samanstendur af þremur RX rásum og fjórum TX rásum, sem starfa á gagnahraða allt að 6 Gbps.

Mynduð HDMI PHY Intel FPGA IP hönnun tdample er það sama og hönnun tdample myndaður í HDMI Intel FPGA IP kjarnanum. Hins vegar er þessi hönnun tdample notar nýja TX PHY, RX PHY og PHY úrskurðarmanninn í stað sérsniðinna RTL í HDMI Intel FPGA IP kjarna hönnuninni td.ample.

Mynd 3. HDMI 2.0 PHY Hönnun Example

Eining	Lýsing
RX PHY	RX PHY endurheimtir rað-HDMI gögn og sendir þau til HDMI RX kjarna á samhliða sniði á endurheimtu klukkulénunum (rx_clk[2:0]). Gögnin eru afkóðuð í myndband

Eining	Lýsing
	gögn sem á að gefa út í gegnum AXI4-straum myndband. RX PHY sendir einnig vid_clk og ls_clk merki til HDMI RX kjarna í gegnum PHY tengi.
HDMI TX kjarna	HDMI TX kjarninn tekur á móti AXI4-straums myndbandsgögnum og umritar þau í HDMI snið samhliða gögnum. HDMI TX kjarninn sendir þessi gögn til TX PHY.
HDMI RX kjarna	IP-talan tekur á móti raðgögnum frá RX PHY og framkvæmir gagnajöfnun, rásbeygju, TMDS afkóðun, aukagagnaafkóðun, myndbandsgagnaafkóðun, hljóðgagnaafkóðun og afkóðun.
TX PHY	Tekur við og serialiserar samhliða gögnin frá HDMI TX kjarnanum og gefur út HDMI TMDS strauma. TX PHY framleiðir tx_clk fyrir HDMI TX kjarna. TX PHY býr einnig til vid_clk og ls_clk og sendir þessi merki til HDMI TX kjarna í gegnum PHY tengi.
IOPLL	Myndar 300 MHz AXI raðstraumsklukku fyrir AXI4-straumsviðmótið.
I2C meistari	Til að stilla hina ýmsu PCB hluti.

Kröfur um vélbúnað og hugbúnað

Intel notar eftirfarandi vélbúnað og hugbúnað til að prófa hönnunina tdample.

Vélbúnaður

• Intel Arria 10 GX FPGA þróunarsett
• HDMI uppspretta (grafísk örgjörvaeining (GPU)
• HDMI vaskur (skjár)
• Bitec HDMI FMC 2.0 dótturkort (útgáfa 11)
• HDMI snúrur

Hugbúnaður

• Intel Quartus Prime Pro Edition (fyrir vélbúnaðarprófanir)
• ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
  Riviera-PRO*, VCS* (aðeins Verilog HDL)/VCS MX eða Xcelium* Parallel hermir

Uppbygging skráa

Möppurnar innihalda myndað file fyrir HDMI Intel FPGA IP hönnunina tdample.

Mynd 4. Skráarbygging fyrir hönnunina Example

Reconfiguration Sequence Flow

Mynd 5. Fjölhraða endurstillingaröðunarflæði 

Myndin sýnir fjölhraða endurstillingarraðflæði stjórnandans þegar hann tekur á móti inntaksgagnastraumi og viðmiðunarklukkutíðni, eða þegar senditækið er ólæst.

Tengimerki

Töflurnar sýna merki fyrir HDMI PHY Intel FPGA IP hönnun tdample.

Tafla 3. Merki á efstu stigi

Merki	Stefna	Breidd	Lýsing
Oscillator merki um borð
clk_fpga_b3_p	Inntak	1	100 MHz laus klukka fyrir kjarnaviðmiðunarklukku
refclk_fmcb_p	Inntak	1	Viðmiðunarklukka með föstum hraða fyrir kvörðun senditækisins. Það er sjálfgefið 625 MHz en getur verið af hvaða tíðni sem er

Notendahnappar og LED
cpu_resetn	Inntak	1	Alþjóðleg endurstilling
user_led_g	Framleiðsla	2	Grænn LED skjár

HDMI FMC dótturkortapinnar á FMC tengi B
fmcb_gbtclk_m2c_p_0	Inntak	1	HDMI RX TMDS klukka
fmcb_dp_m2c_p	Inntak	3	HDMI RX rauðar, grænar og bláar gagnarásir • Bitec dótturkort endurskoðun 11 — [0]: RX TMDS rás 1 (græn) — [1]: RX TMDS rás 2 (rauð) — [2]: RX TMDS rás 0 (blá)
fmcb_dp_c2m_p	Framleiðsla	4	HDMI TX klukka, rauðar, grænar og bláar gagnarásir • Bitec dótturkort endurskoðun 11 — [0]: TX TMDS rás 2 (rauð) — [1]: TX TMDS rás 1 (græn) — [2]: TX TMDS rás 0 (blá) — [3]: TX TMDS klukkarás
fmcb_la_rx_p_9	Inntak	1	HDMI RX +5V aflskynjari
fmcb_la_rx_p_8	Inntak	1	HDMI RX hot plug skynjari
fmcb_la_rx_n_8	Inntak	1	HDMI RX I2C SDA fyrir DDC og SCDC
fmcb_la_tx_p_10	Inntak	1	HDMI RX I2C SCL fyrir DDC og SCDC
fmcb_la_tx_p_12	Inntak	1	HDMI TX hot plug skynjari
fmcb_la_tx_n_12	Inntak	1	HDMI I2C SDA fyrir DDC og SCDC
fmcb_la_rx_p_10	Inntak	1	HDMI I2C SCL fyrir DDC og SCDC
fmcb_la_tx_p_11	Inntak	1	HDMI I2C SDA til að stjórna endurkeyrslu
fmcb_la_rx_n_9	Inntak	1	HDMI I2C SCL til að stjórna endurkeyrslu

Klukkukerfi

Eftirfarandi er klukkukerfi HDMI PHY Intel FPGA IP hönnunarinnar, tdample:

• clk_fpga_b3_p er 100 MHz klukka með föstum hraða til að keyra NIOS örgjörva og stjórnunaraðgerðir. Ef tíðnin sem fylgir er rétt breytist user_led_g[1] fyrir hverja sekúndu.
• refclk_fmcb_p er viðmiðunarklukka með föstum hraða til að kveikja á kvörðun senditækjanna. Það er sjálfgefið 625 MHz en getur verið af hvaða tíðni sem er.
• fmcb_gbtclk_m2c_p_0 er TMDS klukkan fyrir HDMI RX. Þessi klukka er einnig notuð til að keyra HDMI TX senditækin. Ef tíðnin sem fylgir er 148.5 MHz breytist user_led_g[0] fyrir hverja sekúndu.

Uppsetning vélbúnaðar

HDMI PHY Intel FPGA IP hönnunin tdample er HDMI 2.0b hæft og framkvæmir gegnumgangandi sýnikennslu fyrir venjulegan HDMI myndbandsstraum.

Til að keyra vélbúnaðarprófið skaltu tengja HDMI-virkt tæki eins og skjákort með HDMI tengi við HDMI RX tengið á Bitec HDMI 2.0 dótturkortinu, sem leiðir gögnin til senditækisins RX blokk og HDMI RX.

1. HDMI vaskur afkóðar tengið í venjulegan myndbandsstraum og sendir það til endurheimtskjarna klukkunnar.
2. HDMI RX kjarninn afkóðar vídeó-, auka- og hljóðgögnin sem fara í lykkju til baka um AXI4-straumsviðmótið í HDMI TX kjarnann.
3. HDMI upprunatengi FMC dótturkortsins sendir myndina á skjá.
4. Ýttu einu sinni á cpu_resetn hnappinn til að endurstilla kerfið.
   Athugið: Ef þú vilt nota annað Intel FPGA þróunarborð verður þú að breyta úthlutun tækisins og pinnaúthlutunum. Hliðstæða stilling senditækisins er prófuð fyrir Intel Arria 10 FPGA þróunarbúnaðinn og Bitec HDMI 2.0 dótturkortið. Þú getur breytt stillingum fyrir þitt eigið borð.

Endurskoðunarsaga skjala fyrir HDMI PHY Intel
FPGA IP hönnun Example Notendahandbók

Skjalaútgáfa	Intel Quartus Prime útgáfa	IP útgáfa	Breytingar
2022.07.20	22.2	1.0.0	Upphafleg útgáfa.

Skjöl / auðlindir

intel HDMI PHY FPGA IP Hönnun Example [pdfNotendahandbók HDMI PHY FPGA IP hönnun Example, HDMI PHY, FPGA IP Hönnun Example, HDMI PHY IP Hönnun Example, FPGA IP Hönnun Example, IP Design Example, 732781

Heimildir

• Notendahandbók