intel HDMI PHY FPGA IP Design Example Giya sa Gumagamit

Disenyo sa HDMI PHY Exampang Quick Start Guide para sa Intel® Arria® 10 Devices

Ang HDMI PHY Intel® FPGA IP design example para sa Intel Arria® 10 nga mga device adunay usa ka HDMI 2.0 RX-TX retransmit nga disenyo nga nagsuporta sa compilation ug hardware testing.
Kung makamugna ka ug design exampUg, ang editor sa parameter awtomatikong nagmugna sa files gikinahanglan sa simulate, compile, ug pagsulay sa disenyo sa hardware.

Hulagway 1. Mga Lakang sa Pag-uswag

May Kalabutan nga Impormasyon
HDMI PHY Intel FPGA IP User Guide

Paghimo sa Disenyo

Gamita ang HDMI PHY Intel FPGA IP parameter editor sa Intel Quartus® Prime software aron makamugna sa disenyo examples.

Figure 2. Pagmugna sa Daloy nga Disenyo

1. Paghimo og proyekto nga nagpunting sa Intel Arria 10 device family ug pilia ang gusto nga device.
2. Sa IP Catalog, pangitaa ug doble-klik Interface Protocols ➤ Audio & Video ➤ HDMI TX PHY Intel FPGA IP (o HDMI RX PHY Intel FPGA IP). Ang Bag-ong IP Variant o Bag-ong IP Variation nga bintana makita.
3. Itakda ang usa ka top-level nga ngalan alang sa imong naandan nga IP variation. Gitipigan sa editor sa parameter ang mga setting sa pagbag-o sa IP sa a file ginganlan og .ip o .qsys.
4. I-klik ang OK. Ang parameter editor makita.
   Intel Corporation. Tanang katungod gigahin. Ang Intel, ang logo sa Intel, ug uban pang mga marka sa Intel mga tatak sa Intel
   Corporation o mga subsidiary niini. Gigarantiya sa Intel ang paghimo sa iyang mga produkto nga FPGA ug semiconductor sa kasamtangang mga espesipikasyon subay sa standard warranty sa Intel, apan adunay katungod sa paghimog mga pagbag-o sa bisan unsang produkto ug serbisyo bisan unsang orasa nga wala’y pahibalo. Ang Intel walay responsibilidad o tulubagon nga naggikan sa aplikasyon o paggamit sa bisan unsang impormasyon, produkto, o serbisyo nga gihulagway dinhi gawas sa dayag nga giuyonan sa pagsulat sa Intel. Gitambagan ang mga kustomer sa Intel nga makakuha sa pinakabag-o nga bersyon sa mga detalye sa aparato sa dili pa mosalig sa bisan unsang gipatik nga impormasyon ug sa dili pa magbutang og mga order alang sa mga produkto o serbisyo.
   Ang ubang mga ngalan ug mga tatak mahimong maangkon ingon nga kabtangan sa uban.
5. Sa Disenyo Exampsa tab, pilia ang Arria 10 HDMI RX-TX Retransmit.
6. Pilia ang Simulation aron makamugna ang testbench, ug pilia ang Synthesis aron makamugna ang hardware design example.
   Kinahanglan ka nga mopili bisan usa niini nga mga kapilian aron makamugna ang disenyo nga example files.
   Kung imong pilion ang duha, ang oras sa henerasyon mas taas.
7. Para sa Generate File I-format, pilia ang Verilog o VHDL.
8. Para sa Target Development Kit, pilia ang Intel Arria 10 GX FPGA Development
   Kit. Kon mopili ka ug development kit, unya ang target device mausab aron mohaum sa device sa target board. Para sa Intel Arria 10 GX FPGA Development Kit, ang default device mao ang 10AX115S2F4I1SG.
9. I-klik ang Paghimo Exampug Disenyo.

Pag-compile ug Pagsulay sa Disenyo

Sa pag-compile ug pagpadagan sa usa ka demonstration test sa hardware exampsa disenyo, sunda kini nga mga lakang:

1. Siguroha ang hardware exampAng paghimo sa disenyo kompleto na.
2. Ilunsad ang Intel Quartus Prime software ug ablihi ang .qpf file: /quartus/a10_hdmi2_demo.qpf
3. I-klik ang Processing ➤ Sugdi ang Compilation.
4. Human sa malampuson nga paghugpong, usa ka .sof file gihimo sa quartus / output_files direktoryo.
5. Ikonektar ang Bitec HDMI 2.0 FMC Daughter Card Rev 11 sa on-board FMC port B (J2).
6. Ikonektar ang TX (P1) sa Bitec FMC nga anak nga kard sa usa ka eksternal nga tinubdan sa video.
7. Ikonektar ang RX (P2) sa Bitec FMC nga anak nga kard sa usa ka eksternal nga lababo sa video o video analyzer.
8. Siguroha nga ang tanang switch sa development board anaa sa default nga posisyon.
9. I-configure ang pinili nga Intel Arria 10 device sa development board gamit ang namugna nga .sof file (Mga Himan ➤ Programmer).
10. Kinahanglang ipakita sa analisador ang video nga namugna gikan sa tinubdan. Pag-compile ug Pagsulay sa Disenyo

May Kalabutan nga Impormasyon
Giya sa Gumagamit sa Intel Arria 10 FPGA Development Kit

HDMI PHY Intel FPGA IP Design ExampMga Parameter

Talaan 1. HDMI PHY Intel FPGA IP Design ExampMga Parameter alang sa Intel Arria 10
Mga gamit

Kini nga mga kapilian magamit alang sa Intel Arria 10 nga mga aparato lamang.

Parameter	Bili	Deskripsyon
Anaa nga Disenyo Example
Pilia ang Disenyo	Arria 10 HDMI RX-TX Retransmit	Pilia ang disenyo example nga mamugna.

Disenyo Example Files
Simulation	Sa, sa	I-on kini nga opsyon aron makamugna ang gikinahanglan files alang sa simulation testbench.
Synthesis	Sa, sa	I-on kini nga opsyon aron makamugna ang gikinahanglan files alang sa Intel Quartus Prime compilation ug hardware demonstration.

Nahimo nga HDL Format
Makamugna File Porma	Verilog, VHDL	Pilia ang imong gusto nga HDL format para sa namugna nga disenyo example filegitakda. Mubo nga sulat: Kini nga opsyon nagtino lamang sa format alang sa namugna nga top level IP files. Ang tanan nga uban pa files (pananglitan, example testbenches ug top level files para sa hardware demonstration) naa sa Verilog HDL format.

Target Development Kit
Pilia ang Lupon	Walay Development Kit,	Pilia ang board alang sa gipunting nga disenyo example.
	Arria 10 GX FPGA Development Kit, Custom Development Kit	Walay Development Kit: Kini nga opsyon wala maglakip sa tanang aspeto sa hardware alang sa disenyo example. Ang IP core nagtakda sa tanang mga assignment sa pin ngadto sa virtual nga mga pin. Arria 10 GX FPGA Development Kit: Kini nga opsyon awtomatik nga mopili sa target device sa proyekto nga mohaum sa device niini nga development kit. Mahimo nimong usbon ang target device gamit ang Usba ang Target nga Device parameter kung ang imong rebisyon sa board adunay lahi nga variant sa aparato. Ang IP core nagtakda sa tanang mga assignment sa pin sumala sa development kit.
		Custom Development Kit: Kini nga opsyon nagtugot sa disenyo examparon sulayan sa usa ka ikatulong partido nga development kit nga adunay Intel FPGA. Tingali kinahanglan nimo nga itakda ang mga buluhaton sa pin sa imong kaugalingon.

Target nga Device
Usba ang Target nga Device	Sa, sa	I-on kini nga opsyon ug pilia ang gusto nga variant sa device alang sa development kit.

HDMI 2.0 PHY Disenyo Example

Ang HDMI PHY Intel FPGA IP design exampGipakita ni le ang usa ka HDMI instance parallel loopback nga naglangkob sa tulo ka RX channels ug upat ka TX channels, nga naglihok sa data rate hangtod sa 6 Gbps.

Ang namugna nga HDMI PHY Intel FPGA IP design example parehas sa design example namugna sa HDMI Intel FPGA IP core. Apan, kini nga disenyo exampGigamit ang bag-ong TX PHY, RX PHY, ug PHY arbiter imbes nga custom RTL sa HDMI Intel FPGA IP core design example.

Hulagway 3. HDMI 2.0 PHY Disenyo Example

Module	Deskripsyon
RX PHY	Gibawi sa RX PHY ang serial HDMI data ug ipadala kini sa HDMI RX core sa parallel format sa nabawi nga mga domain sa orasan (rx_clk [2:0]). Ang datos gi-decode sa video

Module	Deskripsyon
	data nga ma-output pinaagi sa AXI4-stream video. Ang RX PHY nagpadala usab ug vid_clk ug ls_clk signal sa HDMI RX core pinaagi sa PHY interface.
HDMI TX Core	Ang HDMI TX core nakadawat sa AXI4-stream video data ug gi-encode kini sa HDMI format parallel data. Ang HDMI TX core nagpadala niini nga datos ngadto sa TX PHY.
HDMI RX Core	Ang IP nakadawat sa serial data gikan sa RX PHY ug naghimo sa data alignment, channel deskew, TMDS decoding, auxiliary data decoding, video data decoding, audio data decoding, ug descrambling.
TX PHY	Nakadawat ug nag-serialize sa parallel data gikan sa HDMI TX core ug nagpagawas sa HDMI TMDS streams. Ang TX PHY naghimo og tx_clk alang sa HDMI TX core. Ang TX PHY nagmugna usab og vid_clk ug ls_clk ug nagpadala niini nga mga signal sa HDMI TX core pinaagi sa PHY interface.
IOPLL	Naghimo og 300 MHz AXI serial stream clock alang sa AXI4-stream interface.
I2C Magtutudlo	Aron ma-configure ang lainlaing mga sangkap sa PCB.

Mga Kinahanglanon sa Hardware ug Software

Gigamit sa Intel ang mosunod nga hardware ug software aron sulayan ang disenyo example.

Hardware

• Intel Arria 10 GX FPGA Development Kit
• Tinubdan sa HDMI (Graphics Processor Unit (GPU)
• HDMI Sink (Monitor)
• Bitec HDMI FMC 2.0 nga anak nga kard (Rebisyon 11)
• Mga kable sa HDMI

Software

• Intel Quartus Prime Pro Edition (para sa pagsulay sa hardware)
• ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
  Riviera-PRO*, VCS* (Verilog HDL lang)/VCS MX, o Xcelium* Parallel simulator

Istruktura sa Direktoryo

Ang mga direktoryo naglangkob sa namugna file alang sa HDMI Intel FPGA IP design example.

Figure 4. Direktoryo Structure alang sa Design Example

Pag-usab sa Sequence Flow

Figure 5. Multi-rate Reconfiguration Sequence Flow 

Ang numero nag-ilustrar sa multi-rate reconfiguration sequence flow sa controller kung kini makadawat sa input data stream ug reference clock frequency, o kung ang transceiver ma-unlock.

Mga Signal sa Interface

Ang mga lamesa naglista sa mga signal alang sa HDMI PHY Intel FPGA IP design example.

Talaan 3. Top-Level Signals

Signal	Direksyon	Lapad	Deskripsyon
On-board nga Oscillator Signal
clk_fpga_b3_p	Input	1	100 MHz free running clock alang sa core reference clock
refclk_fmcb_p	Input	1	Fixed rate reference clock para sa power-up calibration sa transceiver. Kini mao ang 625 MHz sa default apan mahimo sa bisan unsa nga frequency

User Push Buttons ug LEDs
cpu_resetn	Input	1	Pag-reset sa tibuok kalibutan
user_led_g	Output	2	Green nga LED display

HDMI FMC Daughter Card Pins sa FMC Port B
fmcb_gbtclk_m2c_p_0	Input	1	HDMI RX TMDS nga orasan
fmcb_dp_m2c_p	Input	3	HDMI RX pula, berde, ug asul nga mga channel sa datos • Bitec nga anak nga babaye nga kard rebisyon 11 — [0]: RX TMDS Channel 1 (Berde) — [1]: RX TMDS Channel 2 (Pula) — [2]: RX TMDS Channel 0 (Asul)
fmcb_dp_c2m_p	Output	4	HDMI TX nga orasan, pula, berde, ug asul nga mga channel sa datos • Bitec nga anak nga babaye nga kard rebisyon 11 — [0]: TX TMDS Channel 2 (Pula) — [1]: TX TMDS Channel 1 (Berde) — [2]: TX TMDS Channel 0 (Asul) — [3]: TX TMDS Clock Channel
fmcb_la_rx_p_9	Input	1	HDMI RX + 5V power detect
fmcb_la_rx_p_8	Input	1	HDMI RX init nga plug detect
fmcb_la_rx_n_8	Input	1	HDMI RX I2C SDA alang sa DDC ug SCDC
fmcb_la_tx_p_10	Input	1	HDMI RX I2C SCL alang sa DDC ug SCDC
fmcb_la_tx_p_12	Input	1	HDMI TX init nga plug detect
fmcb_la_tx_n_12	Input	1	HDMI I2C SDA alang sa DDC ug SCDC
fmcb_la_rx_p_10	Input	1	HDMI I2C SCL alang sa DDC ug SCDC
fmcb_la_tx_p_11	Input	1	HDMI I2C SDA alang sa pagkontrol sa redriver
fmcb_la_rx_n_9	Input	1	HDMI I2C SCL alang sa pagkontrol sa redriver

Skema sa Pag-orasan

Ang mosunod mao ang clocking scheme sa HDMI PHY Intel FPGA IP design example:

• Ang clk_fpga_b3_p kay 100 MHz fixed rate clock para sa pagpadagan sa NIOS processor ug control functions. Kung husto ang gihatag nga frequency, ang user_led_g[1] mag-toggle sa matag segundo.
• Ang refclk_fmcb_p usa ka fixed rate reference clock alang sa power-up calibration sa mga transceiver. Kini mao ang 625 MHz sa default apan mahimo sa bisan unsa nga frequency.
• Ang fmcb_gbtclk_m2c_p_0 mao ang orasan sa TMDS alang sa HDMI RX. Kini nga orasan gigamit usab sa pagmaneho sa HDMI TX transceiver. Kung ang gihatag nga frequency 148.5 MHz, ang user_led_g[0] mag-toggle sa matag segundo.

Pag-setup sa Hardware

Ang HDMI PHY Intel FPGA IP design exampAng HDMI 2.0b nga makahimo ug naghimo sa usa ka loop-through nga demonstrasyon alang sa usa ka standard HDMI video stream.

Sa pagpadagan sa hardware test, ikonektar ang usa ka HDMI-enabled device sama sa usa ka graphics card nga adunay HDMI interface ngadto sa HDMI RX connector sa Bitec HDMI 2.0 daughter card, nga nag-ruta sa data ngadto sa transceiver RX block ug HDMI RX.

1. Ang HDMI lababo nag-decode sa pantalan ngadto sa usa ka standard nga video stream ug ipadala kini ngadto sa clock recovery core.
2. Ang HDMI RX core nag-decode sa video, auxiliary, ug audio data nga i-loop balik pinaagi sa AXI4-stream interface ngadto sa HDMI TX core.
3. Ang HDMI source port sa FMC nga anak nga kard nagpasa sa imahe sa usa ka monitor.
4. Pindota ang cpu_resetn nga buton sa makausa aron mahimo ang pag-reset sa sistema.
   Mubo nga sulat: Kung gusto nimo mogamit ug laing Intel FPGA development board, kinahanglan nimong usbon ang mga assignment sa device ug ang mga assignment sa pin. Ang transceiver analog setting gisulayan alang sa Intel Arria 10 FPGA development kit ug Bitec HDMI 2.0 nga anak nga kard. Mahimo nimong usbon ang mga setting alang sa imong kaugalingon nga board.

Kasaysayan sa Pagbag-o sa Dokumento alang sa HDMI PHY Intel
FPGA IP Design Example Giya sa Gumagamit

Bersyon sa Dokumento	Intel Quartus Prime nga Bersyon	Bersyon sa IP	Mga kausaban
2022.07.20	22.2	1.0.0	Inisyal nga pagpagawas.

Mga Dokumento / Mga Kapanguhaan

intel HDMI PHY FPGA IP Design Example [pdf] Giya sa Gumagamit HDMI PHY FPGA IP Design Example, HDMI PHY, FPGA IP Design Example, HDMI PHY IP Design Example, FPGA IP Design Example, IP Design Exampug, 732781

Mga pakisayran

• Manwal sa Gumagamit