intel HDMI PHY FPGA IP නිර්මාණය Example පරිශීලක මාර්ගෝපදේශය

HDMI PHY නිර්මාණ Example Intel® Arria® 10 උපාංග සඳහා ඉක්මන් ආරම්භක මාර්ගෝපදේශය

HDMI PHY Intel® FPGA IP නිර්මාණය exampIntel Arria® 10 උපාංග සඳහා le හි HDMI 2.0 RX-TX නැවත සම්ප්‍රේෂණ සැලසුමක් අන්තර්ගත වන අතර එය සම්පාදනය සහ දෘඪාංග පරීක්ෂණ සඳහා සහය වේ.
ඔබ නිර්මාණයක් උත්පාදනය කරන විට හිටපුample, පරාමිති සංස්කාරකය ස්වයංක්‍රීයව නිර්මාණය කරයි fileදෘඩාංග තුළ නිර්මාණය අනුකරණය කිරීමට, සම්පාදනය කිරීමට සහ පරීක්ෂා කිරීමට අවශ්‍ය වේ.

රූපය 1. සංවර්ධන පියවර

අදාළ තොරතුරු
HDMI PHY Intel FPGA IP පරිශීලක මාර්ගෝපදේශය

නිර්මාණය උත්පාදනය කිරීම

නිර්මාණය උත්පාදනය කිරීමට Intel Quartus® Prime මෘදුකාංගයේ HDMI PHY Intel FPGA IP පරාමිති සංස්කාරකය භාවිතා කරන්න.amples.

රූපය 2. සැලසුම් ප්රවාහය උත්පාදනය කිරීම

1. Intel Arria 10 උපාංග පවුල ඉලක්ක කර ගනිමින් ව්‍යාපෘතියක් සාදා අවශ්‍ය උපාංගය තෝරන්න.
2. IP නාමාවලිය තුළ, අතුරුමුහුණත් ප්‍රොටෝකෝල ➤ ශ්‍රව්‍ය සහ වීඩියෝ ➤ HDMI TX PHY Intel FPGA IP (හෝ HDMI RX PHY Intel FPGA IP) ස්ථානගත කර ද්වි-ක්ලික් කරන්න. නව IP ප්‍රභේදය හෝ නව IP විචල්‍ය කවුළුව දිස්වේ.
3. ඔබගේ අභිරුචි IP විචලනය සඳහා ඉහළ මට්ටමේ නමක් සඳහන් කරන්න. පරාමිති සංස්කාරකය IP විචල්‍ය සැකසුම් a හි සුරකියි file .ip හෝ .qsys ලෙස නම් කර ඇත.
4. හරි ක්ලික් කරන්න. පරාමිති සංස්කාරකය දිස්වේ.
   ඉන්ටෙල් සංස්ථාව. සියලු හිමිකම් ඇවිරිණි. Intel, Intel ලාංඡනය සහ අනෙකුත් Intel සලකුණු Intel හි වෙළඳ ලකුණු වේ
   සංස්ථාව හෝ එහි අනුබද්ධිත ආයතන. Intel හි FPGA සහ අර්ධ සන්නායක නිෂ්පාදනවල කාර්ය සාධනය වර්තමාන පිරිවිතරයන්ට අනුව Intel හි සම්මත වගකීම් සහතිකයට අනුකූලව සහතික කරයි, නමුත් දැනුම්දීමකින් තොරව ඕනෑම වේලාවක ඕනෑම නිෂ්පාදනයක් සහ සේවාවක් වෙනස් කිරීමට අයිතිය රඳවා තබා ගනී. Intel විසින් ලිඛිතව ලිඛිතව එකඟ වී ඇති පරිදි හැර මෙහි විස්තර කර ඇති ඕනෑම තොරතුරක්, නිෂ්පාදනයක් හෝ සේවාවක් යෙදුමෙන් හෝ භාවිතා කිරීමෙන් පැන නගින කිසිදු වගකීමක් හෝ වගකීමක් Intel භාර නොගනී. Intel පාරිභෝගිකයින්ට ඕනෑම ප්‍රකාශිත තොරතුරු මත විශ්වාසය තැබීමට පෙර සහ නිෂ්පාදන හෝ සේවා සඳහා ඇණවුම් කිරීමට පෙර උපාංග පිරිවිතරවල නවතම අනුවාදය ලබා ගැනීමට උපදෙස් දෙනු ලැබේ.
   වෙනත් නම් සහ වෙළඳ නාම වෙනත් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.
5. නිර්මාණ Example tab, Arria 10 HDMI RX-TX Retransmit තෝරන්න.
6. පරීක්ෂණ බංකුව උත්පාදනය කිරීමට සමාකරණය තෝරන්න, සහ දෘඪාංග නිර්මාණය උත්පාදනය කිරීමට සංශ්ලේෂණය තෝරන්නample.
   නිර්මාණ ex උත්පාදනය කිරීමට ඔබ අවම වශයෙන් මෙම විකල්ප වලින් එකක්වත් තෝරාගත යුතුයample files.
   ඔබ දෙකම තෝරා ගන්නේ නම්, උත්පාදන කාලය වැඩි වේ.
7. උත්පාදනය සඳහා File ආකෘතිය, Verilog හෝ VHDL තෝරන්න.
8. ඉලක්ක සංවර්ධන කට්ටලය සඳහා, Intel Arria 10 GX FPGA Development තෝරන්න
   කට්ටලය. ඔබ සංවර්ධන කට්ටලයක් තෝරා ගන්නේ නම්, ඉලක්ක පුවරුවේ ඇති උපාංගයට ගැලපෙන පරිදි ඉලක්ක උපාංගය වෙනස් වේ. Intel Arria 10 GX FPGA සංවර්ධන කට්ටලය සඳහා, පෙරනිමි උපාංගය 10AX115S2F4I1SG වේ.
9. උත්පාදනය Ex ක්ලික් කරන්නample නිර්මාණය.

නිර්මාණය සම්පාදනය කිරීම සහ පරීක්ෂා කිරීම

දෘඪාංගයේ ආදර්ශන පරීක්ෂණයක් සම්පාදනය කිරීමට සහ ධාවනය කිරීමටample නිර්මාණය, මෙම පියවර අනුගමනය කරන්න:

1. සහතික දෘඪාංග example නිර්මාණ උත්පාදනය සම්පූර්ණයි.
2. Intel Quartus Prime මෘදුකාංගය දියත් කර විවෘත කරන්න .qpf file: /quartus/a10_hdmi2_demo.qpf
3. සැකසීම ➤ Start Compilation ක්ලික් කරන්න.
4. සාර්ථක සම්පාදනය කිරීමෙන් පසුව, a .sof file quartus/ output_ තුළ ජනනය වේfileගේ නාමාවලිය.
5. Bitec HDMI 2.0 FMC Daughter Card Rev 11 On-board FMC port B (J2) වෙත සම්බන්ධ කරන්න.
6. Bitec FMC දුව කාඩ්පතේ TX (P1) බාහිර වීඩියෝ මූලාශ්‍රයකට සම්බන්ධ කරන්න.
7. Bitec FMC දුව කාඩ්පතේ RX (P2) බාහිර වීඩියෝ සින්ක් හෝ වීඩියෝ විශ්ලේෂකය වෙත සම්බන්ධ කරන්න.
8. සංවර්ධන පුවරුවේ සියලුම ස්විචයන් පෙරනිමි ස්ථානයේ ඇති බවට සහතික වන්න.
9. තෝරාගත් Intel Arria 10 උපාංගය සංවර්ධන පුවරුවේ ජනනය කරන ලද .sof භාවිතයෙන් වින්‍යාස කරන්න file (මෙවලම් ➤ වැඩසටහන්කරු).
10. විශ්ලේෂකය මූලාශ්‍රයෙන් ජනනය කරන ලද වීඩියෝව පෙන්විය යුතුය. නිර්මාණය සම්පාදනය කිරීම සහ පරීක්ෂා කිරීම

අදාළ තොරතුරු
Intel Arria 10 FPGA සංවර්ධන කට්ටල පරිශීලක මාර්ගෝපදේශය

HDMI PHY Intel FPGA IP නිර්මාණය Example පරාමිතීන්

වගුව 1. HDMI PHY Intel FPGA IP නිර්මාණය ExampIntel Arria 10 සඳහා le පරාමිතීන්
උපාංග

මෙම විකල්ප ලබා ගත හැක්කේ Intel Arria 10 උපාංග සඳහා පමණි.

පරාමිතිය	වටිනාකම	විස්තරය
පවතින නිර්මාණ Example
මෝස්තරය තෝරන්න	Arria 10 HDMI RX-TX Retransmit	නිර්මාණය තෝරන්න exampඋත්පාදනය කිරීමට le.

නිර්මාණ Example Files
අනුකරණය	සක්‍රිය, අක්‍රිය කරන්න	අවශ්‍ය දේ උත්පාදනය කිරීමට මෙම විකල්පය ක්‍රියාත්මක කරන්න filesimulation testbench සඳහා.
සංශ්ලේෂණය	සක්‍රිය, අක්‍රිය කරන්න	අවශ්‍ය දේ උත්පාදනය කිරීමට මෙම විකල්පය ක්‍රියාත්මක කරන්න fileIntel Quartus Prime සම්පාදනය සහ දෘඪාංග නිරූපණය සඳහා s.

උත්පාදනය කරන ලද HDL ආකෘතිය
උත්පාදනය කරන්න File ආකෘතිය	වෙරිලොග්, වීඑච්ඩීඑල්	ජනනය කරන ලද නිර්මාණය සඳහා ඔබ කැමති HDL ආකෘතිය තෝරන්නample fileකට්ටලය. සටහන: මෙම විකල්පය ජනනය කරන ලද ඉහළ මට්ටමේ IP සඳහා ආකෘතිය පමණක් තීරණය කරයි files. වෙනත් සියලු files (උදා, උදාample ටෙස්ට් බංකු සහ ඉහළ මට්ටම fileදෘඪාංග නිරූපණය සඳහා s) Verilog HDL ආකෘතියෙන් ඇත.

ඉලක්ක සංවර්ධන කට්ටලය
මණ්ඩලය තෝරන්න	සංවර්ධන කට්ටලයක් නැත,	ඉලක්කගත නිර්මාණය සඳහා පුවරුව තෝරන්නample.
	Arria 10 GX FPGA සංවර්ධන කට්ටලය, අභිරුචි සංවර්ධන කට්ටලය	සංවර්ධන කට්ටලයක් නොමැත: මෙම විකල්පය හිටපු සැලසුම් සඳහා සියලුම දෘඩාංග අංගයන් බැහැර කරයිample. IP හරය සියලු පින් පැවරුම් අථත්‍ය පින් වලට සකසයි. Arria 10 GX FPGA සංවර්ධන කට්ටලය: මෙම විකල්පය ස්වයංක්‍රීයව මෙම සංවර්ධන කට්ටලයේ උපාංගයට ගැළපෙන ව්‍යාපෘතියේ ඉලක්ක උපාංගය තෝරා ගනී. ඔබට භාවිතා කර ඉලක්ක උපාංගය වෙනස් කළ හැක ඉලක්ක උපාංගය වෙනස් කරන්න ඔබගේ පුවරු සංශෝධනයට වෙනස් උපාංග ප්‍රභේදයක් තිබේ නම් පරාමිතිය. IP හරය සංවර්ධන කට්ටලයට අනුව සියලුම පින් පැවරුම් සකසයි.
		අභිරුචි සංවර්ධන කට්ටලය: මෙම විකල්පය සැලසුම් කිරීමට ඉඩ සලසයිampIntel FPGA සමඟ තෙවන පාර්ශවීය සංවර්ධන කට්ටලයක් මත පරීක්ෂා කිරීමට le. ඔබට පින් පැවරුම් ඔබ විසින්ම සැකසීමට අවශ්‍ය විය හැක.

ඉලක්ක උපාංගය
ඉලක්ක උපාංගය වෙනස් කරන්න	සක්‍රිය, අක්‍රිය කරන්න	මෙම විකල්පය ක්‍රියාත්මක කර සංවර්ධන කට්ටලය සඳහා කැමති උපාංග ප්‍රභේදය තෝරන්න.

HDMI 2.0 PHY Design Example

HDMI PHY Intel FPGA IP නිර්මාණය examp6 Gbps දක්වා දත්ත අනුපාතයකින් ක්‍රියාත්මක වන RX නාලිකා තුනක් සහ TX නාලිකා හතරකින් සමන්විත එක් HDMI අවස්ථාවක් සමාන්තර පුඩුවක් le නිරූපණය කරයි.

ජනනය කරන ලද HDMI PHY Intel FPGA IP නිර්මාණය example එක design ex එක වගේමයිampHDMI Intel FPGA IP හරය තුළ ජනනය කරන ලදී. කෙසේ වෙතත්, මෙම නිර්මාණය example විසින් HDMI Intel FPGA IP core design ex හි අභිරුචි RTL වෙනුවට නව TX PHY, RX PHY, සහ PHY බේරුම්කරු භාවිතා කරයි.ample.

රූපය 3. HDMI 2.0 PHY නිර්මාණය Example

මොඩියුලය	විස්තරය
RX PHY	RX PHY අනුක්‍රමික HDMI දත්ත ප්‍රතිසාධනය කර මෙය ප්‍රතිසාධනය කරන ලද ඔරලෝසු වසම්වල (rx_clk[2:0]) සමාන්තර ආකෘතියෙන් HDMI RX හරය වෙත යවයි. දත්ත වීඩියෝ බවට විකේතනය කර ඇත

මොඩියුලය	විස්තරය
	AXI4-stream වීඩියෝ හරහා ප්‍රතිදානය කළ යුතු දත්ත. RX PHY PHY අතුරුමුහුණත හරහා HDMI RX හරය වෙත vid_clk සහ ls_clk සංඥා ද යවයි.
HDMI TX Core	HDMI TX හරය AXI4-ප්‍රවාහ වීඩියෝ දත්ත ලබා ගන්නා අතර මෙය HDMI ආකෘතියේ සමාන්තර දත්ත බවට කේතනය කරයි. HDMI TX හරය මෙම දත්ත TX PHY වෙත යවයි.
HDMI RX Core	IP RX PHY වෙතින් අනුක්‍රමික දත්ත ලබා ගන්නා අතර දත්ත පෙළගැස්ම, නාලිකා ඩෙස්ක්ව්, ටීඑම්ඩීඑස් විකේතනය, සහායක දත්ත විකේතනය, වීඩියෝ දත්ත විකේතනය, ශ්‍රව්‍ය දත්ත විකේතනය සහ ඩෙස්ක්‍රැම්බල් කිරීම සිදු කරයි.
TX PHY	HDMI TX හරයෙන් සමාන්තර දත්ත ලබාගෙන අනුක්‍රමිකව HDMI TMDS ප්‍රවාහයන් ප්‍රතිදානය කරයි. TX PHY HDMI TX හරය සඳහා tx_clk නිෂ්පාදනය කරයි. TX PHY ද vid_clk සහ ls_clk ජනනය කරන අතර මෙම සංඥා PHY අතුරු මුහුණත හරහා HDMI TX හරය වෙත යවයි.
IOPLL	AXI300- ප්‍රවාහ අතුරුමුහුණත සඳහා 4 MHz AXI අනුක්‍රමික ප්‍රවාහ ඔරලෝසුව ජනනය කරයි.
I2C මාස්ටර්	විවිධ PCB සංරචක වින්‍යාස කිරීමට.

දෘඪාංග සහ මෘදුකාංග අවශ්‍යතා

ඉන්ටෙල් හිටපු සැලසුම් පරීක්ෂා කිරීමට පහත දෘඪාංග සහ මෘදුකාංග භාවිතා කරයිample.

දෘඪාංග

• Intel Arria 10 GX FPGA සංවර්ධන කට්ටලය
• HDMI මූලාශ්‍රය (ග්‍රැෆික් ප්‍රොසෙසර් ඒකකය (GPU)
• HDMI සින්ක් (මොනිටරය)
• Bitec HDMI FMC 2.0 දියණිය කාඩ්පත (සංශෝධනය 11)
• HDMI කේබල්

මෘදුකාංග

• Intel Quartus Prime Pro සංස්කරණය (දෘඪාංග පරීක්ෂණ සඳහා)
• ModelSim* - Intel FPGA සංස්කරණය, ModelSim - Intel FPGA ආරම්භක සංස්කරණය, NCSim,
  Riviera-PRO*, VCS* (Verilog HDL පමණි)/VCS MX, හෝ Xcelium* සමාන්තර සිමියුලේටරය

නාමාවලි ව්යුහය

නාමාවලි ජනනය කරන ලද ඒවා අඩංගු වේ file HDMI Intel FPGA IP නිර්මාණය සඳහා example.

රූපය 4. නිර්මාණ සඳහා නාමාවලි ව්‍යුහය Example

නැවත සකස් කිරීමේ අනුපිළිවෙල ප්රවාහය

රූපය 5. බහු අනුපාත නැවත සකස් කිරීමේ අනුපිළිවෙල ප්රවාහය 

ආදාන දත්ත ප්‍රවාහය සහ සමුද්දේශ ඔරලෝසු සංඛ්‍යාතය ලැබෙන විට, හෝ සම්ප්‍රේෂකය අගුළු හරින විට පාලකයේ බහු-අනුපාත ප්‍රතිමානකරණ අනුපිළිවෙල ප්‍රවාහය රූපයෙන් දැක්වේ.

අතුරුමුහුණත් සංඥා

වගු HDMI PHY Intel FPGA IP නිර්මාණය සඳහා සංඥා ලැයිස්තුගත කරයි example.

වගුව 3. ඉහළ මට්ටමේ සංඥා

සංඥාව	දිශාව	පළල	විස්තරය
On-board Oscillator Signal
clk_fpga_b3_p	ආදානය	1	මූලික යොමු ඔරලෝසුව සඳහා 100 MHz නොමිලේ ධාවන ඔරලෝසුව
refclk_fmcb_p	ආදානය	1	සම්ප්‍රේෂකයේ බල-අප් ක්‍රමාංකනය සඳහා ස්ථාවර අනුපාත යොමු ඔරලෝසුව. එය පෙරනිමියෙන් 625 MHz නමුත් ඕනෑම සංඛ්‍යාතයකින් විය හැක

පරිශීලක තල්ලු බොත්තම් සහ LED
cpu_resetn	ආදානය	1	ගෝලීය යළි පිහිටුවීම
user_led_g	ප්රතිදානය	2	හරිත LED සංදර්ශකය

HDMI FMC Daughter Card pins on FMC Port B
fmcb_gbtclk_m2c_p_0	ආදානය	1	HDMI RX TMDS ඔරලෝසුව
fmcb_dp_m2c_p	ආදානය	3	HDMI RX රතු, කොළ සහ නිල් දත්ත නාලිකා • Bitec දුව කාඩ්පත් සංශෝධනය 11 — [0]: RX TMDS චැනල් 1 (කොළ) — [1]: RX TMDS චැනල් 2 (රතු) — [2]: RX TMDS නාලිකාව 0 (නිල්)
fmcb_dp_c2m_p	ප්රතිදානය	4	HDMI TX ඔරලෝසුව, රතු, කොළ සහ නිල් දත්ත නාලිකා • Bitec දුව කාඩ්පත් සංශෝධනය 11 — [0]: TX TMDS චැනල් 2 (රතු) — [1]: TX TMDS චැනල් 1 (කොළ) — [2]: TX TMDS Channel 0 (නිල්) — [3]: TX TMDS ඔරලෝසු නාලිකාව
fmcb_la_rx_p_9	ආදානය	1	HDMI RX +5V බල හඳුනාගැනීම
fmcb_la_rx_p_8	ආදානය	1	HDMI RX උණුසුම් ප්ලග් හඳුනාගැනීම
fmcb_la_rx_n_8	ආදානය	1	DDC සහ SCDC සඳහා HDMI RX I2C SDA
fmcb_la_tx_p_10	ආදානය	1	DDC සහ SCDC සඳහා HDMI RX I2C SCL
fmcb_la_tx_p_12	ආදානය	1	HDMI TX උණුසුම් ප්ලග් හඳුනාගැනීම
fmcb_la_tx_n_12	ආදානය	1	DDC සහ SCDC සඳහා HDMI I2C SDA
fmcb_la_rx_p_10	ආදානය	1	DDC සහ SCDC සඳහා HDMI I2C SCL
fmcb_la_tx_p_11	ආදානය	1	රීඩ්‍රයිවර් පාලනය සඳහා HDMI I2C SDA
fmcb_la_rx_n_9	ආදානය	1	රීඩ්‍රයිවර් පාලනය සඳහා HDMI I2C SCL

ඔරලෝසු යෝජනා ක්රමය

පහත දැක්වෙන්නේ HDMI PHY Intel FPGA IP නිර්මාණ ex හි ඔරලෝසු ක්‍රමයයිampලෙ:

• clk_fpga_b3_p යනු NIOS ප්‍රොසෙසරය සහ පාලන ක්‍රියාකාරකම් ක්‍රියාත්මක කිරීම සඳහා 100 MHz ස්ථාවර අනුපාත ඔරලෝසුවකි. සපයන ලද සංඛ්‍යාතය නිවැරදි නම්, user_led_g[1] සෑම තත්පරයක් සඳහාම ටොගල් වේ.
• refclk_fmcb_p යනු සම්ප්‍රේෂකවල බල-අප් ක්‍රමාංකනය සඳහා ස්ථාවර අනුපාත යොමු ඔරලෝසුවකි. එය පෙරනිමියෙන් 625 MHz නමුත් ඕනෑම සංඛ්‍යාතයකින් විය හැක.
• fmcb_gbtclk_m2c_p_0 යනු HDMI RX සඳහා TMDS ඔරලෝසුවයි. මෙම ඔරලෝසුව HDMI TX සම්ප්‍රේෂක ධාවනය කිරීමටද භාවිතා කරයි. සපයන ලද සංඛ්‍යාතය 148.5 MHz නම්, user_led_g[0] සෑම තත්පරයක් සඳහාම ටොගල් වේ.

දෘඪාංග සැකසුම

HDMI PHY Intel FPGA IP නිර්මාණය example HDMI 2.0b හැකියාව ඇති අතර සම්මත HDMI වීඩියෝ ප්‍රවාහයක් සඳහා ලූප්-හරහා නිරූපණයක් සිදු කරයි.

දෘඪාංග පරීක්ෂණය ක්‍රියාත්මක කිරීම සඳහා, HDMI අතුරුමුහුණත සහිත චිත්‍රක කාඩ්පතක් වැනි HDMI-සක්‍රීය උපාංගයක් Bitec HDMI 2.0 දියණිය කාඩ්පතේ HDMI RX සම්බන්ධකය වෙත සම්බන්ධ කරන්න, එමඟින් දත්ත සම්ප්‍රේෂක RX බ්ලොක් සහ HDMI RX වෙත යොමු කරන්න.

1. HDMI සින්ක් වරාය සම්මත වීඩියෝ ප්‍රවාහයකට විකේතනය කර ඔරලෝසු ප්‍රතිසාධන හරය වෙත යවයි.
2. HDMI RX හරය AXI4-stream අතුරුමුහුණත හරහා HDMI TX හරය වෙත ආපසු ලූප් කිරීමට වීඩියෝ, සහායක සහ ශ්‍රව්‍ය දත්ත විකේතනය කරයි.
3. FMC දියණිය කාඩ්පතේ HDMI මූලාශ්‍ර තොට රූපය මොනිටරයකට සම්ප්‍රේෂණය කරයි.
4. පද්ධති යළි පිහිටුවීම සිදු කිරීමට cpu_resetn බොත්තම වරක් ඔබන්න.
   සටහන: ඔබට වෙනත් Intel FPGA සංවර්ධන පුවරුවක් භාවිතා කිරීමට අවශ්‍ය නම්, ඔබ උපාංග පැවරුම් සහ පින් පැවරුම් වෙනස් කළ යුතුය. ට්‍රාන්ස්සීවර් ඇනලොග් සැකසුම Intel Arria 10 FPGA සංවර්ධන කට්ටලය සහ Bitec HDMI 2.0 දියණිය කාඩ්පත සඳහා පරීක්‍ෂා කෙරේ. ඔබට ඔබේම පුවරුව සඳහා සැකසුම් වෙනස් කළ හැකිය.

HDMI PHY Intel සඳහා ලේඛන සංශෝධන ඉතිහාසය
FPGA IP නිර්මාණය Example පරිශීලක මාර්ගෝපදේශය

ලේඛන අනුවාදය	Intel Quartus Prime අනුවාදය	IP අනුවාදය	වෙනස්කම්
2022.07.20	22.2	1.0.0	මුල් නිකුතුව.

ලේඛන / සම්පත්

intel HDMI PHY FPGA IP නිර්මාණය Example [pdf] පරිශීලක මාර්ගෝපදේශය HDMI PHY FPGA IP නිර්මාණය Example, HDMI PHY, FPGA IP Design Example, HDMI PHY IP නිර්මාණය Example, FPGA IP නිර්මාණය Example, IP Design Exampලේ, 732781

යොමු කිරීම්

• පරිශීලක අත්පොත