Intel HDMI PHY FPGA IP Design Exampសៀវភៅណែនាំអ្នកប្រើប្រាស់

ការរចនា HDMI PHY Intel® FPGA IP ឧample សម្រាប់ឧបករណ៍ Intel Arria® 10 បំពាក់នូវការរចនាបញ្ជូនបន្ត HDMI 2.0 RX-TX ដែលគាំទ្រការចងក្រង និងការធ្វើតេស្តផ្នែករឹង។
នៅពេលអ្នកបង្កើតការរចនា exampដូច្នេះ កម្មវិធីនិពន្ធប៉ារ៉ាម៉ែត្របង្កើតដោយស្វ័យប្រវត្តិ fileចាំបាច់ដើម្បីក្លែងធ្វើ ចងក្រង និងសាកល្បងការរចនានៅក្នុងផ្នែករឹង។

រូបភាពទី 1. ជំហានអភិវឌ្ឍន៍

ព័ត៌មានពាក់ព័ន្ធ
មគ្គុទ្ទេសក៍អ្នកប្រើ HDMI PHY Intel FPGA IP

ការបង្កើតការរចនា

ប្រើកម្មវិធីកែសម្រួលប៉ារ៉ាម៉ែត្រ IP របស់ HDMI PHY Intel FPGA នៅក្នុងកម្មវិធី Intel Quartus® Prime ដើម្បីបង្កើតការរចនា examples ។

រូបភាពទី 2. ការបង្កើតលំហូរនៃការរចនា

បង្កើតគម្រោងផ្តោតលើគ្រួសារឧបករណ៍ Intel Arria 10 ហើយជ្រើសរើសឧបករណ៍ដែលចង់បាន។

នៅក្នុងកាតាឡុក IP កំណត់ទីតាំង ហើយចុចពីរដងលើ Interface Protocols ➤ Audio & Video ➤ HDMI TX PHY Intel FPGA IP (ឬ HDMI RX PHY Intel FPGA IP)។ បង្អួចបំរែបំរួល IP ថ្មី ឬ New IP Variant លេចឡើង។
បញ្ជាក់ឈ្មោះកម្រិតកំពូលសម្រាប់បំរែបំរួល IP ផ្ទាល់ខ្លួនរបស់អ្នក។ កម្មវិធីកែសម្រួលប៉ារ៉ាម៉ែត្ររក្សាទុកការកំណត់បំរែបំរួល IP នៅក្នុង a file មានឈ្មោះ .ip ឬ .qsys ។

ចុចយល់ព្រម។ កម្មវិធីកែសម្រួលប៉ារ៉ាម៉ែត្រលេចឡើង។
សាជីវកម្ម Intel ។ រក្សារសិទ្ធគ្រប់យ៉ាង។ Intel, និមិត្តសញ្ញា Intel និងសញ្ញា Intel ផ្សេងទៀតគឺជាពាណិជ្ជសញ្ញារបស់ Intel
សាជីវកម្ម ឬក្រុមហ៊ុនបុត្រសម្ព័ន្ធរបស់ខ្លួន។ Intel ធានាការអនុវត្តផលិតផល FPGA និង semiconductor របស់ខ្លួនទៅនឹងលក្ខណៈបច្ចេកទេសបច្ចុប្បន្នស្របតាមការធានាស្តង់ដាររបស់ Intel ប៉ុន្តែរក្សាសិទ្ធិក្នុងការផ្លាស់ប្តូរផលិតផល និងសេវាកម្មណាមួយនៅពេលណាមួយដោយមិនមានការជូនដំណឹងជាមុន។ Intel សន្មត់ថាគ្មានទំនួលខុសត្រូវ ឬការទទួលខុសត្រូវដែលកើតចេញពីកម្មវិធី ឬការប្រើប្រាស់ព័ត៌មាន ផលិតផល ឬសេវាកម្មណាមួយដែលបានពិពណ៌នានៅទីនេះ លើកលែងតែមានការយល់ព្រមជាលាយលក្ខណ៍អក្សរដោយ Intel ។ អតិថិជនរបស់ Intel ត្រូវបានណែនាំឱ្យទទួលបានកំណែចុងក្រោយបំផុតនៃលក្ខណៈបច្ចេកទេសឧបករណ៍ មុនពេលពឹងផ្អែកលើព័ត៌មានដែលបានបោះពុម្ពផ្សាយណាមួយ និងមុនពេលធ្វើការបញ្ជាទិញផលិតផល ឬសេវាកម្ម។
ឈ្មោះ និងម៉ាកផ្សេងទៀតអាចត្រូវបានអះអាងថាជាកម្មសិទ្ធិរបស់អ្នកដទៃ។
នៅលើ Design Exampនៅលើផ្ទាំង សូមជ្រើសរើស Arria 10 HDMI RX-TX Retransmit ។

ជ្រើសរើស Simulation ដើម្បីបង្កើត testbench ហើយជ្រើសរើស Synthesis ដើម្បីបង្កើត hardware design exampលេ
អ្នកត្រូវតែជ្រើសរើសយ៉ាងហោចណាស់ជម្រើសមួយក្នុងចំណោមជម្រើសទាំងនេះដើម្បីបង្កើត ex designample files.
ប្រសិនបើអ្នកជ្រើសរើសទាំងពីរ នោះពេលវេលានៃការបង្កើតគឺវែងជាង។
សម្រាប់បង្កើត File ធ្វើទ្រង់ទ្រាយ ជ្រើសរើស Verilog ឬ VHDL ។

សម្រាប់កញ្ចប់អភិវឌ្ឍន៍គោលដៅ សូមជ្រើសរើស Intel Arria 10 GX FPGA Development
ឧបករណ៍។ ប្រសិនបើអ្នកជ្រើសរើសឧបករណ៍អភិវឌ្ឍន៍ នោះឧបករណ៍គោលដៅនឹងផ្លាស់ប្តូរដើម្បីផ្គូផ្គងឧបករណ៍នៅលើក្តារគោលដៅ។ សម្រាប់ Intel Arria 10 GX FPGA Development Kit ឧបករណ៍លំនាំដើមគឺ 10AX115S2F4I1SG ។
ចុចបង្កើត Exampឡេ រចនា។

ការចងក្រងនិងសាកល្បងការរចនា

ដើម្បីចងក្រង និងដំណើរការការសាកល្បងបង្ហាញនៅលើ hardware exampរចនា ធ្វើតាមជំហានទាំងនេះ៖

ត្រូវប្រាកដថាផ្នែករឹង ឧampជំនាន់រចនាបានបញ្ចប់ហើយ។

បើកដំណើរការកម្មវិធី Intel Quartus Prime ហើយបើកកម្មវិធី .qpf file: /quartus/a10_hdmi2_demo.qpf
ចុចដំណើរការ ➤ ចាប់ផ្តើមការចងក្រង។

បន្ទាប់ពីការចងក្រងដោយជោគជ័យ a .sof file ត្រូវបានបង្កើតនៅក្នុង quartus/output_files ថត។
ភ្ជាប់ Bitec HDMI 2.0 FMC Daughter Card Rev 11 ទៅច្រក FMC B (J2) នៅលើយន្តហោះ។

ភ្ជាប់ TX (P1) នៃកាតកូនស្រី Bitec FMC ទៅប្រភពវីដេអូខាងក្រៅ។
ភ្ជាប់ RX (P2) នៃកាតកូនស្រី Bitec FMC ទៅឧបករណ៍លិចវីដេអូខាងក្រៅ ឬឧបករណ៍វិភាគវីដេអូ។

ត្រូវប្រាកដថាកុងតាក់ទាំងអស់នៅលើបន្ទះអភិវឌ្ឍន៍គឺស្ថិតនៅក្នុងទីតាំងលំនាំដើម។
កំណត់រចនាសម្ព័ន្ធឧបករណ៍ Intel Arria 10 ដែលបានជ្រើសរើសនៅលើបន្ទះអភិវឌ្ឍន៍ដោយប្រើ .sof file (ឧបករណ៍ ➤ អ្នកសរសេរកម្មវិធី) ។

ឧបករណ៍វិភាគគួរតែបង្ហាញវីដេអូដែលបានបង្កើតពីប្រភព។ ការចងក្រងនិងសាកល្បងការរចនា

ព័ត៌មានពាក់ព័ន្ធ
ការណែនាំអ្នកប្រើប្រាស់ Intel Arria 10 FPGA Development Kit

HDMI PHY Intel FPGA IP Design Example ប៉ារ៉ាម៉ែត្រ

តារាង 1. HDMI PHY Intel FPGA IP Design Example ប៉ារ៉ាម៉ែត្រសម្រាប់ Intel Arria 10
ឧបករណ៍

ជម្រើសទាំងនេះមានសម្រាប់តែឧបករណ៍ Intel Arria 10 ប៉ុណ្ណោះ។

ប៉ារ៉ាម៉ែត្រ	តម្លៃ	ការពិពណ៌នា
ការរចនាដែលអាចប្រើបាន Example
ជ្រើសរើសការរចនា	Arria 10 HDMI RX-TX បញ្ជូនឡើងវិញ	ជ្រើសរើសការរចនា ឧampនឹងត្រូវបានបង្កើតឡើង។

រចនា Example Files
ការក្លែងធ្វើ	បើក, បិទ	បើកជម្រើសនេះដើម្បីបង្កើតចាំបាច់ files សម្រាប់ការធ្វើតេស្តសាកល្បង។
សំយោគ	បើក, បិទ	បើកជម្រើសនេះដើម្បីបង្កើតចាំបាច់ files សម្រាប់ការចងក្រង Intel Quartus Prime និងការបង្ហាញផ្នែករឹង។

បង្កើតទម្រង់ HDL
បង្កើត File ទម្រង់	Verilog, VHDL	ជ្រើសរើសទម្រង់ HDL ដែលអ្នកពេញចិត្តសម្រាប់ការរចនាដែលបានបង្កើតample fileកំណត់។ ចំណាំ៖ ជម្រើសនេះកំណត់តែទម្រង់សម្រាប់ IP កម្រិតកំពូលដែលបានបង្កើតប៉ុណ្ណោះ។ fileស. ផ្សេងទៀតទាំងអស់។ files (ឧample testbenches និងកម្រិតកំពូល files សម្រាប់ការបង្ហាញផ្នែករឹង) មានទម្រង់ Verilog HDL ។

កញ្ចប់អភិវឌ្ឍន៍គោលដៅ
ជ្រើសរើសក្រុមប្រឹក្សាភិបាល	គ្មានកញ្ចប់អភិវឌ្ឍន៍,	ជ្រើសរើសក្រុមប្រឹក្សាភិបាលសម្រាប់ការរចនាគោលដៅ ឧampលេ
	កញ្ចប់អភិវឌ្ឍន៍ Arria 10 GX FPGA, កញ្ចប់អភិវឌ្ឍន៍ផ្ទាល់ខ្លួន	គ្មានកញ្ចប់អភិវឌ្ឍន៍៖ ជម្រើសនេះមិនរាប់បញ្ចូលផ្នែករឹងទាំងអស់សម្រាប់ការរចនា exampលេ ស្នូល IP កំណត់ការចាត់តាំង pin ទាំងអស់ទៅម្ជុលនិម្មិត។ Arria 10 GX FPGA Development Kit៖ ជម្រើសនេះជ្រើសរើសឧបករណ៍គោលដៅរបស់គម្រោងដោយស្វ័យប្រវត្តិ ដើម្បីផ្គូផ្គងឧបករណ៍នៅលើឧបករណ៍អភិវឌ្ឍន៍នេះ។ អ្នកអាចផ្លាស់ប្តូរឧបករណ៍គោលដៅដោយប្រើ ផ្លាស់ប្តូរឧបករណ៍គោលដៅ ប៉ារ៉ាម៉ែត្រ ប្រសិនបើការកែប្រែក្តាររបស់អ្នកមានឧបករណ៍ផ្សេងគ្នា។ ស្នូល IP កំណត់ការចាត់តាំង pin ទាំងអស់ដោយយោងទៅតាមឧបករណ៍អភិវឌ្ឍន៍។
		កញ្ចប់អភិវឌ្ឍន៍ផ្ទាល់ខ្លួន៖ ជម្រើសនេះអនុញ្ញាតឱ្យការរចនា exampអាចត្រូវបានសាកល្បងលើឧបករណ៍អភិវឌ្ឍន៍ភាគីទីបីជាមួយ Intel FPGA ។ អ្នកប្រហែលជាត្រូវកំណត់ការកំណត់ម្ជុលដោយខ្លួនឯង។

ឧបករណ៍គោលដៅ
ផ្លាស់ប្តូរឧបករណ៍គោលដៅ	បើក, បិទ	បើកជម្រើសនេះ ហើយជ្រើសរើសវ៉ារ្យ៉ង់ឧបករណ៍ដែលពេញចិត្តសម្រាប់ឧបករណ៍អភិវឌ្ឍន៍។

HDMI 2.0 PHY Design Example

ការរចនា HDMI PHY Intel FPGA IP ឧample បង្ហាញមួយ HDMI instance loopback parallel រួមមាន RX channels បី និង 6 TX channels ដំណើរការក្នុងអត្រាទិន្នន័យរហូតដល់ XNUMX Gbps។

ការរចនា HDMI PHY Intel FPGA IP ដែលត្រូវបានបង្កើត ឧample គឺដូចគ្នានឹងការរចនា exampបានបង្កើតនៅក្នុង HDMI Intel FPGA IP core ។ ទោះយ៉ាងណាក៏ដោយការរចនានេះ example ប្រើ TX PHY, RX PHY, និង PHY arbiter ថ្មីជំនួសឱ្យ RTL ផ្ទាល់ខ្លួននៅក្នុង HDMI Intel FPGA IP core design exampលេ

រូបភាពទី 3. HDMI 2.0 PHY Design Example

ម៉ូឌុល	ការពិពណ៌នា
RX PHY	RX PHY សង្គ្រោះទិន្នន័យ HDMI សៀរៀល ហើយផ្ញើវាទៅស្នូល HDMI RX ក្នុងទម្រង់ប៉ារ៉ាឡែលនៅលើដែននាឡិកាដែលបានសង្គ្រោះ (rx_clk[2:0])។ ទិន្នន័យត្រូវបានឌិកូដទៅជាវីដេអូ

ម៉ូឌុល	ការពិពណ៌នា
	ទិន្នន័យដែលត្រូវបញ្ចេញតាមរយៈវីដេអូស្ទ្រីម AXI4 ។ RX PHY ក៏បញ្ជូនសញ្ញា vid_clk និង ls_clk ទៅកាន់ស្នូល HDMI RX តាមរយៈចំណុចប្រទាក់ PHY ។
ស្នូល HDMI TX	ស្នូល HDMI TX ទទួលទិន្នន័យវីដេអូស្ទ្រីម AXI4 និងអ៊ិនកូដវាទៅជាទិន្នន័យប៉ារ៉ាឡែលទ្រង់ទ្រាយ HDMI ។ ស្នូល HDMI TX បញ្ជូនទិន្នន័យនេះទៅ TX PHY ។
ស្នូល HDMI RX	IP ទទួលទិន្នន័យសៀរៀលពី RX PHY និងអនុវត្តការតម្រឹមទិន្នន័យ ឆានែល deskew ការឌិកូដ TMDS ការឌិកូដទិន្នន័យជំនួយ ការឌិកូដទិន្នន័យវីដេអូ ការឌិកូដទិន្នន័យអូឌីយ៉ូ និងការពិពណ៌នា។
TX PHY	ទទួល និងធ្វើស៊េរីទិន្នន័យប៉ារ៉ាឡែលពីស្នូល HDMI TX និងបញ្ចេញស្ទ្រីម HDMI TMDS ។ TX PHY ផលិត tx_clk សម្រាប់ស្នូល HDMI TX ។ TX PHY ក៏បង្កើត vid_clk និង ls_clk ហើយបញ្ជូនសញ្ញាទាំងនេះទៅស្នូល HDMI TX តាមរយៈចំណុចប្រទាក់ PHY ។
IOPLL	បង្កើតនាឡិកាស្ទ្រីមសៀរៀល AXI 300 MHz សម្រាប់ចំណុចប្រទាក់ស្ទ្រីម AXI4-។
អនុបណ្ឌិត I2C	ដើម្បីកំណត់រចនាសម្ព័ន្ធសមាសធាតុ PCB ផ្សេងៗ។

តម្រូវការផ្នែករឹង និងកម្មវិធី

Intel ប្រើផ្នែករឹង និងសូហ្វវែរខាងក្រោមដើម្បីសាកល្បងការរចនា exampលេ

ផ្នែករឹង

កញ្ចប់អភិវឌ្ឍន៍ Intel Arria 10 GX FPGA
ប្រភព HDMI (អង្គភាពដំណើរការក្រាហ្វិក (GPU)
រន្ធ HDMI (ម៉ូនីទ័រ)
កាតកូនស្រី Bitec HDMI FMC 2.0 (កំណែ 11)
ខ្សែ HDMI

កម្មវិធី

Intel Quartus Prime Pro Edition (សម្រាប់ការធ្វើតេស្តផ្នែករឹង)
ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
Riviera-PRO*, VCS* (Verilog HDL only)/VCS MX, ឬ Xcelium* Parallel simulator

រចនាសម្ព័ន្ធថត

ថតមានឯកសារដែលបានបង្កើត file សម្រាប់ការរចនា HDMI Intel FPGA IP ឧampលេ

រូបភាពទី 4. រចនាសម្ព័ន្ធថតសម្រាប់ការរចនា Example

លំហូរនៃការកំណត់រចនាសម្ព័ន្ធឡើងវិញ

រូបភាពទី 5. លំហូរនៃការកំណត់រចនាសម្ព័ន្ធឡើងវិញពហុអត្រា

តួលេខនេះបង្ហាញពីលំហូរនៃលំដាប់នៃការកំណត់រចនាសម្ព័ន្ធឡើងវិញពហុអត្រានៃឧបករណ៍បញ្ជា នៅពេលដែលវាទទួលបានចរន្តទិន្នន័យបញ្ចូល និងប្រេកង់នាឡិកាយោង ឬនៅពេលដែលឧបករណ៍បញ្ជូនត្រូវបានដោះសោ។

សញ្ញាចំណុចប្រទាក់

តារាងរាយសញ្ញាសម្រាប់ HDMI PHY Intel FPGA IP design exampលេ

តារាងទី 3. សញ្ញាកម្រិតកំពូល

សញ្ញា	ទិសដៅ	ទទឹង	ការពិពណ៌នា
សញ្ញា Oscillator នៅលើយន្តហោះ
clk_fpga_b3_p	បញ្ចូល	1	នាឡិកាដំណើរការឥតគិតថ្លៃ 100 MHz សម្រាប់នាឡិកាយោងស្នូល
refclk_fmcb_p	បញ្ចូល	1	នាឡិកាយោងអត្រាថេរសម្រាប់ការក្រិតតាមខ្នាតថាមពលនៃឧបករណ៍បញ្ជូន។ វាគឺ 625 MHz តាមលំនាំដើម ប៉ុន្តែអាចមានប្រេកង់ណាមួយ។

ប៊ូតុងរុញអ្នកប្រើ និង LEDs
cpu_resetn	បញ្ចូល	1	កំណត់ឡើងវិញជាសកល
user_led_g	ទិន្នផល	2	អេក្រង់ LED ពណ៌បៃតង

HDMI FMC Daughter Card Pins នៅលើ FMC Port B
fmcb_gbtclk_m2c_p_0	បញ្ចូល	1	នាឡិកា HDMI RX TMDS
fmcb_dp_m2c_p	បញ្ចូល	3	ឆានែលទិន្នន័យ HDMI RX ក្រហម បៃតង និងខៀវ • ការកែប្រែកាតកូនស្រី Bitec ១១ — [0]៖ RX TMDS Channel 1 (បៃតង) — [1]: RX TMDS Channel 2 (ក្រហម) — [2]: RX TMDS Channel 0 (ខៀវ)
fmcb_dp_c2m_p	ទិន្នផល	4	ប៉ុស្តិ៍ទិន្នន័យ HDMI TX ពណ៌ក្រហម បៃតង និងខៀវ • ការកែប្រែកាតកូនស្រី Bitec ១១ — [0]៖ TX TMDS Channel 2 (ក្រហម) — [1]: TX TMDS Channel 1 (បៃតង) — [2]: TX TMDS Channel 0 (ខៀវ) — [3]: TX TMDS Clock Channel
fmcb_la_rx_p_9	បញ្ចូល	1	រកឃើញថាមពល HDMI RX +5V
fmcb_la_rx_p_8	បញ្ចូល	1	រកឃើញរន្ធដោតក្តៅ HDMI RX
fmcb_la_rx_n_8	បញ្ចូល	1	HDMI RX I2C SDA សម្រាប់ DDC និង SCDC
fmcb_la_tx_p_10	បញ្ចូល	1	HDMI RX I2C SCL សម្រាប់ DDC និង SCDC
fmcb_la_tx_p_12	បញ្ចូល	1	រកឃើញដោតក្តៅ HDMI TX
fmcb_la_tx_n_12	បញ្ចូល	1	HDMI I2C SDA សម្រាប់ DDC និង SCDC
fmcb_la_rx_p_10	បញ្ចូល	1	HDMI I2C SCL សម្រាប់ DDC និង SCDC
fmcb_la_tx_p_11	បញ្ចូល	1	HDMI I2C SDA សម្រាប់ការគ្រប់គ្រង redriver
fmcb_la_rx_n_9	បញ្ចូល	1	HDMI I2C SCL សម្រាប់ការគ្រប់គ្រង redriver

គ្រោងការណ៍នាឡិកា

ខាងក្រោមនេះគឺជាគ្រោងការណ៍នាឡិការបស់ HDMI PHY Intel FPGA IP design exampលេ៖

clk_fpga_b3_p គឺជានាឡិកាអត្រាថេរ 100 MHz សម្រាប់ដំណើរការប្រព័ន្ធដំណើរការ NIOS និងមុខងារបញ្ជា។ ប្រសិនបើប្រេកង់ដែលបានផ្តល់គឺត្រឹមត្រូវ user_led_g[1] បិទបើករាល់វិនាទី។

refclk_fmcb_p គឺជានាឡិកាយោងអត្រាថេរសម្រាប់ការក្រិតតាមខ្នាតថាមពលនៃឧបករណ៍បញ្ជូន។ វាគឺ 625 MHz តាមលំនាំដើម ប៉ុន្តែអាចមានប្រេកង់ណាមួយ។
fmcb_gbtclk_m2c_p_0 គឺជានាឡិកា TMDS សម្រាប់ HDMI RX ។ នាឡិកានេះក៏ត្រូវបានប្រើដើម្បីជំរុញឧបករណ៍បញ្ជូន HDMI TX ផងដែរ។ ប្រសិនបើប្រេកង់ដែលបានផ្គត់ផ្គង់គឺ 148.5 MHz នោះ user_led_g[0] បិទបើករាល់វិនាទី។

ការដំឡើងផ្នែករឹង

ការរចនា HDMI PHY Intel FPGA IP ឧample គឺជា HDMI 2.0b ដែលមានសមត្ថភាព និងអនុវត្តការបង្ហាញពីរង្វិលជុំឆ្លងកាត់សម្រាប់ស្ទ្រីមវីដេអូ HDMI ស្តង់ដារ។

ដើម្បីដំណើរការការធ្វើតេស្តផ្នែករឹង សូមភ្ជាប់ឧបករណ៍ដែលមានរន្ធ HDMI ដូចជាកាតក្រាហ្វិកដែលមានចំណុចប្រទាក់ HDMI ទៅឧបករណ៍ភ្ជាប់ HDMI RX នៅលើកាតកូនស្រី Bitec HDMI 2.0 ដែលបញ្ជូនទិន្នន័យទៅកាន់ប្លុកឧបករណ៍បញ្ជូន RX និង HDMI RX ។

រន្ធ HDMI ឌិកូដច្រកចូលទៅក្នុងស្ទ្រីមវីដេអូស្តង់ដារ ហើយបញ្ជូនវាទៅស្នូលសង្គ្រោះនាឡិកា។
ស្នូល HDMI RX ឌិកូដវីដេអូ ជំនួយ និងទិន្នន័យអូឌីយ៉ូ ដែលត្រូវបង្វិលត្រឡប់មកវិញតាមរយៈ AXI4-stream interface ទៅស្នូល HDMI TX ។

ច្រកប្រភព HDMI នៃកាតកូនស្រី FMC បញ្ជូនរូបភាពទៅម៉ូនីទ័រ។
ចុចប៊ូតុង cpu_resetn ម្តង ដើម្បីធ្វើការកំណត់ប្រព័ន្ធឡើងវិញ។
ចំណាំ៖ ប្រសិនបើអ្នកចង់ប្រើក្រុមប្រឹក្សាអភិវឌ្ឍន៍ Intel FPGA ផ្សេងទៀត អ្នកត្រូវតែផ្លាស់ប្តូរការកំណត់ឧបករណ៍ និងការកំណត់ម្ជុល។ ការកំណត់អាណាឡូកឧបករណ៍បញ្ជូនត្រូវបានសាកល្បងសម្រាប់ឧបករណ៍អភិវឌ្ឍន៍ Intel Arria 10 FPGA និងកាតកូនស្រី Bitec HDMI 2.0 ។ អ្នកអាចកែប្រែការកំណត់សម្រាប់ក្តារផ្ទាល់ខ្លួនរបស់អ្នក។

ប្រវត្តិនៃការកែប្រែឯកសារសម្រាប់ HDMI PHY Intel
FPGA IP Design Exampសៀវភៅណែនាំអ្នកប្រើប្រាស់

កំណែឯកសារ	កំណែ Intel Quartus Prime	កំណែ IP	ការផ្លាស់ប្តូរ
2022.07.20	22.2	1.0.0	ការចេញផ្សាយដំបូង។

ឯកសារ/ធនធាន

Intel HDMI PHY FPGA IP Design Example [pdf] ការណែនាំអ្នកប្រើប្រាស់
HDMI PHY FPGA IP Design Example, HDMI PHY, FPGA IP Design Example, HDMI PHY IP Design Example, FPGA IP Design Example, IP Design Exampលេ, ១៥០

ឯកសារយោង

សៀវភៅណែនាំអ្នកប្រើប្រាស់

HDMI PHY Design Exampការណែនាំអំពីការចាប់ផ្តើមរហ័សសម្រាប់ឧបករណ៍ Intel® Arria® 10