intel HDMI PHY FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန်

HDMI PHY ဒီဇိုင်း Example Intel® Arria® 10 စက်များအတွက် အမြန်စတင်လမ်းညွှန်

HDMI PHY Intel® FPGA IP ဒီဇိုင်းဟောင်းample Intel Arria® 10 စက်ပစ္စည်းများအတွက် စုစည်းမှုနှင့် ဟာ့ဒ်ဝဲစမ်းသပ်ခြင်းတို့ကို ပံ့ပိုးပေးသည့် HDMI 2.0 RX-TX ပြန်လည်ပေးပို့သည့် ဒီဇိုင်းပါရှိသည်။
ဒီဇိုင်းထုတ်တဲ့အခါ exampparameter editor သည် အလိုအလျောက် ဖန်တီးပေးပါသည်။ fileဟာ့ဒ်ဝဲတွင် ဒီဇိုင်းကို ပုံဖော်ရန်၊ စုစည်းရန်နှင့် စမ်းသပ်ရန် လိုအပ်သည်။

ပုံ ၁။ ဖွံ့ဖြိုးတိုးတက်မှု အဆင့်များ

ဆက်စပ်အချက်အလက်
HDMI PHY Intel FPGA IP အသုံးပြုသူလမ်းညွှန်

ဒီဇိုင်းဖန်တီးခြင်း။

ဒီဇိုင်းဟောင်းကိုထုတ်လုပ်ရန် Intel Quartus® Prime ဆော့ဖ်ဝဲတွင် HDMI PHY Intel FPGA IP ကန့်သတ်ချက်အယ်ဒီတာကို အသုံးပြုပါ။amples

ပုံ ၃။ Design Flow ကို ဖန်တီးခြင်း။

1. Intel Arria 10 စက်ပစ္စည်းမိသားစုကို ပစ်မှတ်ထားသည့် ပရောဂျက်တစ်ခုဖန်တီးပြီး လိုချင်သောစက်ပစ္စည်းကို ရွေးချယ်ပါ။
2. IP Catalog တွင်၊ Interface Protocols ➤ Audio & Video ➤ HDMI TX PHY Intel FPGA IP (သို့မဟုတ် HDMI RX PHY Intel FPGA IP) ကို ရှာဖွေပြီး နှစ်ချက်နှိပ်ပါ။ New IP မူကွဲ သို့မဟုတ် New IP ကွဲလွဲမှု ဝင်းဒိုး ပေါ်လာသည်။
3. သင့်စိတ်ကြိုက် IP ဗားရှင်းအတွက် ထိပ်တန်းအမည်ကို သတ်မှတ်ပါ။ ကန့်သတ်ချက်တည်းဖြတ်သူသည် IP ကွဲပြားမှုဆက်တင်များကို a တွင် သိမ်းဆည်းသည်။ file .ip သို့မဟုတ် .qsys ဟုခေါ်သည်။
4. OK ကိုနှိပ်ပါ။ ကန့်သတ်ချက်တည်းဖြတ်မှုပေါ်လာသည်။
   Intel ကော်ပိုရေးရှင်း။ မူပိုင်ခွင့်များရယူပြီး။ Intel၊ Intel လိုဂိုနှင့် အခြားသော Intel အမှတ်အသားများသည် Intel ၏ ကုန်အမှတ်တံဆိပ်များဖြစ်သည်။
   ကော်ပိုရေးရှင်း သို့မဟုတ် ၎င်း၏လုပ်ငန်းခွဲများ။ Intel သည် Intel ၏ စံအာမခံချက်နှင့်အညီ ၎င်း၏ FPGA နှင့် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းထုတ်ကုန်များ၏ စွမ်းဆောင်ရည်ကို လက်ရှိ သတ်မှတ်ချက်များအတိုင်း အာမခံထားသော်လည်း မည်သည့်ထုတ်ကုန်နှင့် ဝန်ဆောင်မှုများကိုမဆို အသိပေးခြင်းမရှိဘဲ အချိန်မရွေး အပြောင်းအလဲပြုလုပ်ပိုင်ခွင့်ကို လက်ဝယ်ရှိပါသည်။ Intel မှ စာဖြင့် အတိအလင်း သဘောတူထားသည့်အတိုင်း ဤနေရာတွင် ဖော်ပြထားသော အချက်အလက်၊ ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုကို အသုံးပြုခြင်း သို့မဟုတ် အသုံးပြုခြင်းမှ ဖြစ်ပေါ်လာသော တာဝန် သို့မဟုတ် တာဝန်ခံမှု မရှိဟု ယူဆပါသည်။ Intel သုံးစွဲသူများသည် ထုတ်ဝေထားသော အချက်အလက်များနှင့် ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုများအတွက် အမှာစာမတင်မီ နောက်ဆုံးဗားရှင်းကို ရယူရန် အကြံပြုအပ်ပါသည်။
   အခြားအမည်များနှင့် အမှတ်တံဆိပ်များကို အခြားသူများ၏ ပိုင်ဆိုင်မှုအဖြစ် တောင်းဆိုနိုင်ပါသည်။
5. ဒီဇိုင်းထွက၊ampတက်ဘ်တွင် Arria 10 HDMI RX-TX ပြန်လည်ပေးပို့ခြင်းကို ရွေးချယ်ပါ။
6. testbench ကိုထုတ်လုပ်ရန် Simulation ကိုရွေးချယ်ပြီး ဟာ့ဒ်ဝဲဒီဇိုင်း ex ကိုထုတ်လုပ်ရန် Synthesis ကိုရွေးချယ်ပါ။ampလဲ့
   ဒီဇိုင်းဟောင်းကို ထုတ်လုပ်ရန် ဤရွေးချယ်စရာများထဲမှ အနည်းဆုံးတစ်ခုကို သင်ရွေးချယ်ရပါမည်။ample files.
   နှစ်ခုလုံးကို ရွေးရင် မျိုးဆက်အချိန် ပိုကြာပါတယ်။
7. Generate အတွက် File ဖော်မတ်၊ Verilog သို့မဟုတ် VHDL ကိုရွေးချယ်ပါ။
8. Target Development Kit အတွက် Intel Arria 10 GX FPGA Development ကို ရွေးပါ။
   Kit။ ဖွံ့ဖြိုးတိုးတက်မှုအစုံအလင်ကို သင်ရွေးချယ်ပါက၊ ပစ်မှတ်စက်သည် ပစ်မှတ်ဘုတ်ပေါ်ရှိ စက်ပစ္စည်းနှင့် ကိုက်ညီရန် ပြောင်းလဲသွားသည်။ Intel Arria 10 GX FPGA Development Kit အတွက်၊ မူရင်းစက်ပစ္စည်းမှာ 10AX115S2F4I1SG ဖြစ်သည်။
9. Generate Ex ကိုနှိပ်ပါ။ample ဒီဇိုင်း။

ဒီဇိုင်းပြုစုခြင်းနှင့် စမ်းသပ်ခြင်း။

ဟာ့ဒ်ဝဲဟောင်းတွင် သရုပ်ပြစမ်းသပ်မှုကို စုစည်းပြီး လုပ်ဆောင်ရန်ample ဒီဇိုင်း၊ ဤအဆင့်များကို လိုက်နာပါ။

1. Hardware ex သေချာပါစေ။ampဒီဇိုင်းမျိုးဆက် ပြီးပါပြီ။
2. Intel Quartus Prime software ကိုဖွင့်ပြီး ၎င်းကိုဖွင့်ပါ။ .qpf file: /quartus/a10_hdmi2_demo.qpf
3. Processing ➤ Start Compilation ကိုနှိပ်ပါ။
4. အောင်မြင်စွာစုစည်းပြီးနောက်၊ a .sof file quartus/ output_ တွင်ထုတ်ပေးသည်files လမ်းညွှန်။
5. Bitec HDMI 2.0 FMC Daughter Card Rev 11 ကို on-board FMC အပေါက် B (J2) သို့ ချိတ်ဆက်ပါ။
6. Bitec FMC သမီးကတ်၏ TX (P1) ကို ပြင်ပဗီဒီယိုအရင်းအမြစ်တစ်ခုသို့ ချိတ်ဆက်ပါ။
7. Bitec FMC သတို့သမီးကတ်၏ RX (P2) ကို ပြင်ပဗီဒီယိုစုပ်ခွက် သို့မဟုတ် ဗီဒီယိုခွဲခြမ်းစိတ်ဖြာသည့်ကိရိယာသို့ ချိတ်ဆက်ပါ။
8. ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့ရှိ ခလုတ်များအားလုံးသည် ပုံသေအနေအထားတွင် ရှိနေကြောင်း သေချာပါစေ။
9. ထုတ်လုပ်ထားသော .sof ကို အသုံးပြု၍ ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့တွင် ရွေးချယ်ထားသော Intel Arria 10 စက်ပစ္စည်းကို ပြင်ဆင်သတ်မှတ်ပါ။ file (Tools ➤ Programmer)။
10. ခွဲခြမ်းစိတ်ဖြာသူသည် အရင်းအမြစ်မှထုတ်ပေးသော ဗီဒီယိုကို ပြသသင့်သည်။ ဒီဇိုင်းပြုစုခြင်းနှင့် စမ်းသပ်ခြင်း။

ဆက်စပ်အချက်အလက်
Intel Arria 10 FPGA Development Kit အသုံးပြုသူလမ်းညွှန်

HDMI PHY Intel FPGA IP ဒီဇိုင်းထွample ကန့်သတ်ချက်များ

ဇယား 1. HDMI PHY Intel FPGA IP ဒီဇိုင်းထွampIntel Arria 10 အတွက် ကန့်သတ်ချက်များ
စက်များ

ဤရွေးချယ်မှုများသည် Intel Arria 10 စက်များအတွက်သာ ရနိုင်ပါသည်။

ကန့်သတ်ချက်	တန်ဖိုး	ဖော်ပြချက်
ရနိုင်သော ဒီဇိုင်း Example
ဒီဇိုင်းကို ရွေးပါ။	Arria 10 HDMI RX-TX ပြန်လည်ပေးပို့ခြင်း။	ဒီဇိုင်းဟောင်းကို ရွေးပါ။ampLe to be generated.

ဒီဇိုင်းထွample Files
သရုပ်သကန်	အဖွင့်အပိတ်	လိုအပ်သည်များကိုထုတ်လုပ်ရန် ဤရွေးချယ်မှုကိုဖွင့်ပါ။ files simulation testbench အတွက်။
ပေါင်းစပ်ခြင်း။	အဖွင့်အပိတ်	လိုအပ်သည်များကိုထုတ်လုပ်ရန် ဤရွေးချယ်မှုကိုဖွင့်ပါ။ fileIntel Quartus Prime စုစည်းမှုနှင့် ဟာ့ဒ်ဝဲသရုပ်ပြမှုအတွက် s။

ထုတ်လုပ်ထားသော HDL ဖော်မတ်
ထုတ်လုပ်ပါ။ File ပုံစံ	Verilog၊ VHDL	ထုတ်လုပ်ထားသော ဒီဇိုင်းဟောင်းအတွက် သင်နှစ်သက်သော HDL ဖော်မတ်ကို ရွေးပါ။ample fileသတ်မှတ် မှတ်ချက် - ဤရွေးချယ်မှုသည် ထုတ်ပေးထားသော ထိပ်တန်းအဆင့် IP အတွက် ဖော်မတ်ကိုသာ ဆုံးဖြတ်သည်။ file၎။ အခြားအားလုံး files (ဥပမာ၊ ဥပမာample testbenches နှင့် ထိပ်တန်းအဆင့် files for hardware demonstration) သည် Verilog HDL ဖော်မတ်ဖြစ်သည်။

ပစ်မှတ်ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာ
ဘုတ်ကို ရွေးပါ။	Development Kit မရှိ၊	ပစ်မှတ်ထားသော ဒီဇိုင်းဟောင်းအတွက် ဘုတ်ကို ရွေးပါ။ampလဲ့
	Arria 10 GX FPGA Development Kit၊ စိတ်ကြိုက်ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာ	ဖွံ့ဖြိုးတိုးတက်မှု Kit မရှိပါ- ဤရွေးချယ်မှုသည် ဒီဇိုင်းဟောင်းအတွက် ဟာ့ဒ်ဝဲကဏ္ဍအားလုံးကို ဖယ်ထုတ်ထားသည်။ampလဲ့ IP core သည် pin assignments အားလုံးကို virtual pins အဖြစ် သတ်မှတ်သည်။ Arria 10 GX FPGA ဖွံ့ဖြိုးတိုးတက်မှု Kit- ဤရွေးချယ်မှုသည် ဤဖွံ့ဖြိုးရေးကိရိယာတွင် စက်ပစ္စည်းနှင့် ကိုက်ညီရန် ပရောဂျက်၏ပစ်မှတ်စက်ပစ္စည်းကို အလိုအလျောက်ရွေးချယ်သည်။ ပစ်မှတ်ကိရိယာကို အသုံးပြု၍ သင်ပြောင်းလဲနိုင်သည်။ ပစ်မှတ် ကိရိယာကို ပြောင်းပါ။ သင့်ဘုတ်အဖွဲ့ပြန်လည်ပြင်ဆင်မှုတွင် မတူညီသောစက်ပစ္စည်းမျိုးကွဲရှိပါက ကန့်သတ်ချက်များရှိသည်။ IP core သည် developer kit အရ pin assignments အားလုံးကို သတ်မှတ်သည်။
		Custom Development Kit- ဤရွေးချယ်မှုသည် ဒီဇိုင်းဟောင်းကို ခွင့်ပြုသည်။ampIntel FPGA ဖြင့် Third Party Development Kit တွင် စမ်းသပ်ရန်။ ပင်နံပါတ်တာဝန်များကို သင်ကိုယ်တိုင် သတ်မှတ်ရန် လိုအပ်နိုင်သည်။

ပစ်မှတ် ကိရိယာ
ပစ်မှတ် ကိရိယာကို ပြောင်းပါ။	အဖွင့်အပိတ်	ဤရွေးချယ်မှုကိုဖွင့်ပြီး ဖွံ့ဖြိုးတိုးတက်မှုအစုံအတွက် နှစ်သက်သောစက်ပစ္စည်းမျိုးကွဲကို ရွေးချယ်ပါ။

HDMI 2.0 PHY ဒီဇိုင်းထွample

HDMI PHY Intel FPGA IP ဒီဇိုင်းဟောင်းample သည် RX ချန်နယ် သုံးခုနှင့် TX ချန်နယ် လေးခုပါ၀င်သည့် HDMI instance အပြိုင် loopback တစ်ခုကို သရုပ်ပြပြီး ဒေတာနှုန်း 6 Gbps အထိ လုပ်ဆောင်သည်။

ထုတ်လုပ်လိုက်တဲ့ HDMI PHY Intel FPGA IP ဒီဇိုင်း example ကတော့ ဒီဇိုင်းဟောင်းနဲ့ အတူတူပါပဲ။ampHDMI မှ Intel FPGA IP core ကိုထုတ်ပေးသည်။ ဒါပေမယ့် ဒီဒီဇိုင်း example သည် HDMI Intel FPGA IP core ဒီဇိုင်းဟောင်းတွင် စိတ်ကြိုက် RTL အစား TX PHY၊ RX PHY နှင့် PHY ခုံသမာဓိအသစ်ကို အသုံးပြုသည်။ampလဲ့

ပုံ 3. HDMI 2.0 PHY ဒီဇိုင်းထွample

မော်ဂျူး	ဖော်ပြချက်
RX PHY	RX PHY သည် အမှတ်စဉ် HDMI ဒေတာကို ပြန်လည်ရယူပြီး ပြန်လည်ရယူထားသော နာရီဒိုမိန်းများ (rx_clk[2:0]) ရှိ အပြိုင်ဖော်မတ်ဖြင့် HDMI RX core သို့ ပေးပို့သည်။ ဒေတာကို ဗီဒီယိုအဖြစ် သုံးသည်။

မော်ဂျူး	ဖော်ပြချက်
	AXI4-စီးကြောင်းဗီဒီယိုမှတဆင့်ဒေတာထုတ်ပေးရန်။ RX PHY သည် PHY မျက်နှာပြင်မှတစ်ဆင့် HDMI RX core သို့ vid_clk နှင့် ls_clk အချက်ပြမှုများကိုလည်း ပေးပို့ပါသည်။
HDMI TX Core	HDMI TX core သည် AXI4-stream ဗီဒီယိုဒေတာကို လက်ခံရရှိပြီး ၎င်းကို HDMI ဖော်မတ်အပြိုင်ဒေတာအဖြစ် ကုဒ်လုပ်သည်။ HDMI TX core သည် ဤဒေတာကို TX PHY သို့ ပေးပို့သည်။
HDMI RX Core	IP သည် RX PHY မှ အမှတ်စဉ်ဒေတာကို လက်ခံရရှိပြီး ဒေတာချိန်ညှိမှု၊ ချန်နယ် deskew၊ TMDS ကုဒ်ကုဒ်၊ auxiliary data decoding၊ video data decoding၊ audio data decoding နှင့် decrambling ကို လုပ်ဆောင်သည်။
TX PHY	HDMI TX core မှ မျဉ်းပြိုင်ဒေတာကို လက်ခံပြီး အမှတ်အသားပြုပြီး HDMI TMDS လမ်းကြောင်းများကို ထုတ်ပေးသည်။ TX PHY သည် HDMI TX core အတွက် tx_clk ကိုထုတ်လုပ်သည်။ TX PHY သည် vid_clk နှင့် ls_clk တို့ကိုလည်း ထုတ်ပေးပြီး PHY အင်တာဖေ့စ်မှတစ်ဆင့် ဤအချက်ပြမှုများကို HDMI TX core သို့ ပေးပို့သည်။
IOPLL	AXI300- stream interface အတွက် 4 MHz AXI serial stream clock ကိုထုတ်ပေးသည်။
I2C မာစတာ	အမျိုးမျိုးသော PCB အစိတ်အပိုင်းများကို configure လုပ်ရန်။

Hardware နှင့် Software လိုအပ်ချက်များ

Intel သည် ဒီဇိုင်းဟောင်းကို စမ်းသပ်ရန် အောက်ပါ ဟာ့ဒ်ဝဲနှင့် ဆော့ဖ်ဝဲလ်ကို အသုံးပြုသည်။ampလဲ့

ဟာ့ဒ်ဝဲ

• Intel Arria 10 GX FPGA ဖွံ့ဖြိုးတိုးတက်မှု Kit
• HDMI ရင်းမြစ် (ဂရပ်ဖစ် ပရိုဆက်ဆာယူနစ် (GPU)
• HDMI Sink (မော်နီတာ)
• Bitec HDMI FMC 2.0 သတို့သမီးကတ် (Revision 11)
• HDMI ကြိုးများ

ဆော့ဝဲ

• Intel Quartus Prime Pro Edition (ဟာ့ဒ်ဝဲစမ်းသပ်မှုအတွက်)
• ModelSim* – Intel FPGA Edition၊ ModelSim – Intel FPGA Starter Edition၊ NCSim၊
  Riviera-PRO*၊ VCS* (Verilog HDL သီးသန့်)/VCS MX သို့မဟုတ် Xcelium* Parallel Simulator

လမ်းညွှန်ဖွဲ့စည်းပုံ

လမ်းညွှန်များတွင် ထုတ်ပေးသည့်အရာများ ပါဝင်သည်။ file HDMI Intel FPGA IP ဒီဇိုင်းအတွက် ဥပမာampလဲ့

ပုံ 4. Design Ex အတွက် Directory Structureample

ပြန်လည်ပြင်ဆင်ခြင်း Sequence Flow

ပုံ 5. Multi-rate Reconfiguration Sequence Flow 

ပုံသည် input data stream နှင့် reference clock frequency ကိုလက်ခံရရှိသောအခါ သို့မဟုတ် transceiver ကို လော့ခ်ဖွင့်သည့်အခါ controller ၏ multi-rate reconfiguration sequence flow ကို သရုပ်ဖော်သည်။

Interface အချက်ပြမှုများ

ဇယားများသည် HDMI PHY Intel FPGA IP ဒီဇိုင်းဟောင်းအတွက် အချက်ပြမှုများကို စာရင်းပြုစုထားသည်။ampလဲ့

ဇယား ၃။ ထိပ်တန်းအဆင့် အချက်ပြမှုများ

အချက်ပြ	ဦးတည်ချက်	အကျယ်	ဖော်ပြချက်
On-board Oscillator Signal
clk_fpga_b3_p	ထည့်သွင်းခြင်း။	1	core ရည်ညွှန်းနာရီအတွက် 100 MHz အခမဲ့အပြေးနာရီ
refclk_fmcb_p	ထည့်သွင်းခြင်း။	1	transceiver ၏ ပါဝါချိန်ကိုက်ခြင်းအတွက် ပုံသေနှုန်းထား ရည်ညွှန်းနာရီ။ ၎င်းသည် မူရင်းအားဖြင့် 625 MHz ဖြစ်သော်လည်း မည်သည့်ကြိမ်နှုန်းဖြင့်မဆို ဖြစ်နိုင်သည်။

အသုံးပြုသူခလုတ်များနှင့် LED များ
cpu_resetn	ထည့်သွင်းခြင်း။	1	ကမ္ဘာလုံးဆိုင်ရာ ပြင်ဆင်သတ်မှတ်မှု
user_led_g	အထွက်	2	အစိမ်းရောင် LED မျက်နှာပြင်

FMC Port B တွင် HDMI FMC Daughter Card ပင်ထိုးသည်။
fmcb_gbtclk_m2c_p_0	ထည့်သွင်းခြင်း။	1	HDMI RX TMDS နာရီ
fmcb_dp_m2c_p	ထည့်သွင်းခြင်း။	3	HDMI RX အနီရောင်၊ အစိမ်းနှင့် အပြာ ဒေတာချန်နယ်များ • Bitec သမီးကတ် တည်းဖြတ်မှု ၁၁ — [0]- RX TMDS ချန်နယ် 1 (အစိမ်းရောင်) — [1]- RX TMDS ချန်နယ် 2 (အနီရောင်) — [2]- RX TMDS ချန်နယ် 0 (အပြာ)
fmcb_dp_c2m_p	အထွက်	4	HDMI TX နာရီ၊ အနီရောင်၊ အစိမ်းနှင့် အပြာ ဒေတာချန်နယ်များ • Bitec သမီးကတ် တည်းဖြတ်မှု ၁၁ — [0]- TX TMDS ချန်နယ် 2 (အနီရောင်) — [1]- TX TMDS ချန်နယ် 1 (အစိမ်းရောင်) — [2]- TX TMDS ချန်နယ် 0 (အပြာ) — [3]- TX TMDS နာရီချန်နယ်
fmcb_la_rx_p_9	ထည့်သွင်းခြင်း။	1	HDMI RX +5V ပါဝါကို သိရှိနိုင်သည်။
fmcb_la_rx_p_8	ထည့်သွင်းခြင်း။	1	HDMI RX ပူသောပလပ်ကို သိရှိနိုင်သည်။
fmcb_la_rx_n_8	ထည့်သွင်းခြင်း။	1	DDC နှင့် SCDC အတွက် HDMI RX I2C SDA
fmcb_la_tx_p_10	ထည့်သွင်းခြင်း။	1	DDC နှင့် SCDC အတွက် HDMI RX I2C SCL
fmcb_la_tx_p_12	ထည့်သွင်းခြင်း။	1	HDMI TX hot plug detect
fmcb_la_tx_n_12	ထည့်သွင်းခြင်း။	1	DDC နှင့် SCDC အတွက် HDMI I2C SDA
fmcb_la_rx_p_10	ထည့်သွင်းခြင်း။	1	DDC နှင့် SCDC အတွက် HDMI I2C SCL
fmcb_la_tx_p_11	ထည့်သွင်းခြင်း။	1	redriver ထိန်းချုပ်မှုအတွက် HDMI I2C SDA
fmcb_la_rx_n_9	ထည့်သွင်းခြင်း။	1	redriver ထိန်းချုပ်မှုအတွက် HDMI I2C SCL

နာရီအစီအစဉ်

အောက်ဖော်ပြပါသည် HDMI PHY Intel FPGA IP ဒီဇိုင်းဟောင်း ၏ နာရီချိန်ခြင်းအစီအစဉ်ဖြစ်သည်။ample-

• clk_fpga_b3_p သည် NIOS ပရိုဆက်ဆာနှင့် ထိန်းချုပ်မှုလုပ်ဆောင်ချက်များအတွက် 100 MHz ပုံသေနှုန်းနာရီဖြစ်သည်။ ပံ့ပိုးပေးထားသည့် အကြိမ်ရေ မှန်ကန်ပါက၊ user_led_g[1] သည် စက္ကန့်တိုင်းအတွက် ပြောင်းသွားပါသည်။
• refclk_fmcb_p သည် transceivers များ၏ power-up calibration အတွက် သတ်မှတ်ထားသော နှုန်းထား ရည်ညွှန်းနာရီ ဖြစ်သည်။ ၎င်းသည် မူရင်းအားဖြင့် 625 MHz ဖြစ်သော်လည်း မည်သည့်ကြိမ်နှုန်းဖြင့်မဆို ဖြစ်နိုင်သည်။
• fmcb_gbtclk_m2c_p_0 သည် HDMI RX အတွက် TMDS နာရီဖြစ်သည်။ HDMI TX transceivers များကို မောင်းနှင်ရန်အတွက်လည်း ဤနာရီကို အသုံးပြုပါသည်။ ပံ့ပိုးပေးထားသည့် ကြိမ်နှုန်းသည် 148.5 MHz ဖြစ်ပါက၊ user_led_g[0] သည် စက္ကန့်တိုင်းအတွက် ခလုတ်ဖွင့်သည်။

ဟာ့ဒ်ဝဲတပ်ဆင်မှု

HDMI PHY Intel FPGA IP ဒီဇိုင်းဟောင်းample သည် HDMI 2.0b စွမ်းဆောင်နိုင်ပြီး ပုံမှန် HDMI ဗီဒီယိုစီးကြောင်းအတွက် ကွင်းပတ်-သရုပ်ပြမှုကို လုပ်ဆောင်သည်။

ဟာ့ဒ်ဝဲစမ်းသပ်မှုကို လုပ်ဆောင်ရန်၊ HDMI မျက်နှာပြင်ပါသည့် ဂရပ်ဖစ်ကတ်ကဲ့သို့သော HDMI-ဖွင့်ထားသည့် စက်ပစ္စည်းကို Bitec HDMI RX ချိတ်ဆက်ကိရိယာနှင့် ဒေတာကို transceiver RX ပိတ်ဆို့ခြင်းနှင့် HDMI RX သို့ ပို့ဆောင်ပေးသည့် Bitec HDMI RX ချိတ်ဆက်ကိရိယာသို့ ချိတ်ဆက်ပါ။

1. HDMI sink သည် port ကို standard video stream တစ်ခုအဖြစ် decode လုပ်ကာ clock recovery core သို့ ပို့ပေးပါသည်။
2. HDMI RX core သည် AXI4-stream အင်တာဖေ့စ်မှတစ်ဆင့် HDMI TX core သို့ပြန်ပတ်ရန် ဗီဒီယို၊ အရန်နှင့် အသံဒေတာကို ကုဒ်လုပ်သည်။
3. FMC သမီးကတ်၏ HDMI ရင်းမြစ်အပေါက်သည် ပုံရိပ်ကို မော်နီတာတစ်ခုသို့ ပို့လွှတ်သည်။
4. စနစ်ပြန်လည်သတ်မှတ်ခြင်းလုပ်ဆောင်ရန် cpu_resetn ခလုတ်ကို တစ်ကြိမ်နှိပ်ပါ။
   မှတ်ချက် - သင်သည် အခြားသော Intel FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ကို အသုံးပြုလိုပါက၊ သင်သည် စက်၏တာဝန်များနှင့် ပင်နံပါတ်တာဝန်များကို ပြောင်းလဲရပါမည်။ transceiver analog ဆက်တင်ကို Intel Arria 10 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာအစုံနှင့် Bitec HDMI 2.0 သမီးကတ်အတွက် စမ်းသပ်ထားသည်။ သင့်ကိုယ်ပိုင်ဘုတ်အတွက် ဆက်တင်များကို သင်ပြင်ဆင်နိုင်သည်။

HDMI PHY Intel အတွက် စာရွက်စာတမ်း ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း
FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန်

စာရွက်စာတမ်းဗားရှင်း	Intel Quartus Prime ဗားရှင်း	IP ဗားရှင်း	အပြောင်းအလဲများ
2022.07.20	22.2	1.0.0	ကနဦး ထုတ်ဝေမှု။

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

intel HDMI PHY FPGA IP ဒီဇိုင်းထွample [pdf] အသုံးပြုသူလမ်းညွှန် HDMI PHY FPGA IP ဒီဇိုင်းထွample၊ HDMI PHY၊ FPGA IP ဒီဇိုင်း Example, HDMI PHY IP ဒီဇိုင်းထွample၊ FPGA IP ဒီဇိုင်းထွample၊ IP ဒီဇိုင်းထွample၊ ၁၅၀

ကိုးကား

• အသုံးပြုသူလက်စွဲ