intel HDMI PHY FPGA IP Design Example Felhasználói kézikönyv

HDMI PHY Design Example Rövid útmutató az Intel® Arria® 10 eszközökhöz

A HDMI PHY Intel® FPGA IP kialakítás plampAz Intel Arria® 10 eszközökhöz készült le a HDMI 2.0 RX-TX újraküldési kialakítással rendelkezik, amely támogatja a fordítást és a hardver tesztelését.
Amikor létrehoz egy tervezést, plample, a paraméterszerkesztő automatikusan létrehozza a files szükséges a tervezés szimulálásához, fordításához és hardveres teszteléséhez.

1. ábra Fejlesztési lépések

Kapcsolódó információk
HDMI PHY Intel FPGA IP felhasználói útmutató

A terv létrehozása

Használja a HDMI PHY Intel FPGA IP paraméterszerkesztőt az Intel Quartus® Prime szoftverben a terv létrehozásáhozamples.

2. ábra Tervezési folyamat létrehozása

1. Hozzon létre egy Intel Arria 10 eszközcsaládot célzó projektet, és válassza ki a kívánt eszközt.
2. Az IP-katalógusban keresse meg és kattintson duplán az Interfészprotokollok ➤ Audio és videó ➤ HDMI TX PHY Intel FPGA IP (vagy HDMI RX PHY Intel FPGA IP) elemre. Megjelenik az Új IP-változat vagy az Új IP-változat ablak.
3. Adjon meg egy legfelső szintű nevet az egyéni IP-változatnak. A paraméterszerkesztő elmenti az IP-változat beállításait a file .ip vagy .qsys néven.
4. Kattintson az OK gombra. Megjelenik a paraméterszerkesztő.
   Intel Corporation. Minden jog fenntartva. Az Intel, az Intel logó és más Intel védjegyek az Intel védjegyei
   Vállalat vagy leányvállalatai. Az Intel szavatolja FPGA és félvezető termékeinek aktuális specifikációi szerinti teljesítményét, az Intel szabványos garanciájával összhangban, de fenntartja a jogot, hogy bármely terméket és szolgáltatást előzetes értesítés nélkül módosítson. Az Intel nem vállal felelősséget az itt leírt információk, termékek vagy szolgáltatások alkalmazásából vagy használatából eredően, kivéve, ha az Intel kifejezetten írásban beleegyezik. Az Intel ügyfeleinek azt tanácsoljuk, hogy szerezzék be az eszközspecifikációk legfrissebb verzióját, mielőtt bármilyen közzétett információra hagyatkoznának, és mielőtt megrendelnék termékeket vagy szolgáltatásokat.
   Más nevek és márkák mások tulajdonát képezhetik.
5. A tervezésről plamplapon válassza az Arria 10 HDMI RX-TX Retransmit lehetőséget.
6. Válassza a Szimuláció lehetőséget a tesztpad létrehozásához, és válassza a Szintézis lehetőséget a hardverterv (plample.
   Ezen opciók közül legalább egyet ki kell választania a terv létrehozásához, plample files.
   Ha mindkettőt választja, a generálási idő hosszabb.
7. A generáláshoz File Formátum, válassza a Verilog vagy a VHDL lehetőséget.
8. A Target Development Kitnél válassza az Intel Arria 10 GX FPGA Development elemet
   Készlet. Ha fejlesztőkészletet választ, akkor a céleszköz úgy változik, hogy megfeleljen a céltáblán lévő eszköznek. Az Intel Arria 10 GX FPGA Development Kit esetében az alapértelmezett eszköz a 10AX115S2F4I1SG.
9. Kattintson az Ex generálása elemreample Design.

A terv összeállítása és tesztelése

Demonstrációs teszt összeállítása és futtatása a hardveren, plamptervezésénél kövesse az alábbi lépéseket:

1. Győződjön meg arról, hogy a hardver plampA tervezési generáció befejeződött.
2. Indítsa el az Intel Quartus Prime szoftvert, és nyissa meg a .qpf file: /quartus/a10_hdmi2_demo.qpf
3. Kattintson a Feldolgozás ➤ Fordítás indítása elemre.
4. Sikeres összeállítás után egy .sof file generálódik a quartus/ output_files könyvtárát.
5. Csatlakoztassa a Bitec HDMI 2.0 FMC Daughter Rev 11 kártyát a fedélzeti FMC B porthoz (J2).
6. Csatlakoztassa a Bitec FMC leánykártya TX (P1) csatlakozóját egy külső videoforráshoz.
7. Csatlakoztassa a Bitec FMC leánykártya RX (P2) csatlakozóját egy külső videonyelőhöz vagy videoanalizátorhoz.
8. Győződjön meg arról, hogy a fejlesztői kártya összes kapcsolója az alapértelmezett helyzetben van.
9. Konfigurálja a kiválasztott Intel Arria 10 eszközt a fejlesztői kártyán a generált .sof használatával file (Eszközök ➤ Programozó).
10. Az analizátornak meg kell jelenítenie a forrásból generált videót. A terv összeállítása és tesztelése

Kapcsolódó információk
Intel Arria 10 FPGA Development Kit felhasználói útmutató

HDMI PHY Intel FPGA IP Design Example Paraméterek

1. táblázat: HDMI PHY Intel FPGA IP Design ExampLe Parameters for Intel Arria 10
Eszközök

Ezek a lehetőségek csak Intel Arria 10 eszközökön érhetők el.

Paraméter	Érték	Leírás
Rendelkezésre álló kivitel plample
Válassza a Tervezés lehetőséget	Arria 10 HDMI RX-TX Retransmit	Válassza ki a tervezést plample kell generálni.

Tervezés plample Files
Szimuláció	Be, ki	Kapcsolja be ezt az opciót a szükséges generálásához files a szimulációs próbapadhoz.
Szintézis	Be, ki	Kapcsolja be ezt az opciót a szükséges generálásához files az Intel Quartus Prime összeállításához és hardverbemutatójához.

Generált HDL formátum
Generál File Formátum	Verilog, VHDL	Válassza ki a kívánt HDL formátumot a generált tervhez, plample filekészlet. Jegyzet: Ez az opció csak a generált legfelső szintű IP formátumát határozza meg files. Minden más files (pl. plample próbapadok és legfelső szint files hardverbemutatóhoz) Verilog HDL formátumban vannak.

Target Development Kit
Válassza a Tábla lehetőséget	Nincs fejlesztőkészlet,	Válassza ki a táblát a megcélzott tervezéshez, plample.
	Arria 10 GX FPGA fejlesztőkészlet, Egyedi fejlesztőkészlet	Nincs fejlesztőkészlet: Ez az opció kizárja a tervezés összes hardveres szempontját, plample. Az IP mag az összes érintkező hozzárendelését virtuális lábakra állítja be. Arria 10 GX FPGA fejlesztői készlet: Ez az opció automatikusan kiválasztja a projekt céleszközét, hogy megfeleljen a fejlesztőkészleten lévő eszköznek. A céleszközt a gombbal módosíthatja Céleszköz módosítása paramétert, ha a tábla változatának más eszközváltozata van. Az IP-mag a fejlesztőkészletnek megfelelően beállítja az összes tű-hozzárendelést.
		Egyedi fejlesztőkészlet: Ez az opció lehetővé teszi a tervezést, plampLe kell tesztelni egy harmadik féltől származó fejlesztőkészleten Intel FPGA-val. Előfordulhat, hogy saját magának kell beállítania a tű-hozzárendeléseket.

Cél eszköz
Céleszköz módosítása	Be, ki	Kapcsolja be ezt az opciót, és válassza ki a kívánt eszközváltozatot a fejlesztőkészlethez.

HDMI 2.0 PHY Design Example

A HDMI PHY Intel FPGA IP design plampA le bemutat egy HDMI-példány párhuzamos hurkot, amely három RX csatornát és négy TX csatornát tartalmaz, és akár 6 Gbps adatsebességgel működik.

A generált HDMI PHY Intel FPGA IP design plample megegyezik a design example a HDMI Intel FPGA IP magban generált. Ez a design azonban plampA le az új TX PHY, RX PHY és PHY döntőbírót használja az egyéni RTL helyett a HDMI Intel FPGA IP magkialakításban, pl.ample.

3. ábra HDMI 2.0 PHY Design Example

Modul	Leírás
RX PHY	Az RX PHY visszaállítja a soros HDMI adatokat, és párhuzamos formátumban elküldi a HDMI RX magnak a helyreállított óratartományokon (rx_clk[2:0]). Az adatokat videóvá dekódolják

Modul	Leírás
	Az adatok AXI4-stream videón keresztül kerülnek kiadásra. Az RX PHY vid_clk és ls_clk jeleket is küld a HDMI RX magnak a PHY interfészen keresztül.
HDMI TX mag	A HDMI TX mag fogadja az AXI4 stream videoadatokat, és ezeket HDMI formátumú párhuzamos adatokká kódolja. A HDMI TX mag elküldi ezeket az adatokat a TX PHY-nek.
HDMI RX mag	Az IP fogadja a soros adatokat az RX PHY-tól, és elvégzi az adatigazítást, a csatorna dekódolást, a TMDS dekódolást, a segédadatok dekódolását, a videoadatok dekódolását, az audioadatok dekódolását és a visszakódolást.
TX PHY	Fogadja és sorosozza a párhuzamos adatokat a HDMI TX magról, és HDMI TMDS adatfolyamokat ad ki. A TX PHY tx_clk értéket állít elő a HDMI TX mag számára. A TX PHY előállítja a vid_clk és ls_clk jeleket is, és a PHY interfészen keresztül továbbítja ezeket a jeleket a HDMI TX magnak.
IOPLL	300 MHz-es AXI soros adatfolyam órajelet generál az AXI4-stream interfészhez.
I2C Mester	A különböző NYÁK-összetevők konfigurálásához.

Hardver- és szoftverkövetelmények

Az Intel a következő hardvert és szoftvert használja a tervezés teszteléséhez, plample.

Hardver

• Intel Arria 10 GX FPGA fejlesztőkészlet
• HDMI-forrás (grafikus processzor egység (GPU)
• HDMI-nyelő (monitor)
• Bitec HDMI FMC 2.0 leánykártya (11. változat)
• HDMI kábelek

Szoftver

• Intel Quartus Prime Pro Edition (hardverteszthez)
• ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
  Riviera-PRO*, VCS* (csak Verilog HDL)/VCS MX vagy Xcelium* párhuzamos szimulátor

Címtárstruktúra

A könyvtárak tartalmazzák a generált file a HDMI Intel FPGA IP kialakításhoz plample.

4. ábra: A Design Ex. címtárstruktúrájaample

Újrakonfigurálási szekvenciafolyamat

5. ábra: Többsebességű újrakonfigurálási folyamatfolyam 

Az ábra a vezérlő többsebességű újrakonfigurálási folyamatát mutatja be, amikor bemeneti adatfolyamot és referencia órajel-frekvenciát kap, vagy ha az adó-vevő fel van oldva.

Interfész jelek

A táblázatok felsorolják a HDMI PHY Intel FPGA IP-tervezés jeleit, plample.

3. táblázat: Legfelső szintű jelek

Jel	Irány	Szélesség	Leírás
Fedélzeti oszcillátor jel
clk_fpga_b3_p	Bemenet	1	100 MHz szabadon futó órajel a mag referencia órajeléhez
refclk_fmcb_p	Bemenet	1	Fix sebességű referencia órajel az adó-vevő bekapcsolási kalibrálásához. Alapértelmezés szerint 625 MHz, de bármilyen frekvenciájú lehet

Felhasználói nyomógombok és LED-ek
cpu_resetn	Bemenet	1	Globális visszaállítás
user_led_g	Kimenet	2	Zöld LED kijelző

HDMI FMC lánykártya érintkezők az FMC B porton
fmcb_gbtclk_m2c_p_0	Bemenet	1	HDMI RX TMDS óra
fmcb_dp_m2c_p	Bemenet	3	HDMI RX piros, zöld és kék adatcsatornák • Bitec lánykártya revízió 11 — [0]: RX TMDS 1. csatorna (zöld) — [1]: RX TMDS 2. csatorna (piros) — [2]: RX TMDS 0. csatorna (kék)
fmcb_dp_c2m_p	Kimenet	4	HDMI TX óra, piros, zöld és kék adatcsatornák • Bitec lánykártya revízió 11 — [0]: TX TMDS 2. csatorna (piros) — [1]: TX TMDS 1. csatorna (zöld) — [2]: TX TMDS 0. csatorna (kék) — [3]: TX TMDS óracsatorna
fmcb_la_rx_p_9	Bemenet	1	HDMI RX +5V tápfeszültség érzékelés
fmcb_la_rx_p_8	Bemenet	1	HDMI RX hot plug észlelés
fmcb_la_rx_n_8	Bemenet	1	HDMI RX I2C SDA DDC és SCDC számára
fmcb_la_tx_p_10	Bemenet	1	HDMI RX I2C SCL DDC és SCDC számára
fmcb_la_tx_p_12	Bemenet	1	HDMI TX hot plug észlelése
fmcb_la_tx_n_12	Bemenet	1	HDMI I2C SDA DDC és SCDC számára
fmcb_la_rx_p_10	Bemenet	1	HDMI I2C SCL DDC és SCDC számára
fmcb_la_tx_p_11	Bemenet	1	HDMI I2C SDA a meghajtó vezérléséhez
fmcb_la_rx_n_9	Bemenet	1	HDMI I2C SCL a meghajtó vezérléséhez

Órajel séma

Az alábbiakban a HDMI PHY Intel FPGA IP tervezésének órajele láthatóample:

• A clk_fpga_b3_p egy 100 MHz-es fix sebességű órajel a NIOS processzor és a vezérlő funkciók futtatásához. Ha a megadott frekvencia helyes, a user_led_g[1] másodpercenként vált.
• A refclk_fmcb_p egy rögzített sebességű referencia órajel az adó-vevők bekapcsolási kalibrálásához. Alapértelmezés szerint 625 MHz, de bármilyen frekvenciájú lehet.
• Az fmcb_gbtclk_m2c_p_0 a HDMI RX TMDS órája. Ez az óra a HDMI TX adó-vevők meghajtására is szolgál. Ha a megadott frekvencia 148.5 MHz, a user_led_g[0] másodpercenként vált.

Hardverbeállítás

A HDMI PHY Intel FPGA IP design plampA le HDMI 2.0b-képes, és áthurkolt bemutatót hajt végre egy szabványos HDMI videofolyamhoz.

A hardverteszt futtatásához csatlakoztasson egy HDMI-kompatibilis eszközt, például egy HDMI interfésszel rendelkező grafikus kártyát a Bitec HDMI 2.0 leánykártya HDMI RX csatlakozójához, amely az adó-vevő RX blokkhoz és a HDMI RX-hez irányítja az adatokat.

1. A HDMI-nyelő a portot szabványos videofolyammá dekódolja, és elküldi az óra-helyreállító magnak.
2. A HDMI RX mag dekódolja a video-, segéd- és audioadatokat, hogy az AXI4-stream interfészen keresztül visszahurkolható legyen a HDMI TX magra.
3. Az FMC leánykártya HDMI forrásportja továbbítja a képet egy monitorra.
4. Nyomja meg egyszer a cpu_resetn gombot a rendszer visszaállításához.
   Jegyzet: Ha másik Intel FPGA fejlesztőkártyát szeretne használni, módosítania kell az eszköz- és a tű-hozzárendeléseket. Az adó-vevő analóg beállítását az Intel Arria 10 FPGA fejlesztőkészlethez és a Bitec HDMI 2.0 leánykártyához tesztelték. Módosíthatja saját kártyájának beállításait.

A HDMI PHY Intel dokumentum átdolgozási előzményei
FPGA IP tervezés plample Felhasználói kézikönyv

Dokumentum verzió	Intel Quartus Prime verzió	IP verzió	Változások
2022.07.20	22.2	1.0.0	Kezdeti kiadás.

Dokumentumok / Források

intel HDMI PHY FPGA IP Design Example [pdf] Felhasználói útmutató HDMI PHY FPGA IP Design Example, HDMI PHY, FPGA IP Design Example, HDMI PHY IP Design Example, FPGA IP Design Example, IP Design Example, 732781

Hivatkozások

• Felhasználói kézikönyv