인텔 HDMI PHY FPGA IP 디자인 Example 사용자 가이드
HDMI PHY 설계 Example 인텔® Arria® 10 장치용 빠른 시작 가이드
HDMI PHY Intel® FPGA IP 설계 exampIntel Arria® 10 장치용 파일은 컴파일 및 하드웨어 테스트를 지원하는 HDMI 2.0 RX-TX 재전송 설계를 특징으로 합니다.
디자인 ex를 생성할 때amp파일, 매개변수 편집기는 자동으로 file하드웨어에서 디자인을 시뮬레이션, 컴파일 및 테스트하는 데 필요합니다.
그림 1. 개발 단계
관련 정보
HDMI PHY 인텔 FPGA IP 사용자 가이드
디자인 생성
Intel Quartus® Prime 소프트웨어의 HDMI PHY Intel FPGA IP 매개변수 편집기를 사용하여 설계 생성amp레.
그림 2. 설계 흐름 생성
- Intel Arria 10 장치 제품군을 대상으로 하는 프로젝트를 생성하고 원하는 장치를 선택합니다.
- IP 카탈로그에서 인터페이스 프로토콜 ➤ 오디오 및 비디오 ➤ HDMI TX PHY Intel FPGA IP(또는 HDMI RX PHY Intel FPGA IP)를 찾아 두 번 클릭합니다. 새 IP 변형 또는 새 IP 변형 창이 나타납니다.
- 사용자 지정 IP 변형의 최상위 이름을 지정합니다. 매개변수 편집기는 IP 변형 설정을 file .ip 또는 .qsys라는 이름이 붙었습니다.
- 확인을 클릭합니다. 매개변수 편집기가 나타납니다.
인텔사. 판권 소유. 인텔, 인텔 로고 및 기타 인텔 마크는 인텔의 상표입니다.
법인 또는 그 자회사. Intel은 Intel의 표준 보증에 따라 현재 사양에 대한 FPGA 및 반도체 제품의 성능을 보증하지만, 사전 통지 없이 언제든지 제품 및 서비스를 변경할 수 있는 권리를 보유합니다. 인텔은 인텔이 서면으로 명시적으로 동의한 경우를 제외하고 여기에 설명된 정보, 제품 또는 서비스의 적용 또는 사용으로 인해 발생하는 책임이나 책임을 지지 않습니다. 인텔 고객은 게시된 정보에 의존하기 전, 그리고 제품이나 서비스를 주문하기 전에 최신 버전의 장치 사양을 구하는 것이 좋습니다.
다른 이름과 브랜드는 다른 사람의 재산이라고 주장될 수 있습니다. - 디자인 엑스에서amp탭에서 Arria 10 HDMI RX-TX 재전송을 선택합니다.
- 시뮬레이션을 선택하여 테스트벤치를 생성하고 합성을 선택하여 하드웨어 설계 예를 생성합니다.amp르.
디자인을 생성하려면 다음 옵션 중 하나 이상을 선택해야 합니다.ample files.
둘 다 선택하면 생성 시간이 길어집니다. - 생성을 위해 File 형식을 지정하고 Verilog 또는 VHDL을 선택합니다.
- 대상 개발 키트의 경우 Intel Arria 10 GX FPGA Development를 선택하십시오.
전부. 개발 키트를 선택하면 대상 장치가 대상 보드의 장치와 일치하도록 변경됩니다. Intel Arria 10 GX FPGA 개발 키트의 경우 기본 장치는 10AX115S2F4I1SG입니다. - Ex 생성을 클릭합니다.amp르 디자인.
디자인 컴파일 및 테스트
하드웨어 ex에서 데모 테스트를 컴파일하고 실행하려면amp디자인하려면 다음 단계를 따르세요.
- 하드웨어 전 보장ample 디자인 생성이 완료되었습니다.
- Intel Quartus Prime 소프트웨어를 실행하고 .qpf file: /quartus/a10_hdmi2_demo.qpf
- 처리 ➤ 컴파일 시작을 클릭하십시오.
- 성공적인 컴파일 후 .sof file quartus/output_에서 생성됩니다.files 디렉토리.
- Bitec HDMI 2.0 FMC Daughter Card Rev 11을 온보드 FMC 포트 B(J2)에 연결합니다.
- Bitec FMC 도터 카드의 TX(P1)를 외부 비디오 소스에 연결합니다.
- Bitec FMC 도터 카드의 RX(P2)를 외부 비디오 싱크 또는 비디오 분석기에 연결합니다.
- 개발 보드의 모든 스위치가 기본 위치에 있는지 확인하십시오.
- 생성된 .sof를 사용하여 개발 보드에서 선택한 Intel Arria 10 장치를 구성합니다. file (도구 ➤ 프로그래머).
- 분석기는 소스에서 생성된 비디오를 표시해야 합니다. 디자인 컴파일 및 테스트
관련 정보
Intel Arria 10 FPGA 개발 키트 사용자 가이드
HDMI PHY 인텔 FPGA IP 설계 Examp파일 매개변수
표 1. HDMI PHY Intel FPGA IP 디자인 ExampIntel Arria 10의 매개변수
장치
이 옵션은 Intel Arria 10 장치에서만 사용할 수 있습니다.
| 매개변수 | 값 | 설명 |
| 사용 가능한 디자인 Example | ||
| 디자인 선택 | Arria 10 HDMI RX-TX 재전송 | 디자인을 선택하세요.amp생성할 수 있습니다. |
| 디자인 전ample Files | ||
| 시뮬레이션 | 켜기, 끄기 | 이 옵션을 켜서 필요한 files는 시뮬레이션 테스트벤치용입니다. |
| 합성 | 켜기, 끄기 | 이 옵션을 켜서 필요한 fileIntel Quartus Prime 컴파일 및 하드웨어 데모용입니다. |
| 생성된 HDL 형식 | ||
| 생성하다 File 체재 | 베릴로그, VHDL | 생성된 디자인 ex에 대해 선호하는 HDL 형식을 선택하십시오.ample file세트.
메모: 이 옵션은 생성된 최상위 IP의 형식만 결정합니다. file에스. 그 외 모든 것들 files(예: 예ample testbench 및 최상위 레벨 files는 하드웨어 데모용) Verilog HDL 형식입니다. |
| 타겟 개발 키트 | ||
| 보드 선택 | 개발 키트 없음, | 대상 디자인 ex에 대한 보드 선택amp르. |
| Arria 10 GX FPGA 개발 키트,
맞춤형 개발 키트 |
|
|
|
||
| 대상 장치 | ||
| 대상 장치 변경 | 켜기, 끄기 | 이 옵션을 켜고 개발 키트에 대해 선호하는 장치 변형을 선택합니다. |
HDMI 2.0 PHY 디자인 Example
HDMI PHY Intel FPGA IP 디자인 examp파일은 최대 6Gbps의 데이터 속도로 작동하는 XNUMX개의 RX 채널과 XNUMX개의 TX 채널로 구성된 하나의 HDMI 인스턴스 병렬 루프백을 보여줍니다.
생성된 HDMI PHY Intel FPGA IP 설계 example는 ex의 디자인과 동일합니다.ampHDMI Intel FPGA IP 코어에서 생성된 파일입니다. 그러나 이 디자인은 example는 HDMI Intel FPGA IP 코어 설계에서 맞춤형 RTL 대신 새로운 TX PHY, RX PHY 및 PHY 중재자를 사용합니다.amp르.
그림 3. HDMI 2.0 PHY 디자인 Example
| 기준 치수 | 설명 |
| RX PHY | RX PHY는 직렬 HDMI 데이터를 복구하고 이를 복구된 클록 도메인(rx_clk[2:0])의 병렬 형식으로 HDMI RX 코어에 보냅니다. 데이터가 비디오로 디코딩됩니다. |
| 기준 치수 | 설명 |
| AXI4 스트림 비디오를 통해 출력할 데이터입니다. RX PHY는 또한 PHY 인터페이스를 통해 vid_clk 및 ls_clk 신호를 HDMI RX 코어로 보냅니다. | |
| HDMI TX 코어 | HDMI TX 코어는 AXI4 스트림 비디오 데이터를 수신하고 이를 HDMI 형식 병렬 데이터로 인코딩합니다. HDMI TX 코어는 이 데이터를 TX PHY로 보냅니다. |
| HDMI RX 코어 | IP는 RX PHY로부터 직렬 데이터를 수신하고 데이터 정렬, 채널 기울기 조정, TMDS 디코딩, 보조 데이터 디코딩, 비디오 데이터 디코딩, 오디오 데이터 디코딩 및 디스크램블링을 수행합니다. |
| TX PHY | HDMI TX 코어로부터 병렬 데이터를 수신 및 직렬화하고 HDMI TMDS 스트림을 출력합니다. TX PHY는 HDMI TX 코어에 대해 tx_clk를 생성합니다. TX PHY는 또한 vid_clk 및 ls_clk를 생성하고 PHY 인터페이스를 통해 이러한 신호를 HDMI TX 코어로 보냅니다. |
| IOPLL | AXI300 스트림 인터페이스용 4MHz AXI 직렬 스트림 클럭을 생성합니다. |
| I2C 마스터 | 다양한 PCB 구성 요소를 구성합니다. |
하드웨어 및 소프트웨어 요구 사항
인텔은 다음 하드웨어 및 소프트웨어를 사용하여 디자인 ex를 테스트합니다.amp르.
하드웨어
- Intel Arria 10 GX FPGA 개발 키트
- HDMI 소스(GPU)
- HDMI 싱크(모니터)
- Bitec HDMI FMC 2.0 도터 카드(개정 11)
- HDMI 케이블
소프트웨어
- Intel Quartus Prime Pro Edition(하드웨어 테스트용)
- ModelSim* – 인텔 FPGA 에디션, ModelSim – 인텔 FPGA 스타터 에디션, NCSim,
Riviera-PRO*, VCS*(Verilog HDL만 해당)/VCS MX 또는 Xcelium* 병렬 시뮬레이터
디렉토리 구조
디렉토리에는 생성된 file HDMI Intel FPGA IP 설계용 examp르.
그림 4. Design Ex의 디렉터리 구조ample
재구성 시퀀스 흐름
그림 5. 다중 속도 재구성 시퀀스 흐름
그림은 컨트롤러가 입력 데이터 스트림과 기준 클록 주파수를 수신할 때 또는 트랜시버가 잠금 해제될 때 컨트롤러의 다중 속도 재구성 시퀀스 흐름을 보여줍니다.
인터페이스 신호
표에는 HDMI PHY Intel FPGA IP 디자인 ex에 대한 신호가 나열되어 있습니다.amp르.
표 3. 최상위 신호
| 신호 | 방향 | 너비 | 설명 |
| 온보드 발진기 신호 | |||
| clk_fpga_b3_p | 입력 | 1 | 코어 참조 클록을 위한 100MHz 프리 러닝 클록 |
| refclk_fmcb_p | 입력 | 1 | 트랜시버의 전원 켜기 교정을 위한 고정 속도 기준 클럭입니다. 기본적으로 625MHz이지만 어떤 주파수라도 가능합니다. |
| 사용자 푸시 버튼 및 LED | |||
| CPU_리셋n | 입력 | 1 | 글로벌 리셋 |
| user_led_g | 산출 | 2 | 녹색 LED 디스플레이 |
| FMC 포트 B의 HDMI FMC 도터 카드 핀 | |||
| fmcb_gbtclk_m2c_p_0 | 입력 | 1 | HDMI RX TMDS 클록 |
| fmcb_dp_m2c_p | 입력 | 3 | HDMI RX 빨간색, 녹색 및 파란색 데이터 채널
• 바이텍 도터 카드 개정 11 — [0]: RX TMDS 채널 1(녹색) — [1]: RX TMDS 채널 2(빨간색) — [2]: RX TMDS 채널 0(파란색) |
| fmcb_dp_c2m_p | 산출 | 4 | HDMI TX 클록, 빨간색, 녹색 및 파란색 데이터 채널
• 바이텍 도터 카드 개정 11 — [0]: TX TMDS 채널 2(빨간색) — [1]: TX TMDS 채널 1(녹색) — [2]: TX TMDS 채널 0(파란색) — [3]: TX TMDS 클록 채널 |
| fmcb_la_rx_p_9 | 입력 | 1 | HDMI RX +5V 전원 감지 |
| fmcb_la_rx_p_8 | 입력 | 1 | HDMI RX 핫 플러그 감지 |
| fmcb_la_rx_n_8 | 입력 | 1 | DDC 및 SCDC용 HDMI RX I2C SDA |
| fmcb_la_tx_p_10 | 입력 | 1 | DDC 및 SCDC용 HDMI RX I2C SCL |
| fmcb_la_tx_p_12 | 입력 | 1 | HDMI TX 핫 플러그 감지 |
| fmcb_la_tx_n_12 | 입력 | 1 | DDC 및 SCDC용 HDMI I2C SDA |
| fmcb_la_rx_p_10 | 입력 | 1 | DDC 및 SCDC용 HDMI I2C SCL |
| fmcb_la_tx_p_11 | 입력 | 1 | 리드라이버 제어를 위한 HDMI I2C SDA |
| fmcb_la_rx_n_9 | 입력 | 1 | 리드라이버 제어를 위한 HDMI I2C SCL |
클러킹 방식
다음은 HDMI PHY Intel FPGA IP 디자인 ex의 클러킹 방식입니다.amp르 :
- clk_fpga_b3_p는 NIOS 프로세서 및 제어 기능을 실행하기 위한 100MHz 고정 속도 클럭입니다. 제공된 주파수가 정확하면 user_led_g[1]이 매초 전환됩니다.
- refclk_fmcb_p는 트랜시버의 전원 켜기 교정을 위한 고정 속도 기준 클럭입니다. 기본적으로 625MHz이지만 어떤 주파수라도 가능합니다.
- fmcb_gbtclk_m2c_p_0은 HDMI RX용 TMDS 클럭입니다. 이 클록은 HDMI TX 트랜시버를 구동하는 데에도 사용됩니다. 제공된 주파수가 148.5MHz인 경우 user_led_g[0]은 XNUMX초마다 전환됩니다.
하드웨어 설정
HDMI PHY Intel FPGA IP 디자인 example는 HDMI 2.0b를 지원하며 표준 HDMI 비디오 스트림에 대한 루프스루 데모를 수행합니다.
하드웨어 테스트를 실행하려면 HDMI 인터페이스가 있는 그래픽 카드와 같은 HDMI 지원 장치를 Bitec HDMI 2.0 부속 카드의 HDMI RX 커넥터에 연결하십시오. 그러면 데이터가 트랜시버 RX 블록 및 HDMI RX로 라우팅됩니다.
- HDMI 싱크는 포트를 표준 비디오 스트림으로 디코딩하고 이를 클럭 복구 코어로 보냅니다.
- HDMI RX 코어는 AXI4 스트림 인터페이스를 통해 HDMI TX 코어로 루프백될 비디오, 보조 및 오디오 데이터를 디코딩합니다.
- FMC 도터 카드의 HDMI 소스 포트는 이미지를 모니터로 전송합니다.
- 시스템 재설정을 수행하려면 cpu_resetn 버튼을 한 번 누르십시오.
메모: 다른 Intel FPGA 개발 보드를 사용하려면 장치 할당과 핀 할당을 변경해야 합니다. 트랜시버 아날로그 설정은 Intel Arria 10 FPGA 개발 키트 및 Bitec HDMI 2.0 도터 카드에 대해 테스트되었습니다. 자신의 보드에 대한 설정을 수정할 수 있습니다.
HDMI PHY Intel에 대한 문서 개정 내역
FPGA IP 디자인 Example 사용자 가이드
| 문서 버전 | 인텔 Quatus 프라임 버전 | IP 버전 | 변화 |
| 2022.07.20 | 22.2 | 1.0.0 | 최초 출시. |
문서 / 리소스
 |
인텔 HDMI PHY FPGA IP 디자인 Example [PDF 파일] 사용자 가이드 HDMI PHY FPGA IP 설계 Example, HDMI PHY, FPGA IP 디자인 Example, HDMI PHY IP 디자인 Examp르, FPGA IP 설계 Examp르, IP 디자인 Examp르, 732781 |
