intel HDMI PHY FPGA IP dizainas Example Vartotojo vadovas

HDMI PHY dizainas Example Trumposios pradžios vadovas, skirtas „Intel® Arria® 10“ įrenginiams

HDMI PHY Intel® FPGA IP dizainas, pvzample skirta Intel Arria® 10 įrenginiams turi HDMI 2.0 RX-TX retransliavimo dizainą, kuris palaiko kompiliavimą ir aparatinės įrangos testavimą.
Kai sukuriate dizainą, pvzample, parametrų rengyklė automatiškai sukuria filebūtina modeliuoti, kompiliuoti ir išbandyti aparatinės įrangos dizainą.

1 pav. Kūrimo žingsniai

Susijusi informacija
HDMI PHY Intel FPGA IP vartotojo vadovas

Dizaino generavimas

Naudokite HDMI PHY Intel FPGA IP parametrų rengyklę Intel Quartus® Prime programinėje įrangoje, kad sukurtumėte dizainą ex.amples.

2 pav. Projektavimo srauto generavimas

1. Sukurkite projektą, skirtą Intel Arria 10 įrenginių šeimai, ir pasirinkite norimą įrenginį.
2. IP kataloge suraskite ir dukart spustelėkite Sąsajos protokolai ➤ Garsas ir vaizdo įrašas ➤ HDMI TX PHY Intel FPGA IP (arba HDMI RX PHY Intel FPGA IP). Pasirodo langas New IP Variant arba New IP Variation.
3. Nurodykite savo tinkinto IP varianto aukščiausio lygio pavadinimą. Parametrų rengyklė išsaugo IP varianto nustatymus a file pavadintas .ip arba .qsys.
4. Spustelėkite Gerai. Pasirodo parametrų rengyklė.
   Intel korporacija. Visos teisės saugomos. „Intel“, „Intel“ logotipas ir kiti „Intel“ ženklai yra „Intel“ prekių ženklai
   Korporacija ar jos dukterinės įmonės. „Intel“ garantuoja savo FPGA ir puslaidininkinių produktų veikimą pagal dabartines specifikacijas pagal standartinę „Intel“ garantiją, tačiau pasilieka teisę bet kuriuo metu be įspėjimo keisti bet kokius gaminius ir paslaugas. „Intel“ neprisiima jokios atsakomybės ar įsipareigojimų, kylančių dėl bet kokios čia aprašytos informacijos, produkto ar paslaugos taikymo ar naudojimo, išskyrus atvejus, kai „Intel“ aiškiai sutiko raštu. „Intel“ klientams patariama įsigyti naujausią įrenginio specifikacijų versiją prieš pasikliaujant bet kokia paskelbta informacija ir prieš užsakant produktus ar paslaugas.
   Kiti pavadinimai ir prekės ženklai gali būti laikomi kitų nuosavybe.
5. Apie dizainą Exampskirtuke pasirinkite Arria 10 HDMI RX-TX Retransmit.
6. Pasirinkite Modeliavimas, kad sukurtumėte bandymų stendą, ir pasirinkite Sintezė, kad sukurtumėte aparatinės įrangos dizainą, pvzample.
   Norėdami sukurti dizainą, turite pasirinkti bent vieną iš šių parinkčiųample files.
   Jei pasirinksite abu, generavimo laikas bus ilgesnis.
7. Dėl generavimo File Formatas, pasirinkite Verilog arba VHDL.
8. „Target Development Kit“ pasirinkite „Intel Arria 10 GX FPGA Development“.
   rinkinys. Jei pasirinksite kūrimo rinkinį, tikslinis įrenginys pasikeis, kad atitiktų įrenginį tikslinėje plokštėje. „Intel Arria 10 GX FPGA Development Kit“ numatytasis įrenginys yra 10AX115S2F4I1SG.
9. Spustelėkite Generuoti example Dizainas.

Dizaino sudarymas ir testavimas

Norėdami sudaryti ir paleisti demonstracinį testą aparatinėje įrangoje, pvzampdizainas, atlikite šiuos veiksmus:

1. Įsitikinkite, kad aparatinė įranga, pvzampdizaino generavimas baigtas.
2. Paleiskite „Intel Quartus Prime“ programinę įrangą ir atidarykite .qpf file: /quartus/a10_hdmi2_demo.qpf
3. Spustelėkite Apdorojimas ➤ Pradėti kompiliavimą.
4. Po sėkmingo kompiliavimo, .sof file yra generuojamas quartus/ output_files katalogą.
5. Prijunkite Bitec HDMI 2.0 FMC dukterinę kortelę Rev 11 prie plokštės FMC prievado B (J2).
6. Prijunkite Bitec FMC dukterinės kortelės TX (P1) prie išorinio vaizdo šaltinio.
7. Prijunkite Bitec FMC dukterinės kortelės RX (P2) prie išorinės vaizdo kriauklės arba vaizdo analizatoriaus.
8. Įsitikinkite, kad visi kūrimo plokštės jungikliai yra numatytoje padėtyje.
9. Kūrimo plokštėje sukonfigūruokite pasirinktą Intel Arria 10 įrenginį naudodami sugeneruotą .sof file (Įrankiai ➤ Programuotojas).
10. Analizatorius turėtų rodyti vaizdo įrašą, sugeneruotą iš šaltinio. Dizaino sudarymas ir testavimas

Susijusi informacija
„Intel Arria 10 FPGA Development Kit“ vartotojo vadovas

HDMI PHY Intel FPGA IP dizainas Example Parameters

1 lentelė. HDMI PHY Intel FPGA IP dizainas Examp„Intel Arria 10“ parametrai
Prietaisai

Šios parinktys galimos tik „Intel Arria 10“ įrenginiams.

Parametras	Vertė	Aprašymas
Galimas dizainas Example
Pasirinkite Dizainas	Arria 10 HDMI RX-TX retransliacija	Pasirinkite dizainą, pvzample turi būti sukurtas.

Dizainas Pvzample Files
Modeliavimas	Įjungti išjungti	Įjunkite šią parinktį, kad sugeneruotumėte būtiną files modeliavimo bandymo stendui.
Sintezė	Įjungti išjungti	Įjunkite šią parinktį, kad sugeneruotumėte būtiną file„Intel Quartus Prime“ kompiliavimui ir aparatinės įrangos demonstravimui.

Sukurtas HDL formatas
Generuoti File Formatas	Verilog, VHDL	Sukurtam dizainui pasirinkite pageidaujamą HDL formatą, pvzample filerinkinys. Pastaba: Ši parinktis nustato tik sugeneruoto aukščiausio lygio IP formatą files. Visi kiti files (pvz., pvzample testbenches ir aukščiausio lygio files aparatūros demonstravimui) yra Verilog HDL formatu.

Tikslinės plėtros rinkinys
Pasirinkite lentą	Nėra plėtros rinkinio,	Pasirinkite tikslinio dizaino plokštę, pvzample.
	Arria 10 GX FPGA plėtros rinkinys, Individualus kūrimo rinkinys	Nėra kūrimo rinkinio: ši parinktis neapima visų dizaino techninės įrangos aspektų, pvzample. IP šerdis nustato visus kaiščių priskyrimus virtualiems kaiščiams. „Arria 10 GX FPGA Development Kit“: ši parinktis automatiškai parenka tikslinį projekto įrenginį, kad jis atitiktų įrenginį šiame kūrimo rinkinyje. Galite pakeisti tikslinį įrenginį naudodami Pakeiskite tikslinį įrenginį parametrą, jei plokštės versija turi kitą įrenginio variantą. IP branduolys nustato visus kaiščių priskyrimus pagal kūrimo rinkinį.
		Individualus kūrimo rinkinys: ši parinktis leidžia kurti pvzampbus išbandytas trečiosios šalies kūrimo rinkinyje su Intel FPGA. Gali tekti patiems nustatyti smeigtukų priskyrimus.

Tikslinis įrenginys
Pakeiskite tikslinį įrenginį	Įjungti išjungti	Įjunkite šią parinktį ir pasirinkite pageidaujamą kūrimo rinkinio įrenginio variantą.

HDMI 2.0 PHY Design Example

HDMI PHY Intel FPGA IP dizainas, pvzample demonstruoja vieną HDMI egzempliorių lygiagrečią kilpą, susidedančią iš trijų RX kanalų ir keturių TX kanalų, veikiančių iki 6 Gbps duomenų perdavimo sparta.

Sukurtas HDMI PHY Intel FPGA IP dizainas, pvzample yra toks pat kaip dizainas example generuojamas HDMI Intel FPGA IP branduolyje. Tačiau šis dizainas, pvzample naudoja naująjį TX PHY, RX PHY ir PHY arbitrą, o ne tinkintą RTL HDMI Intel FPGA IP pagrindiniame projekte, pvz.ample.

3 pav. HDMI 2.0 PHY Design Example

Modulis	Aprašymas
RX PHY	RX PHY atkuria serijinius HDMI duomenis ir siunčia juos į HDMI RX branduolį lygiagrečiu formatu atkurtuose laikrodžio domenuose (rx_clk[2:0]). Duomenys iššifruojami į vaizdo įrašą

Modulis	Aprašymas
	duomenys turi būti išvesti per AXI4 srauto vaizdo įrašą. RX PHY taip pat siunčia vid_clk ir ls_clk signalus į HDMI RX šerdį per PHY sąsają.
HDMI TX branduolys	HDMI TX šerdis priima AXI4 srauto vaizdo duomenis ir užkoduoja juos į HDMI formato lygiagrečius duomenis. HDMI TX šerdis siunčia šiuos duomenis į TX PHY.
HDMI RX branduolys	IP gauna serijinius duomenis iš RX PHY ir atlieka duomenų derinimą, kanalų iškrypimą, TMDS dekodavimą, pagalbinių duomenų dekodavimą, vaizdo duomenų dekodavimą, garso duomenų dekodavimą ir iššifravimą.
TX PHY	Priima ir nuosekliai tvarko lygiagrečius duomenis iš HDMI TX šerdies ir išveda HDMI TMDS srautus. TX PHY gamina tx_clk HDMI TX šerdies. TX PHY taip pat generuoja vid_clk ir ls_clk ir siunčia šiuos signalus į HDMI TX šerdį per PHY sąsają.
IOPLL	Sugeneruoja 300 MHz AXI nuoseklųjį srauto laikrodį AXI4 srauto sąsajai.
I2C meistras	Norėdami sukonfigūruoti įvairius PCB komponentus.

Aparatinės ir programinės įrangos reikalavimai

„Intel“ naudoja šią aparatinę ir programinę įrangą, kad išbandytų dizainą, pvzample.

Aparatūra

• Intel Arria 10 GX FPGA kūrimo rinkinys
• HDMI šaltinis (grafikos procesoriaus blokas (GPU)
• HDMI kriauklė (monitorius)
• Bitec HDMI FMC 2.0 dukterinė kortelė (11 versija)
• HDMI laidai

Programinė įranga

• „Intel Quartus Prime Pro Edition“ (aparatinės įrangos testavimui)
• ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
  Riviera-PRO*, VCS* (tik Verilog HDL) / VCS MX arba Xcelium* lygiagretusis simuliatorius

Katalogo struktūra

Kataloguose yra sugeneruota file HDMI Intel FPGA IP dizainui, pvzample.

4 pav. Katalogo struktūra projektavimui Example

Perkonfigūravimo sekos srautas

5 pav. Kelių spartų perkonfigūravimo sekos srautas 

Paveikslėlyje parodytas valdiklio kelių spartų perkonfigūravimo sekos srautas, kai jis gauna įvesties duomenų srautą ir atskaitos laikrodžio dažnį arba kai siųstuvas-imtuvas atrakinamas.

Sąsajos signalai

Lentelėse pateikiami HDMI PHY Intel FPGA IP dizaino signalai, pvzample.

3 lentelė. Aukščiausio lygio signalai

Signalas	Kryptis	Plotis	Aprašymas
Borto osciliatoriaus signalas
clk_fpga_b3_p	Įvestis	1	100 MHz laisvai veikiantis laikrodis pagrindiniam atskaitos laikrodžiui
refclk_fmcb_p	Įvestis	1	Fiksuoto greičio atskaitos laikrodis, skirtas siųstuvo-imtuvo įjungimo kalibravimui. Pagal numatytuosius nustatymus jis yra 625 MHz, bet gali būti bet kokio dažnio

Vartotojo mygtukai ir šviesos diodai
cpu_resetn	Įvestis	1	Visuotinis atstatymas
user_led_g	Išvestis	2	Žalias LED ekranas

HDMI FMC dukterinės kortelės kaiščiai FMC prievade B
fmcb_gbtclk_m2c_p_0	Įvestis	1	HDMI RX TMDS laikrodis
fmcb_dp_m2c_p	Įvestis	3	HDMI RX raudoni, žali ir mėlyni duomenų kanalai • Bitec dukterinės kortelės 11 versija — [0]: RX TMDS 1 kanalas (žalias) — [1]: RX TMDS 2 kanalas (raudonas) — [2]: RX TMDS kanalas 0 (mėlynas)
fmcb_dp_c2m_p	Išvestis	4	HDMI TX laikrodis, raudoni, žali ir mėlyni duomenų kanalai • Bitec dukterinės kortelės 11 versija — [0]: TX TMDS 2 kanalas (raudonas) — [1]: TX TMDS 1 kanalas (žalias) — [2]: TX TMDS kanalas 0 (mėlynas) — [3]: TX TMDS laikrodžio kanalas
fmcb_la_rx_p_9	Įvestis	1	HDMI RX +5V maitinimo aptikimas
fmcb_la_rx_p_8	Įvestis	1	HDMI RX karšto kištuko aptikimas
fmcb_la_rx_n_8	Įvestis	1	HDMI RX I2C SDA, skirtas DDC ir SCDC
fmcb_la_tx_p_10	Įvestis	1	HDMI RX I2C SCL, skirtas DDC ir SCDC
fmcb_la_tx_p_12	Įvestis	1	HDMI TX karšto kištuko aptikimas
fmcb_la_tx_n_12	Įvestis	1	HDMI I2C SDA, skirtas DDC ir SCDC
fmcb_la_rx_p_10	Įvestis	1	HDMI I2C SCL, skirtas DDC ir SCDC
fmcb_la_tx_p_11	Įvestis	1	HDMI I2C SDA, skirtas tvarkyklės valdymui
fmcb_la_rx_n_9	Įvestis	1	HDMI I2C SCL, skirtas tvarkyklės valdymui

Laikrodžio schema

Toliau pateikiama HDMI PHY Intel FPGA IP dizaino, pvz., laikrodžio schemaampLe:

• clk_fpga_b3_p yra 100 MHz fiksuoto dažnio laikrodis, skirtas NIOS procesoriui ir valdymo funkcijoms paleisti. Jei pateiktas dažnis yra teisingas, user_led_g[1] persijungia kas sekundę.
• refclk_fmcb_p yra fiksuoto greičio atskaitos laikrodis, skirtas siųstuvų-imtuvų įjungimui kalibruoti. Pagal numatytuosius nustatymus jis yra 625 MHz, bet gali būti bet kokio dažnio.
• fmcb_gbtclk_m2c_p_0 yra HDMI RX TMDS laikrodis. Šis laikrodis taip pat naudojamas HDMI TX siųstuvams-imtuvams valdyti. Jei tiekiamas dažnis yra 148.5 MHz, user_led_g[0] persijungia kas sekundę.

Aparatinės įrangos sąranka

HDMI PHY Intel FPGA IP dizainas, pvzample yra HDMI 2.0b ir demonstruoja standartinio HDMI vaizdo srauto kilpą.

Norėdami atlikti aparatinės įrangos testą, prijunkite įrenginį, palaikantį HDMI ryšį, pvz., vaizdo plokštę su HDMI sąsaja, prie dukterinės Bitec HDMI 2.0 plokštės HDMI RX jungties, kuri nukreipia duomenis į siųstuvo-imtuvo RX bloką ir HDMI RX.

1. HDMI kriauklė dekoduoja prievadą į standartinį vaizdo srautą ir siunčia jį į laikrodžio atkūrimo šerdį.
2. HDMI RX šerdis dekoduoja vaizdo, pagalbinius ir garso duomenis, kad jie per AXI4 srauto sąsają būtų perkeliami atgal į HDMI TX šerdį.
3. FMC dukterinės kortelės HDMI šaltinio prievadas perduoda vaizdą į monitorių.
4. Vieną kartą paspauskite mygtuką cpu_resetn, kad iš naujo nustatytumėte sistemą.
   Pastaba: Jei norite naudoti kitą Intel FPGA kūrimo plokštę, turite pakeisti įrenginio ir kaiščių priskyrimus. Siųstuvo-imtuvo analoginis nustatymas išbandytas naudojant Intel Arria 10 FPGA kūrimo rinkinį ir Bitec HDMI 2.0 dukterinę kortelę. Galite keisti savo plokštės nustatymus.

Dokumento peržiūros istorija, skirta HDMI PHY Intel
FPGA IP dizainas Example Vartotojo vadovas

Dokumento versija	Intel Quartus Prime versija	IP versija	Pakeitimai
2022.07.20	22.2	1.0.0	Pradinis išleidimas.

Dokumentai / Ištekliai

intel HDMI PHY FPGA IP dizainas Example [pdfVartotojo vadovas HDMI PHY FPGA IP dizainas Example, HDMI PHY, FPGA IP dizainas Example, HDMI PHY IP dizainas Example, FPGA IP dizainas Example, IP dizainas ExampLt, 732781

Nuorodos

• Vartotojo vadovas