इंटेल HDMI PHY FPGA IP डिझाइन उदाampवापरकर्ता मार्गदर्शक
HDMI PHY डिझाइन उदाampIntel® Arria® 10 उपकरणांसाठी जलद प्रारंभ मार्गदर्शक
HDMI PHY Intel® FPGA IP डिझाइन उदाample for Intel Arria® 10 उपकरणांमध्ये HDMI 2.0 RX-TX रीट्रांसमिट डिझाइन आहे जे संकलन आणि हार्डवेअर चाचणीला समर्थन देते.
तुम्ही डिझाईन व्युत्पन्न करता तेव्हा माजीample, पॅरामीटर एडिटर आपोआप तयार करतो fileहार्डवेअरमध्ये डिझाइनचे अनुकरण करणे, संकलित करणे आणि चाचणी करणे आवश्यक आहे.
आकृती 1. विकासाचे टप्पे
संबंधित माहिती
HDMI PHY इंटेल FPGA IP वापरकर्ता मार्गदर्शक
डिझाइन तयार करणे
इंटेल क्वार्टस® प्राइम सॉफ्टवेअरमधील HDMI PHY इंटेल FPGA IP पॅरामीटर एडिटर वापराampलेस
आकृती 2. डिझाइन फ्लो निर्माण करणे
- Intel Arria 10 डिव्हाइस कुटुंबाला लक्ष्य करणारा प्रकल्प तयार करा आणि इच्छित डिव्हाइस निवडा.
- IP कॅटलॉगमध्ये, इंटरफेस प्रोटोकॉल ➤ ऑडिओ आणि व्हिडिओ ➤ HDMI TX PHY Intel FPGA IP (किंवा HDMI RX PHY Intel FPGA IP) शोधा आणि डबल-क्लिक करा. नवीन आयपी व्हेरिएंट किंवा नवीन आयपी व्हेरिएशन विंडो दिसेल.
- तुमच्या सानुकूल IP भिन्नतेसाठी उच्च-स्तरीय नाव निर्दिष्ट करा. पॅरामीटर एडिटर आयपी व्हेरिएशन सेटिंग्ज a मध्ये सेव्ह करतो file .ip किंवा .qsys नावाचे.
- ओके क्लिक करा. पॅरामीटर एडिटर दिसेल.
इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेलचे ट्रेडमार्क आहेत
कॉर्पोरेशन किंवा त्याच्या उपकंपन्या. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो.
इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो. - डिझाईन वर माजीample टॅबवर, Arria 10 HDMI RX-TX Retransmit निवडा.
- टेस्टबेंच जनरेट करण्यासाठी सिम्युलेशन निवडा आणि हार्डवेअर डिझाइन तयार करण्यासाठी सिंथेसिस निवडाampले
डिझाइन एक्स व्युत्पन्न करण्यासाठी तुम्ही यापैकी किमान एक पर्याय निवडणे आवश्यक आहेample files.
तुम्ही दोन्ही निवडल्यास, जनरेशन वेळ जास्त असेल. - जनरेटसाठी File फॉरमॅट करा, व्हेरिलॉग किंवा VHDL निवडा.
- लक्ष्य विकास किटसाठी, Intel Arria 10 GX FPGA विकास निवडा
किट. तुम्ही डेव्हलपमेंट किट निवडल्यास, लक्ष्य बोर्डवरील डिव्हाइसशी जुळण्यासाठी लक्ष्य डिव्हाइस बदलते. Intel Arria 10 GX FPGA डेव्हलपमेंट किटसाठी, डीफॉल्ट डिव्हाइस 10AX115S2F4I1SG आहे. - जनरेट एक्स वर क्लिक कराampले डिझाइन.
डिझाइनचे संकलन आणि चाचणी
हार्डवेअर एक्स वर प्रात्यक्षिक चाचणी संकलित करण्यासाठी आणि चालविण्यासाठीampडिझाइनसाठी, या चरणांचे अनुसरण करा:
- हार्डवेअर उदा याची खात्री कराample डिझाइन निर्मिती पूर्ण झाली आहे.
- इंटेल क्वार्टस प्राइम सॉफ्टवेअर लाँच करा आणि उघडा .qpf file: /quartus/a10_hdmi2_demo.qpf
- क्लिक करा प्रक्रिया करणे ➤ संकलन सुरू करा.
- यशस्वी संकलनानंतर .sof file क्वार्टस/आउटपुट मध्ये व्युत्पन्न केले जाते.files निर्देशिका.
- Bitec HDMI 2.0 FMC डॉटर कार्ड Rev 11 ला ऑन-बोर्ड FMC पोर्ट B (J2) शी कनेक्ट करा.
- Bitec FMC कन्या कार्डचे TX (P1) बाह्य व्हिडिओ स्रोताशी कनेक्ट करा.
- Bitec FMC कन्या कार्डचे RX (P2) बाह्य व्हिडिओ सिंक किंवा व्हिडिओ विश्लेषकशी कनेक्ट करा.
- डेव्हलपमेंट बोर्डवरील सर्व स्विच डीफॉल्ट स्थितीत असल्याची खात्री करा.
- व्युत्पन्न केलेले .sof वापरून डेव्हलपमेंट बोर्डवर निवडलेले Intel Arria 10 डिव्हाइस कॉन्फिगर करा. file (साधने ➤ प्रोग्रामर).
- विश्लेषकाने स्त्रोतापासून तयार केलेला व्हिडिओ प्रदर्शित केला पाहिजे. डिझाइनचे संकलन आणि चाचणी
संबंधित माहिती
इंटेल एरिया 10 एफपीजीए डेव्हलपमेंट किट वापरकर्ता मार्गदर्शक
HDMI PHY इंटेल FPGA IP डिझाइन उदाampले पॅरामीटर्स
तक्ता 1. HDMI PHY इंटेल FPGA IP डिझाइन उदाampइंटेल एरिया 10 साठी पॅरामीटर्स
उपकरणे
हे पर्याय फक्त Intel Arria 10 उपकरणांसाठी उपलब्ध आहेत.
| पॅरामीटर | मूल्य | वर्णन |
| उपलब्ध डिझाइन उदाample | ||
| डिझाइन निवडा | Arria 10 HDMI RX-TX रीट्रांसमिट | डिझाइन माजी निवडाample व्युत्पन्न करणे. |
| डिझाईन माजीample Files | ||
| अनुकरण | चालु बंद | आवश्यक व्युत्पन्न करण्यासाठी हा पर्याय चालू करा fileसिम्युलेशन टेस्टबेंचसाठी s. |
| संश्लेषण | चालु बंद | आवश्यक व्युत्पन्न करण्यासाठी हा पर्याय चालू करा fileइंटेल क्वार्टस प्राइम संकलन आणि हार्डवेअर प्रात्यक्षिकासाठी एस. |
| व्युत्पन्न एचडीएल स्वरूप | ||
| निर्माण करा File स्वरूप | व्हेरिलॉग, व्हीएचडीएल | व्युत्पन्न केलेल्या डिझाईनसाठी तुमचे पसंतीचे HDL फॉरमॅट निवडाample fileसेट
टीप: हा पर्याय केवळ व्युत्पन्न केलेल्या शीर्ष स्तरीय IP साठी स्वरूप निर्धारित करतो files बाकी सगळे files (उदा., उदाample testbenches आणि शीर्ष स्तर files हार्डवेअर प्रात्यक्षिकासाठी) वेरिलॉग एचडीएल फॉरमॅटमध्ये आहेत. |
| लक्ष्य विकास किट | ||
| बोर्ड निवडा | डेव्हलपमेंट किट नाही, | लक्ष्यित डिझाइनसाठी बोर्ड निवडाampले |
| Arria 10 GX FPGA डेव्हलपमेंट किट,
सानुकूल विकास किट |
|
|
|
||
| लक्ष्य डिव्हाइस | ||
| लक्ष्य डिव्हाइस बदला | चालु बंद | हा पर्याय चालू करा आणि डेव्हलपमेंट किटसाठी प्राधान्यकृत डिव्हाइस प्रकार निवडा. |
HDMI 2.0 PHY डिझाइन उदाample
HDMI PHY इंटेल FPGA IP डिझाइन माजीample तीन RX चॅनेल आणि चार TX चॅनेलचा समावेश असलेले एक HDMI उदाहरण समांतर लूपबॅक प्रदर्शित करते, जे 6 Gbps पर्यंत डेटा दरांवर कार्य करते.
व्युत्पन्न केलेले HDMI PHY इंटेल FPGA IP डिझाइन माजीample हे डिझाइन माजी सारखेच आहेample HDMI Intel FPGA IP कोर मध्ये व्युत्पन्न केले. तथापि, हे डिझाइन माजीample HDMI Intel FPGA IP कोर डिझाइन माजी मध्ये कस्टम RTL ऐवजी नवीन TX PHY, RX PHY आणि PHY आर्बिटर वापरतेampले
आकृती 3. HDMI 2.0 PHY डिझाइन उदाample
| मॉड्यूल | वर्णन |
| RX PHY | RX PHY सिरीयल HDMI डेटा पुनर्प्राप्त करते आणि पुनर्प्राप्त केलेल्या घड्याळ डोमेन (rx_clk[2:0]) वर समांतर स्वरूपात HDMI RX कोरला पाठवते. डेटा व्हिडिओमध्ये डीकोड केला जातो |
| मॉड्यूल | वर्णन |
| AXI4-स्ट्रीम व्हिडिओद्वारे आउटपुट करण्यासाठी डेटा. RX PHY PHY इंटरफेसद्वारे HDMI RX कोरला vid_clk आणि ls_clk सिग्नल देखील पाठवते. | |
| HDMI TX कोर | HDMI TX कोरला AXI4-स्ट्रीम व्हिडिओ डेटा प्राप्त होतो आणि तो HDMI फॉरमॅट समांतर डेटामध्ये एन्कोड करतो. HDMI TX कोर हा डेटा TX PHY ला पाठवतो. |
| HDMI RX कोर | IP ला RX PHY कडून अनुक्रमांक डेटा प्राप्त होतो आणि डेटा संरेखन, चॅनेल डेस्क्यू, TMDS डीकोडिंग, सहायक डेटा डीकोडिंग, व्हिडिओ डेटा डीकोडिंग, ऑडिओ डेटा डीकोडिंग आणि डिसकॅम्बलिंग करते. |
| TX PHY | HDMI TX कोर वरून समांतर डेटा प्राप्त आणि अनुक्रमित करते आणि HDMI TMDS प्रवाह आउटपुट करते. TX PHY HDMI TX कोरसाठी tx_clk तयार करते. TX PHY vid_clk आणि ls_clk देखील जनरेट करते आणि हे सिग्नल PHY इंटरफेसद्वारे HDMI TX कोरला पाठवते. |
| IOPLL | AXI300- स्ट्रीम इंटरफेससाठी 4 MHz AXI सिरीयल स्ट्रीम घड्याळ व्युत्पन्न करते. |
| I2C मास्टर | विविध PCB घटक कॉन्फिगर करण्यासाठी. |
हार्डवेअर आणि सॉफ्टवेअर आवश्यकता
इंटेल खालील हार्डवेअर आणि सॉफ्टवेअर वापरते डिझाइनची चाचणी करण्यासाठीampले
हार्डवेअर
- इंटेल एरिया 10 GX FPGA डेव्हलपमेंट किट
- HDMI स्रोत (ग्राफिक्स प्रोसेसर युनिट (GPU)
- HDMI सिंक (मॉनिटर)
- Bitec HDMI FMC 2.0 कन्या कार्ड (पुनरावृत्ती 11)
- HDMI केबल्स
सॉफ्टवेअर
- इंटेल क्वार्टस प्राइम प्रो एडिशन (हार्डवेअर चाचणीसाठी)
- मॉडेलसिम* – इंटेल एफपीजीए संस्करण, मॉडेलसिम – इंटेल एफपीजीए स्टार्टर संस्करण, एनसीएसिम,
Riviera-PRO*, VCS* (केवळ Verilog HDL)/VCS MX, किंवा Xcelium* समांतर सिम्युलेटर
निर्देशिका संरचना
निर्देशिकांमध्ये व्युत्पन्न केलेले असते file एचडीएमआय इंटेल एफपीजीए आयपी डिझाइनसाठीampले
आकृती 4. डिझाईनसाठी डिरेक्टरी स्ट्रक्चर उदाample
पुनर्रचना अनुक्रम प्रवाह
आकृती 5. मल्टी-रेट रीकॉन्फिगरेशन अनुक्रम प्रवाह
जेव्हा इनपुट डेटा प्रवाह आणि संदर्भ घड्याळ वारंवारता प्राप्त होते किंवा ट्रान्सीव्हर अनलॉक केलेले असते तेव्हा कंट्रोलरचा मल्टी-रेट रीकॉन्फिगरेशन अनुक्रम प्रवाह आकृती स्पष्ट करते.
इंटरफेस सिग्नल
टेबल्स HDMI PHY Intel FPGA IP डिझाईन ex साठी सिग्नल्सची यादी करतातampले
तक्ता 3. शीर्ष-स्तरीय सिग्नल
| सिग्नल | दिशा | रुंदी | वर्णन |
| ऑन-बोर्ड ऑसिलेटर सिग्नल | |||
| clk_fpga_b3_p | इनपुट | 1 | कोर संदर्भ घड्याळासाठी 100 MHz विनामूल्य चालू घड्याळ |
| refclk_fmcb_p | इनपुट | 1 | ट्रान्सीव्हरच्या पॉवर-अप कॅलिब्रेशनसाठी निश्चित दर संदर्भ घड्याळ. हे डीफॉल्टनुसार 625 MHz आहे परंतु कोणत्याही वारंवारतेचे असू शकते |
| वापरकर्ता पुश बटणे आणि LEDs | |||
| cpu_resetn | इनपुट | 1 | जागतिक रीसेट |
| user_led_g | आउटपुट | 2 | हिरवा एलईडी डिस्प्ले |
| FMC पोर्ट B वर HDMI FMC डॉटर कार्ड पिन | |||
| fmcb_gbtclk_m2c_p_0 | इनपुट | 1 | HDMI RX TMDS घड्याळ |
| fmcb_dp_m2c_p | इनपुट | 3 | HDMI RX लाल, हिरवा आणि निळा डेटा चॅनेल
• Bitec कन्या कार्ड पुनरावृत्ती 11 — [0]: RX TMDS चॅनल 1 (हिरवा) — [१]: RX TMDS चॅनल 1 (लाल) — [२]: RX TMDS चॅनल 2 (निळा) |
| fmcb_dp_c2m_p | आउटपुट | 4 | HDMI TX घड्याळ, लाल, हिरवे आणि निळे डेटा चॅनेल
• Bitec कन्या कार्ड पुनरावृत्ती 11 — [0]: TX TMDS चॅनल 2 (लाल) — [१]: TX TMDS चॅनल 1 (हिरवा) — [२]: TX TMDS चॅनल 2 (निळा) — [३]: TX TMDS घड्याळ चॅनेल |
| fmcb_la_rx_p_9 | इनपुट | 1 | HDMI RX +5V पॉवर डिटेक्ट |
| fmcb_la_rx_p_8 | इनपुट | 1 | HDMI RX हॉट प्लग डिटेक्ट |
| fmcb_la_rx_n_8 | इनपुट | 1 | DDC आणि SCDC साठी HDMI RX I2C SDA |
| fmcb_la_tx_p_10 | इनपुट | 1 | DDC आणि SCDC साठी HDMI RX I2C SCL |
| fmcb_la_tx_p_12 | इनपुट | 1 | HDMI TX हॉट प्लग डिटेक्ट |
| fmcb_la_tx_n_12 | इनपुट | 1 | DDC आणि SCDC साठी HDMI I2C SDA |
| fmcb_la_rx_p_10 | इनपुट | 1 | DDC आणि SCDC साठी HDMI I2C SCL |
| fmcb_la_tx_p_11 | इनपुट | 1 | रिड्रिव्हर नियंत्रणासाठी HDMI I2C SDA |
| fmcb_la_rx_n_9 | इनपुट | 1 | रिड्रिव्हर नियंत्रणासाठी HDMI I2C SCL |
घड्याळ योजना
एचडीएमआय पीएचवाय इंटेल एफपीजीए आयपी डिझाइन एक्सची क्लॉकिंग स्कीम खालीलप्रमाणे आहेampले:
- clk_fpga_b3_p NIOS प्रोसेसर आणि कंट्रोल फंक्शन्स चालवण्यासाठी 100 MHz निश्चित दराचे घड्याळ आहे. पुरवलेली वारंवारता योग्य असल्यास, user_led_g[1] प्रत्येक सेकंदाला टॉगल करते.
- refclk_fmcb_p हे ट्रान्सीव्हर्सच्या पॉवर-अप कॅलिब्रेशनसाठी निश्चित दर संदर्भ घड्याळ आहे. हे डीफॉल्टनुसार 625 MHz आहे परंतु कोणत्याही वारंवारतेचे असू शकते.
- fmcb_gbtclk_m2c_p_0 हे HDMI RX साठी TMDS घड्याळ आहे. हे घड्याळ HDMI TX ट्रान्सीव्हर्स चालविण्यासाठी देखील वापरले जाते. पुरवलेली वारंवारता 148.5 MHz असल्यास, user_led_g[0] प्रत्येक सेकंदाला टॉगल करते.
हार्डवेअर सेटअप
HDMI PHY इंटेल FPGA IP डिझाइन माजीample HDMI 2.0b सक्षम आहे आणि मानक HDMI व्हिडिओ प्रवाहासाठी लूप-थ्रू प्रात्यक्षिक करते.
हार्डवेअर चाचणी चालवण्यासाठी, HDMI-सक्षम डिव्हाइस जसे की HDMI इंटरफेस असलेले ग्राफिक्स कार्ड Bitec HDMI 2.0 कन्या कार्डवरील HDMI RX कनेक्टरशी कनेक्ट करा, जे ट्रान्सीव्हर RX ब्लॉक आणि HDMI RX कडे डेटा रूट करते.
- HDMI सिंक पोर्टला मानक व्हिडिओ प्रवाहात डीकोड करते आणि ते घड्याळ पुनर्प्राप्ती कोरवर पाठवते.
- HDMI RX कोर व्हिडिओ, सहाय्यक, आणि ऑडिओ डेटाला AXI4-स्ट्रीम इंटरफेसद्वारे HDMI TX कोरमध्ये परत लूप करण्यासाठी डीकोड करतो.
- FMC कन्या कार्डचे HDMI स्त्रोत पोर्ट प्रतिमा मॉनिटरवर प्रसारित करते.
- सिस्टम रीसेट करण्यासाठी एकदा cpu_resetn बटण दाबा.
टीप: तुम्हाला दुसरे Intel FPGA डेव्हलपमेंट बोर्ड वापरायचे असल्यास, तुम्ही डिव्हाइस असाइनमेंट आणि पिन असाइनमेंट बदलणे आवश्यक आहे. इंटेल एरिया 10 FPGA डेव्हलपमेंट किट आणि Bitec HDMI 2.0 कन्या कार्डसाठी ट्रान्सीव्हर अॅनालॉग सेटिंगची चाचणी केली जाते. तुम्ही तुमच्या स्वतःच्या बोर्डसाठी सेटिंग्ज बदलू शकता.
HDMI PHY इंटेलसाठी दस्तऐवज पुनरावृत्ती इतिहास
FPGA IP डिझाइन उदाampवापरकर्ता मार्गदर्शक
| दस्तऐवज आवृत्ती | इंटेल क्वार्टस प्राइम आवृत्ती | आयपी आवृत्ती | बदल |
| 2022.07.20 | 22.2 | 1.0.0 | प्रारंभिक प्रकाशन. |
कागदपत्रे / संसाधने
 |
इंटेल HDMI PHY FPGA IP डिझाइन उदाample [pdf] वापरकर्ता मार्गदर्शक HDMI PHY FPGA IP डिझाइन उदाample, HDMI PHY, FPGA IP डिझाइन उदाample, HDMI PHY IP डिझाइन उदाample, FPGA IP डिझाइन उदाampले, आयपी डिझाइन उदाampले, १ |
