intel HDMI PHY FPGA IP Tasarım ExampKullanıcı Kılavuzu
HDMI PHY Tasarım Example Intel® Arria® 10 Cihazları için Hızlı Başlangıç Kılavuzu
HDMI PHY Intel® FPGA IP tasarımı exampIntel Arria® 10 cihazlara yönelik dosya, derlemeyi ve donanım testini destekleyen bir HDMI 2.0 RX-TX yeniden iletim tasarımına sahiptir.
Eski bir tasarım oluşturduğunuzdaample, parametre düzenleyici otomatik olarak oluşturur filetasarımı donanımda simüle etmek, derlemek ve test etmek için gereklidir.
Şekil 1. Geliştirme Adımları
İlgili Bilgiler
HDMI PHY Intel FPGA IP Kullanıcı Kılavuzu
Tasarımın Oluşturulması
Eski tasarımı oluşturmak için Intel Quartus® Prime yazılımındaki HDMI PHY Intel FPGA IP parametre düzenleyicisini kullanın.amples.
Şekil 2. Tasarım Akışını Oluşturma
- Intel Arria 10 cihaz ailesini hedefleyen bir proje oluşturun ve istediğiniz cihazı seçin.
- IP Kataloğunda Arayüz Protokolleri ➤ Ses ve Video ➤ HDMI TX PHY Intel FPGA IP (veya HDMI RX PHY Intel FPGA IP) öğesini bulun ve çift tıklayın. Yeni IP Varyantı veya Yeni IP Varyasyonu penceresi görünür.
- Özel IP varyasyonunuz için bir üst düzey ad belirtin. Parametre düzenleyici, IP varyasyon ayarlarını bir file .ip veya .qsys olarak adlandırıldı.
- Tamam'ı tıklayın. Parametre düzenleyici görünür.
Intel Kurumu. Her hakkı saklıdır. Intel, Intel logosu ve diğer Intel markaları Intel'in ticari markalarıdır
Şirket veya bağlı ortaklıkları. Intel, FPGA ve yarı iletken ürünlerinin performansını Intel'in standart garantisine uygun olarak güncel spesifikasyonlara göre garanti eder, ancak herhangi bir ürün ve hizmette herhangi bir zamanda bildirimde bulunmaksızın değişiklik yapma hakkını saklı tutar. Intel, Intel tarafından yazılı olarak açıkça kabul edilmedikçe, burada açıklanan herhangi bir bilgi, ürün veya hizmetin uygulanmasından veya kullanılmasından kaynaklanan hiçbir sorumluluk veya yükümlülük kabul etmez. Intel müşterilerinin, yayınlanan herhangi bir bilgiye güvenmeden ve ürün veya hizmet siparişi vermeden önce cihaz teknik özelliklerinin en son sürümünü edinmeleri tavsiye edilir.
Diğer isimler ve markalar başkalarının malı olarak iddia edilebilir. - Tasarım Örneği Üzerineampsekmesinde Arria 10 HDMI RX-TX Yeniden İletim'i seçin.
- Test ortamını oluşturmak için Simülasyon'u seçin ve eski donanım tasarımını oluşturmak için Sentez'i seçin.ampley.
Tasarım örneğini oluşturmak için bu seçeneklerden en az birini seçmelisiniz.ample files.
Her ikisini de seçerseniz oluşturma süresi daha uzun olur. - Oluşturmak için File Biçimlendir, Verilog veya VHDL'yi seçin.
- Hedef Geliştirme Kiti için Intel Arria 10 GX FPGA Geliştirme'yi seçin
Kit. Bir geliştirme kiti seçerseniz hedef cihaz, hedef karttaki cihazla eşleşecek şekilde değişir. Intel Arria 10 GX FPGA Geliştirme Kiti için varsayılan aygıt 10AX115S2F4I1SG'dir. - Eski Oluştur'u tıklayınampTasarım.
Tasarımın Derlenmesi ve Test Edilmesi
Eski donanım üzerinde bir gösteri testi derlemek ve çalıştırmak içinample tasarım, şu adımları izleyin:
- Donanım eski olduğundan emin olunample tasarım üretimi tamamlandı.
- Intel Quartus Prime yazılımını başlatın ve .qpf file: /quartus/a10_hdmi2_demo.qpf
- İşleme ➤ Derlemeyi Başlat'a tıklayın.
- Başarılı derlemeden sonra bir .sof file quartus/output_'da oluşturulurfiledizini.
- Bitec HDMI 2.0 FMC Ek Kartı Rev 11'i yerleşik FMC bağlantı noktası B'ye (J2) bağlayın.
- Bitec FMC ek kartının TX'ini (P1) harici bir video kaynağına bağlayın.
- Bitec FMC ek kartının RX'ini (P2) harici bir video alıcısına veya video analizörüne bağlayın.
- Geliştirme panosundaki tüm anahtarların varsayılan konumda olduğundan emin olun.
- Oluşturulan .sof dosyasını kullanarak seçilen Intel Arria 10 cihazını geliştirme kartında yapılandırın file (Araçlar ➤ Programcı).
- Analizör kaynaktan oluşturulan videoyu göstermelidir. Tasarımın Derlenmesi ve Test Edilmesi
İlgili Bilgiler
Intel Arria 10 FPGA Geliştirme Kiti Kullanıcı Kılavuzu
HDMI PHY Intel FPGA IP Tasarım ExampParametreler
Tablo 1. HDMI PHY Intel FPGA IP Design ExampIntel Arria 10 için Parametreler
Cihazlar
Bu seçenekler yalnızca Intel Arria 10 aygıtlarında kullanılabilir.
| Parametre | Değer | Tanım |
| Mevcut Tasarım Example | ||
| Tasarım Seçin | Arria 10 HDMI RX-TX Yeniden İletim | Eski tasarımı seçinampoluşturulacak le. |
| Tasarım Eskiample Files | ||
| Simülasyon | Açık, kapalı | Gerekli olanı oluşturmak için bu seçeneği açın. fileSimülasyon test tezgahı için s. |
| Sentez | Açık, kapalı | Gerekli olanı oluşturmak için bu seçeneği açın. fileIntel Quartus Prime derlemesi ve donanım gösterimi için. |
| Oluşturulan HDL Biçimi | ||
| Oluştur File Biçim | Verilog, VHDL | Oluşturulan tasarım için tercih ettiğiniz HDL formatını seçin.ample fileayarlamak.
Not: Bu seçenek yalnızca oluşturulan üst düzey IP'nin biçimini belirler. files. Diğer tüm files (örneğin, eskiample testbenches ve üst seviye filedonanım gösterimi için) Verilog HDL biçimindedir. |
| Hedef Geliştirme Kiti | ||
| Pano Seç | Geliştirme Kiti Yok, | Hedeflenen tasarım için panoyu seçinampley. |
| Arria 10 GX FPGA Geliştirme Kiti,
Özel Geliştirme Kiti |
|
|
|
||
| Hedef cihaz | ||
| Hedef Cihazı Değiştir | Açık, kapalı | Bu seçeneği etkinleştirin ve geliştirme kiti için tercih edilen cihaz varyantını seçin. |
HDMI 2.0 PHY Tasarım Example
HDMI PHY Intel FPGA IP tasarımı exampDosyada, 6 Gbps'ye kadar veri hızlarında çalışan, üç RX kanalı ve dört TX kanalından oluşan bir HDMI örneği paralel geri döngü gösterilmektedir.
Oluşturulan HDMI PHY Intel FPGA IP tasarımı example eski tasarımla aynıampHDMI Intel FPGA IP çekirdeğinde oluşturulan dosya. Ancak bu tasarım eskiampHDMI Intel FPGA IP çekirdek tasarımında özel RTL yerine yeni TX PHY, RX PHY ve PHY hakemini kullanır.ampley.
Şekil 3. HDMI 2.0 PHY Design Example
| Modül | Tanım |
| RX PHY | RX PHY, seri HDMI verilerini kurtarır ve bunu, kurtarılan saat alanlarındaki (rx_clk[2:0]) paralel formatta HDMI RX çekirdeğine gönderir. Verilerin kodu videoya dönüştürülür |
| Modül | Tanım |
| AXI4 akışı videosu aracılığıyla çıkacak veriler. RX PHY ayrıca PHY arayüzü aracılığıyla HDMI RX çekirdeğine vid_clk ve ls_clk sinyallerini de gönderir. | |
| HDMI TX Çekirdeği | HDMI TX çekirdeği, AXI4 akışı video verilerini alır ve bunu HDMI formatındaki paralel verilere kodlar. HDMI TX çekirdeği bu verileri TX PHY'ye gönderir. |
| HDMI RX Çekirdeği | IP, seri verileri RX PHY'den alır ve veri hizalama, kanal eğriliği düzeltme, TMDS kod çözme, yardımcı veri kod çözme, video verileri kod çözme, ses verileri kod çözme ve karışıklığı çözme işlemlerini gerçekleştirir. |
| Teksas PHY | HDMI TX çekirdeğinden paralel verileri alır ve serileştirir ve HDMI TMDS akışlarının çıkışını yapar. TX PHY, HDMI TX çekirdeği için tx_clk üretir. TX PHY ayrıca vid_clk ve ls_clk üretir ve bu sinyalleri PHY arayüzü aracılığıyla HDMI TX çekirdeğine gönderir. |
| IOPLL | AXI300-stream arayüzü için 4 MHz AXI seri akış saati üretir. |
| I2C Ustası | Çeşitli PCB bileşenlerini yapılandırmak için. |
Donanım ve Yazılım Gereksinimleri
Intel, eski tasarımı test etmek için aşağıdaki donanım ve yazılımı kullanırampley.
Donanım
- Intel Arria 10 GX FPGA Geliştirme Kiti
- HDMI Kaynağı (Grafik İşlemci Birimi (GPU)
- HDMI Yuvası (Monitör)
- Bitec HDMI FMC 2.0 ek kartı (Revizyon 11)
- HDMI kabloları
Yazılım
- Intel Quartus Prime Pro Edition (donanım testi için)
- ModelSim* – Intel FPGA Sürümü, ModelSim – Intel FPGA Başlangıç Sürümü, NCSim,
Riviera-PRO*, VCS* (yalnızca Verilog HDL)/VCS MX veya Xcelium* Paralel simülatör
Dizin Yapısı
Dizinler oluşturulanları içerir file HDMI Intel FPGA IP tasarımı ex içinampley.
Şekil 4. Design Ex'in Dizin Yapısıample
Yeniden Yapılandırma Sırası Akışı
Şekil 5. Çok Hızlı Yeniden Yapılandırma Dizisi Akışı
Şekil, giriş veri akışını ve referans saat frekansını aldığında veya alıcı-vericinin kilidi açıldığında denetleyicinin çok hızlı yeniden yapılandırma dizisi akışını gösterir.
Arayüz Sinyalleri
Tablolarda HDMI PHY Intel FPGA IP tasarımı ex için sinyaller listelenmektedir.ampley.
Tablo 3. Üst Düzey Sinyaller
| Sinyal | Yön | Genişlik | Tanım |
| Yerleşik Osilatör Sinyali | |||
| clk_fpga_b3_p | Giriş | 1 | Çekirdek referans saati için 100 MHz serbest çalışan saat |
| refclk_fmcb_p | Giriş | 1 | Alıcı-vericinin açılış kalibrasyonu için sabit oranlı referans saati. Varsayılan olarak 625 MHz'dir ancak herhangi bir frekansta olabilir |
| Kullanıcı Butonları ve LED'ler | |||
| cpu_resetn | Giriş | 1 | Genel sıfırlama |
| user_led_g | Çıktı | 2 | Yeşil LED ekran |
| FMC Bağlantı Noktası B'deki HDMI FMC Ek Kart Pimleri | |||
| fmcb_gbtclk_m2c_p_0 | Giriş | 1 | HDMI RX TMDS saati |
| fmcb_dp_m2c_p | Giriş | 3 | HDMI RX kırmızı, yeşil ve mavi veri kanalları
• Bitec ek kartı revizyonu 11 — [0]: RX TMDS Kanal 1 (Yeşil) — [1]: RX TMDS Kanal 2 (Kırmızı) — [2]: RX TMDS Kanalı 0 (Mavi) |
| fmcb_dp_c2m_p | Çıktı | 4 | HDMI TX saati, kırmızı, yeşil ve mavi veri kanalları
• Bitec ek kartı revizyonu 11 — [0]: TX TMDS Kanal 2 (Kırmızı) — [1]: TX TMDS Kanal 1 (Yeşil) — [2]: TX TMDS Kanal 0 (Mavi) — [3]: TX TMDS Saat Kanalı |
| fmcb_la_rx_p_9 | Giriş | 1 | HDMI RX +5V güç algılama |
| fmcb_la_rx_p_8 | Giriş | 1 | HDMI RX çalışırken takılabilir algılama |
| fmcb_la_rx_n_8 | Giriş | 1 | DDC ve SCDC için HDMI RX I2C SDA |
| fmcb_la_tx_p_10 | Giriş | 1 | DDC ve SCDC için HDMI RX I2C SCL |
| fmcb_la_tx_p_12 | Giriş | 1 | HDMI TX çalışırken takılabilir algılama |
| fmcb_la_tx_n_12 | Giriş | 1 | DDC ve SCDC için HDMI I2C SDA |
| fmcb_la_rx_p_10 | Giriş | 1 | DDC ve SCDC için HDMI I2C SCL |
| fmcb_la_tx_p_11 | Giriş | 1 | Sürücü kontrolü için HDMI I2C SDA |
| fmcb_la_rx_n_9 | Giriş | 1 | Yeniden sürücü kontrolü için HDMI I2C SCL |
Saat Şeması
Aşağıda HDMI PHY Intel FPGA IP tasarımının saat şeması yer almaktadır.amptarih:
- clk_fpga_b3_p, NIOS işlemcisini ve kontrol işlevlerini çalıştırmak için 100 MHz'lik sabit hızlı bir saattir. Sağlanan frekans doğruysa user_led_g[1] her saniye değişir.
- refclk_fmcb_p, alıcı-vericilerin açılış kalibrasyonu için sabit oranlı bir referans saatidir. Varsayılan olarak 625 MHz'dir ancak herhangi bir frekansta olabilir.
- fmcb_gbtclk_m2c_p_0, HDMI RX için TMDS saatidir. Bu saat aynı zamanda HDMI TX alıcı-vericilerini çalıştırmak için de kullanılır. Sağlanan frekans 148.5 MHz ise user_led_g[0] her saniye değişir.
Donanım Kurulumu
HDMI PHY Intel FPGA IP tasarımı exampDosya, HDMI 2.0b özelliğine sahiptir ve standart bir HDMI video akışı için döngü geçişli gösterim gerçekleştirir.
Donanım testini çalıştırmak için, verileri alıcı-verici RX bloğuna ve HDMI RX'e yönlendiren, Bitec HDMI 2.0 ek kartındaki HDMI RX konektörüne, HDMI arayüzlü grafik kartı gibi HDMI özellikli bir cihaz bağlayın.
- HDMI havuzu, bağlantı noktasının kodunu standart bir video akışına dönüştürür ve bunu saat kurtarma çekirdeğine gönderir.
- HDMI RX çekirdeği, AXI4 akışı arayüzü aracılığıyla HDMI TX çekirdeğine geri döndürülecek video, yardımcı ve ses verilerinin kodunu çözer.
- FMC ek kartının HDMI kaynak bağlantı noktası görüntüyü bir monitöre iletir.
- Sistem sıfırlamayı gerçekleştirmek için cpu_resetn düğmesine bir kez basın.
Not: Başka bir Intel FPGA geliştirme kartı kullanmak istiyorsanız cihaz atamalarını ve pin atamalarını değiştirmeniz gerekir. Alıcı-verici analog ayarı, Intel Arria 10 FPGA geliştirme kiti ve Bitec HDMI 2.0 ek kartı için test edilmiştir. Kendi panonuz için ayarları değiştirebilirsiniz.
HDMI PHY Intel için Belge Revizyon Geçmişi
FPGA IP Tasarım ExampKullanıcı Kılavuzu
| Belge Sürümü | Intel Quartus Prime Sürümü | IP Sürümü | Değişiklikler |
| 2022.07.20 | 22.2 | 1.0.0 | İlk sürüm. |
Belgeler / Kaynaklar
 |
intel HDMI PHY FPGA IP Tasarım Example [pdf] Kullanıcı Kılavuzu HDMI PHY FPGA IP Tasarım Example, HDMI PHY, FPGA IP Design Example, HDMI PHY IP Design Example, FPGA IP Tasarım Örneğiample, IP Tasarım Exampl, 732781 |
