intel HDMI PHY FPGA IP Design Example Käyttöopas

HDMI PHY Design Example Pika-aloitusopas Intel® Arria® 10 -laitteille

HDMI PHY Intel® FPGA IP -suunnittelu example for Intel Arria® 10 -laitteille sisältää HDMI 2.0 RX-TX -uudelleenlähetysrakenteen, joka tukee kääntämistä ja laitteiston testausta.
Kun luot suunnittelun esimample, parametrieditori luo automaattisesti files on tarpeen suunnittelun simuloimiseksi, kokoamiseksi ja testaamiseksi laitteistossa.

Kuva 1. Kehitysvaiheet

Aiheeseen liittyvät tiedot
HDMI PHY Intel FPGA IP -käyttöopas

Suunnittelun luominen

Käytä HDMI PHY Intel FPGA IP -parametrieditoria Intel Quartus® Prime -ohjelmistossa suunnittelun luomiseen.amples.

Kuva 2. Suunnitteluvirran luominen

1. Luo Intel Arria 10 -laiteperheeseen kohdistettu projekti ja valitse haluamasi laite.
2. Etsi IP-luettelosta ja kaksoisnapsauta kohtaa Liitäntäprotokollat ​​➤ Ääni ja video ➤ HDMI TX PHY Intel FPGA IP (tai HDMI RX PHY Intel FPGA IP). Uusi IP-versio tai Uusi IP-muunnelma -ikkuna tulee näkyviin.
3. Määritä mukautetun IP-muunnelman ylätason nimi. Parametrieditori tallentaa IP-muunnelman asetukset kohtaan a file nimeltä .ip tai .qsys.
4. Napsauta OK. Parametrieditori tulee näkyviin.
   Intel Corporation. Kaikki oikeudet pidätetään. Intel, Intel-logo ja muut Intel-merkit ovat Intelin tavaramerkkejä
   yhtiö tai sen tytäryhtiöt. Intel takaa FPGA- ja puolijohdetuotteidensa suorituskyvyn nykyisten vaatimusten mukaisesti Intelin vakiotakuun mukaisesti, mutta pidättää oikeuden tehdä muutoksia tuotteisiin ja palveluihin milloin tahansa ilman erillistä ilmoitusta. Intel ei ota minkään tässä kuvatun tiedon, tuotteen tai palvelun soveltamisesta tai käytöstä johtuvaa vastuuta tai vastuuta, ellei Intel ole nimenomaisesti kirjallisesti suostunut siihen. Intelin asiakkaita kehotetaan hankkimaan uusin versio laitteen teknisistä tiedoista ennen kuin he luottavat julkaistuihin tietoihin ja ennen kuin he tilaavat tuotteita tai palveluita.
   Muita nimiä ja merkkejä voidaan väittää muiden omaisuudeksi.
5. Suunnittelussa Examp-välilehdellä valitse Arria 10 HDMI RX-TX Retransmit.
6. Valitse Simulaatio luodaksesi testipenkki ja valitse Synteesi luodaksesi laitteistosuunnittelun esimample.
   Sinun on valittava vähintään yksi näistä vaihtoehdoista luodaksesi mallin esimample files.
   Jos valitset molemmat, generointiaika on pidempi.
7. Luomiseen File Muotoile, valitse Verilog tai VHDL.
8. Valitse Target Development Kitille Intel Arria 10 GX FPGA Development
   Pakki. Jos valitset kehityssarjan, kohdelaite vaihtuu vastaamaan kohdelevyn laitetta. Intel Arria 10 GX FPGA Development Kitin oletuslaite on 10AX115S2F4I1SG.
9. Napsauta Luo example Design.

Suunnitelman kokoaminen ja testaus

Esittelytestin laatiminen ja suorittaminen laitteistolle, esimampsuunnittelussa, toimi seuraavasti:

1. Varmista laitteiston esimample designin sukupolvi on valmis.
2. Käynnistä Intel Quartus Prime -ohjelmisto ja avaa .qpf file: /quartus/a10_hdmi2_demo.qpf
3. Napsauta Käsittely ➤ Aloita kääntäminen.
4. Onnistuneen kokoamisen jälkeen .sof file generoidaan quartus/ output_files hakemistosta.
5. Liitä Bitec HDMI 2.0 FMC Daughter Card Rev 11 sisäiseen FMC-porttiin B (J2).
6. Liitä Bitec FMC -tytärkortin TX (P1) ulkoiseen videolähteeseen.
7. Liitä Bitec FMC -tytärkortin RX (P2) ulkoiseen videonielulaitteeseen tai videoanalysaattoriin.
8. Varmista, että kaikki kehityskortin kytkimet ovat oletusasennossa.
9. Määritä valittu Intel Arria 10 -laite kehityslevylle käyttämällä luotua .sof-tiedostoa file (Työkalut ➤ Ohjelmoija).
10. Analysaattorin tulee näyttää lähteestä luotu video. Suunnitelman kokoaminen ja testaus

Aiheeseen liittyvät tiedot
Intel Arria 10 FPGA Development Kit -käyttöopas

HDMI PHY Intel FPGA IP Design Example Parametrit

Taulukko 1. HDMI PHY Intel FPGA IP Design ExampIntel Arria 10:n parametrit
Laitteet

Nämä vaihtoehdot ovat saatavilla vain Intel Arria 10 -laitteille.

Parametri	Arvo	Kuvaus
Saatavilla Design Example
Valitse Suunnittelu	Arria 10 HDMI RX-TX -uudelleenlähetys	Valitse malli esimample luodaan.

Suunnittelu esimample Files
Simulointi	Käytössä, pois päältä	Ota tämä vaihtoehto käyttöön luodaksesi tarvittavat files simulaatiotestipenkille.
Synteesi	Käytössä, pois päältä	Ota tämä vaihtoehto käyttöön luodaksesi tarvittavat files Intel Quartus Prime -kokoelmaan ja laitteiston esittelyyn.

Luotu HDL-muoto
Luo File Muoto	Verilog, VHDL	Valitse haluamasi HDL-muoto luodulle mallille, esimample filesarja. Huomautus: Tämä vaihtoehto määrittää vain luodun ylätason IP-osoitteen muodon files. Kaikki muu files (esimample testipenkit ja huipputaso files laitteiston esittelyyn) ovat Verilog HDL -muodossa.

Target Development Kit
Valitse Hallitus	Ei kehityspakettia,	Valitse taulu kohdistettua suunnittelua varten, esimample.
	Arria 10 GX FPGA Development Kit, Mukautettu kehityspaketti	Ei kehityspakettia: Tämä vaihtoehto sulkee pois kaikki suunnittelun laitteistonäkökohdat, esimample. IP-ydin asettaa kaikki pinnimääritykset virtuaalipinnoiksi. Arria 10 GX FPGA Development Kit: Tämä vaihtoehto valitsee automaattisesti projektin kohdelaitteen vastaamaan tämän kehityssarjan laitetta. Voit vaihtaa kohdelaitetta käyttämällä Vaihda kohdelaite parametri, jos levyversiossasi on eri laiteversio. IP-ydin määrittää kaikki pin-määritykset kehityssarjan mukaan.
		Custom Development Kit: Tämä vaihtoehto mahdollistaa suunnittelun esimamptestataan kolmannen osapuolen kehityssarjalla Intel FPGA:lla. Sinun on ehkä määritettävä nastat itse.

Kohdelaite
Vaihda kohdelaite	Käytössä, pois päältä	Ota tämä vaihtoehto käyttöön ja valitse kehityssarjalle haluamasi laiteversio.

HDMI 2.0 PHY Design Example

HDMI PHY Intel FPGA IP -suunnittelu example esittelee yhden HDMI-instanssin rinnakkaissilmukan, joka sisältää kolme RX-kanavaa ja neljä TX-kanavaa ja jotka toimivat jopa 6 Gbps:n tiedonsiirtonopeudella.

Luotu HDMI PHY Intel FPGA IP -suunnittelu example on sama kuin malli example generoitu HDMI Intel FPGA IP -ytimessä. Kuitenkin tämä malli example käyttää uutta TX PHY-, RX PHY- ja PHY-välittäjää mukautetun RTL:n sijaan HDMI Intel FPGA IP -ydinsuunnittelussa ex.ample.

Kuva 3. HDMI 2.0 PHY Design Example

Moduuli	Kuvaus
RX PHY	RX PHY palauttaa sarja-HDMI-tiedot ja lähettää ne HDMI RX -ytimeen rinnakkaismuodossa palautetuissa kelloalueissa (rx_clk[2:0]). Tiedot puretaan videoksi

Moduuli	Kuvaus
	tiedot lähetetään AXI4-stream-videon kautta. RX PHY lähettää myös vid_clk- ja ls_clk-signaalit HDMI RX -ytimeen PHY-liitännän kautta.
HDMI TX -ydin	HDMI TX -ydin vastaanottaa AXI4-stream-videodataa ja koodaa sen HDMI-muotoiseksi rinnakkaisdataksi. HDMI TX -ydin lähettää nämä tiedot TX PHY:lle.
HDMI RX-ydin	IP vastaanottaa sarjadatan RX PHY:ltä ja suorittaa datan kohdistuksen, kanavan vääristymän, TMDS-dekoodauksen, lisädatan dekoodauksen, videodatan dekoodauksen, äänidatan dekoodauksen ja salauksen purkamisen.
TX PHY	Vastaanottaa ja sarjoittaa rinnakkaiset tiedot HDMI TX -ytimestä ja lähettää HDMI TMDS -virtoja. TX PHY tuottaa tx_clk HDMI TX -ytimelle. TX PHY generoi myös vid_clk ja ls_clk ja lähettää nämä signaalit HDMI TX -ytimeen PHY-liitännän kautta.
IOPLL	Luo 300 MHz AXI-sarjavirtakellon AXI4-stream-liitäntää varten.
I2C Master	Erilaisten piirilevykomponenttien konfigurointi.

Laitteisto- ja ohjelmistovaatimukset

Intel käyttää seuraavia laitteistoja ja ohjelmistoja suunnittelun testaamiseen, esimample.

Laitteisto

• Intel Arria 10 GX FPGA -kehityssarja
• HDMI-lähde (grafiikkaprosessoriyksikkö (GPU)
• HDMI-allas (näyttö)
• Bitec HDMI FMC 2.0 -tytärkortti (versio 11)
• HDMI kaapelit

Ohjelmisto

• Intel Quartus Prime Pro Edition (laitteistotestaukseen)
• ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
  Riviera-PRO*, VCS* (vain Verilog HDL)/VCS MX tai Xcelium* rinnakkaissimulaattori

Hakemistorakenne

Hakemistot sisältävät luodut file HDMI Intel FPGA IP -suunnittelulle esimample.

Kuva 4. Suunnittelun hakemistorakenne Example

Uudelleenkonfigurointisekvenssin kulku

Kuva 5. Usean nopeuden uudelleenkonfigurointisekvenssin kulku 

Kuvassa on esitetty ohjaimen moninopeuksinen uudelleenkonfigurointisekvenssivirta, kun se vastaanottaa syötetietovirran ja referenssikellotaajuuden tai kun lähetin-vastaanotin on lukitsematon.

Liitäntäsignaalit

Taulukoissa luetellaan signaalit HDMI PHY Intel FPGA IP -suunnittelulle esimample.

Taulukko 3. Ylimmän tason signaalit

Signaali	Suunta	Leveys	Kuvaus
Sisäänrakennettu oskillaattorisignaali
clk_fpga_b3_p	Syöte	1	100 MHz vapaasti toimiva kello ydinreferenssikellolle
refclk_fmcb_p	Syöte	1	Kiinteäopeuksinen referenssikello lähetin-vastaanottimen käynnistyskalibrointiin. Se on oletuksena 625 MHz, mutta se voi olla millä tahansa taajuudella

Käyttäjän painikkeet ja LEDit
cpu_resetn	Syöte	1	Globaali nollaus
user_led_g	Lähtö	2	Vihreä LED-näyttö

HDMI FMC -tytärkortin nastat FMC-portissa B
fmcb_gbtclk_m2c_p_0	Syöte	1	HDMI RX TMDS -kello
fmcb_dp_m2c_p	Syöte	3	HDMI RX punaiset, vihreät ja siniset datakanavat • Bitec-tytärkortin versio 11 — [0]: RX TMDS Channel 1 (vihreä) — [1]: RX TMDS Channel 2 (punainen) — [2]: RX TMDS Channel 0 (sininen)
fmcb_dp_c2m_p	Lähtö	4	HDMI TX -kello, punainen, vihreä ja sininen datakanavat • Bitec-tytärkortin versio 11 — [0]: TX TMDS -kanava 2 (punainen) — [1]: TX TMDS -kanava 1 (vihreä) — [2]: TX TMDS -kanava 0 (sininen) — [3]: TX TMDS -kellokanava
fmcb_la_rx_p_9	Syöte	1	HDMI RX +5V tehontunnistus
fmcb_la_rx_p_8	Syöte	1	HDMI RX hot plug -tunnistus
fmcb_la_rx_n_8	Syöte	1	HDMI RX I2C SDA DDC:lle ja SCDC:lle
fmcb_la_tx_p_10	Syöte	1	HDMI RX I2C SCL DDC:lle ja SCDC:lle
fmcb_la_tx_p_12	Syöte	1	HDMI TX hot plug -tunnistus
fmcb_la_tx_n_12	Syöte	1	HDMI I2C SDA DDC:lle ja SCDC:lle
fmcb_la_rx_p_10	Syöte	1	HDMI I2C SCL DDC:lle ja SCDC:lle
fmcb_la_tx_p_11	Syöte	1	HDMI I2C SDA uudelleenohjaimen ohjaukseen
fmcb_la_rx_n_9	Syöte	1	HDMI I2C SCL uudelleenohjaimen ohjaukseen

Kellokaavio

Seuraava on HDMI PHY Intel FPGA IP -suunnittelun kellokaavio, esimampseuraavat:

• clk_fpga_b3_p on 100 MHz kiinteänopeuksinen kello NIOS-prosessorin ja ohjaustoimintojen ajamiseen. Jos toimitettu taajuus on oikea, user_led_g[1] vaihtuu joka sekunti.
• refclk_fmcb_p on kiinteänopeuksinen referenssikello lähetin-vastaanottimien käynnistyskalibrointiin. Se on oletuksena 625 MHz, mutta se voi olla millä tahansa taajuudella.
• fmcb_gbtclk_m2c_p_0 on HDMI RX:n TMDS-kello. Tätä kelloa käytetään myös HDMI TX -lähetin-vastaanottimien ohjaamiseen. Jos toimitettu taajuus on 148.5 MHz, user_led_g[0] vaihtuu joka sekunti.

Laitteiston asennus

HDMI PHY Intel FPGA IP -suunnittelu example on HDMI 2.0b -yhteensopiva ja suorittaa silmukkaesittelyn tavalliselle HDMI-videovirralle.

Suorita laitteistotesti liittämällä HDMI-yhteensopiva laite, kuten HDMI-liitännällä varustettu näytönohjain, Bitec HDMI 2.0 -tytärkortin HDMI RX -liittimeen, joka reitittää tiedot lähetin-vastaanottimen RX-lohkoon ja HDMI RX:hen.

1. HDMI-allas purkaa portin tavalliseksi videovirraksi ja lähettää sen kellon palautusytimeen.
2. HDMI RX -ydin purkaa video-, apu- ja äänidatan, joka silmukoitetaan takaisin AXI4-stream-liitännän kautta HDMI TX -ytimeen.
3. FMC-tytärkortin HDMI-lähdeportti välittää kuvan näytölle.
4. Paina cpu_resetn-painiketta kerran suorittaaksesi järjestelmän nollauksen.
   Huomautus: Jos haluat käyttää toista Intel FPGA -kehityskorttia, sinun on muutettava laitemäärityksiä ja nastamäärityksiä. Lähetin-vastaanottimen analoginen asetus on testattu Intel Arria 10 FPGA -kehityssarjalle ja Bitec HDMI 2.0 -tytärkortille. Voit muokata oman taulusi asetuksia.

Asiakirjan versiohistoria HDMI PHY Intel
FPGA IP Design Example Käyttöopas

Asiakirjan versio	Intel Quartus Prime -versio	IP-versio	Muutokset
2022.07.20	22.2	1.0.0	Alkuperäinen julkaisu.

Asiakirjat / Resurssit

intel HDMI PHY FPGA IP Design Example [pdfKäyttöopas HDMI PHY FPGA IP Design Example, HDMI PHY, FPGA IP Design Example, HDMI PHY IP Design Example, FPGA IP Design Example, IP Design Exampno, 732781

Viitteet

• Käyttöopas