intel HDMI PHY FPGA IP Design Example Kasutusjuhend

HDMI PHY disain Example Kiirjuhend Intel® Arria® 10 seadmete jaoks

HDMI PHY Intel® FPGA IP disain exampIntel Arria® 10 seadmetel on HDMI 2.0 RX-TX taasedastuskujundus, mis toetab kompileerimist ja riistvara testimist.
Kui loote kujunduse ntample, loob parameetriredaktor automaatselt fileon vajalik disaini simuleerimiseks, kompileerimiseks ja testimiseks riistvaras.

Joonis 1. Arendusetapid

Seotud teave
HDMI PHY Intel FPGA IP kasutusjuhend

Disaini loomine

Kasutage kujunduse loomiseks tarkvaras Intel Quartus® Prime HDMI PHY Intel FPGA IP parameetriredaktoritampvähem.

Joonis 2. Kujundusvoo genereerimine

1. Looge Intel Arria 10 seadmeperekonnale suunatud projekt ja valige soovitud seade.
2. Otsige üles ja topeltklõpsake IP-kataloogis Liidese protokollid ➤ Heli ja video ➤ HDMI TX PHY Intel FPGA IP (või HDMI RX PHY Intel FPGA IP). Ilmub aken New IP Variant või New IP Variation.
3. Määrake oma kohandatud IP-variatsioonile tipptaseme nimi. Parameetriredaktor salvestab IP-variatsiooni sätted a file nimega .ip või .qsys.
4. Klõpsake nuppu OK. Ilmub parameetriredaktor.
   Intel Corporation. Kõik õigused kaitstud. Intel, Inteli logo ja muud Inteli kaubamärgid on Inteli kaubamärgid
   Korporatsioon või selle tütarettevõtted. Intel garanteerib oma FPGA ja pooljuhttoodete toimimise praeguste spetsifikatsioonide kohaselt vastavalt Inteli standardgarantiile, kuid jätab endale õiguse teha mis tahes tooteid ja teenuseid igal ajal ilma ette teatamata. Intel ei võta endale mingit vastutust ega kohustusi, mis tulenevad siin kirjeldatud teabe, toote või teenuse rakendusest või kasutamisest, välja arvatud juhul, kui Intel on sellega sõnaselgelt kirjalikult nõustunud. Inteli klientidel soovitatakse hankida seadme spetsifikatsioonide uusim versioon enne avaldatud teabele tuginemist ja enne toodete või teenuste tellimuste esitamist.
   Teisi nimesid ja kaubamärke võidakse pidada teiste omandiks.
5. Disaini kohta Exampvahekaardil valige Arria 10 HDMI RX-TX Retransmit.
6. Valige katsestendi loomiseks Simulatsioon ja riistvarakujunduse genereerimiseks valige Sünteesample.
   Disaini loomiseks peate valima vähemalt ühe neist valikutestample files.
   Kui valite mõlemad, on genereerimisaeg pikem.
7. Loomiseks File Vorming, valige Verilog või VHDL.
8. Target Development Kit jaoks valige Intel Arria 10 GX FPGA Development
   komplekt. Kui valite arenduskomplekti, muutub sihtseade vastavalt sihtplaadil olevale seadmele. Intel Arria 10 GX FPGA arenduskomplekti puhul on vaikeseade 10AX115S2F4I1SG.
9. Klõpsake nuppu Genereeri eksample Disain.

Disaini koostamine ja testimine

Riistvara näidistesti koostamiseks ja käivitamiseksampkujundamisel järgige neid samme:

1. Veenduge, et riistvara ntampdisaini genereerimine on lõppenud.
2. Käivitage tarkvara Intel Quartus Prime ja avage .qpf file: /quartus/a10_hdmi2_demo.qpf
3. Klõpsake nuppu Töötlemine ➤ Alusta kompileerimist.
4. Pärast edukat koostamist ilmus .sof file genereeritakse failis quartus/ output_files kataloog.
5. Ühendage Bitec HDMI 2.0 FMC tütarkaart Rev 11 pardal oleva FMC-pordiga B (J2).
6. Ühendage Bitec FMC tütarkaardi TX (P1) välise videoallikaga.
7. Ühendage Bitec FMC tütarkaardi RX (P2) välise videovalamu või videoanalüsaatoriga.
8. Veenduge, et kõik arendusplaadi lülitid oleksid vaikeasendis.
9. Seadistage valitud Intel Arria 10 seade arendusplaadil, kasutades loodud faili .sof file (Tööriistad ➤ Programmeerija).
10. Analüsaator peaks kuvama allikast loodud video. Disaini koostamine ja testimine

Seotud teave
Intel Arria 10 FPGA arenduskomplekti kasutusjuhend

HDMI PHY Intel FPGA IP Design Example Parameetrid

Tabel 1. HDMI PHY Intel FPGA IP Design ExampIntel Arria 10 parameetrid
Seadmed

Need valikud on saadaval ainult Intel Arria 10 seadmete jaoks.

Parameeter	Väärtus	Kirjeldus
Saadaval disain Example
Valige Disain	Arria 10 HDMI RX-TX taasedastus	Valige disain ntample genereerida.

Disain ntample Files
Simulatsioon	Sisse välja	Vajaliku genereerimiseks lülitage see valik sisse files simulatsiooni katsestendi jaoks.
Süntees	Sisse välja	Vajaliku genereerimiseks lülitage see valik sisse files Intel Quartus Prime'i koostamiseks ja riistvara tutvustamiseks.

Loodud HDL-vorming
Genereeri File Vorming	Verilog, VHDL	Valige loodud disaini jaoks eelistatud HDL-vorming, ntample fileseatud. Märkus. See suvand määrab ainult genereeritud tipptaseme IP vormingu files. Kõik teised files (nt ntample katsepingid ja tipptase files riistvara tutvustamiseks) on Verilog HDL-vormingus.

Sihtmärgi arenduskomplekt
Valige juhatus	Arenduskomplekt puudub,	Valige sihitud kujunduse jaoks tahvel, ntample.
	Arria 10 GX FPGA arenduskomplekt, Kohandatud arenduskomplekt	Arenduskomplekt puudub: see valik välistab disaini kõik riistvaraaspektid, ntample. IP-tuum määrab kõik viigumäärangud virtuaalseteks viigudeks. Arria 10 GX FPGA arenduskomplekt: see valik valib automaatselt projekti sihtseadme, et see sobiks selle arenduskomplekti seadmega. Saate sihtseadet muuta, kasutades Muuda sihtseadet parameeter, kui teie tahvli versioonil on erinev seadmevariant. IP-tuum määrab kõik viigumäärangud vastavalt arenduskomplektile.
		Kohandatud arenduskomplekt: see valik võimaldab disaini ntampseda testitakse Inteli FPGA-ga kolmanda osapoole arenduskomplektiga. Võimalik, et peate ise määrama tihvtide määramise.

Sihtseade
Muuda sihtseadet	Sisse välja	Lülitage see valik sisse ja valige arenduskomplekti jaoks eelistatud seadmevariant.

HDMI 2.0 PHY Design Example

HDMI PHY Intel FPGA IP disain example demonstreerib ühte HDMI-eksemplari paralleelset tagasisilmust, mis koosneb kolmest RX-kanalist ja neljast TX-kanalist ning töötab andmeedastuskiirusel kuni 6 Gbps.

Loodud HDMI PHY Intel FPGA IP disain example on sama mis disain example genereeritud HDMI Intel FPGA IP tuumas. Kuid see disain example kasutab HDMI Intel FPGA IP-tuuma kujunduses kohandatud RTL-i asemel uut TX PHY, RX PHY ja PHY vahekohtunikkuample.

Joonis 3. HDMI 2.0 PHY disain Näidample

Moodul	Kirjeldus
RX PHY	RX PHY taastab HDMI jadaandmed ja saadab need taastatud kella domeenides paralleelvormingus HDMI RX-i tuumale (rx_clk[2:0]). Andmed dekodeeritakse videoks

Moodul	Kirjeldus
	andmed väljastatakse AXI4-voovideo kaudu. RX PHY saadab PHY liidese kaudu ka vid_clk ja ls_clk signaale HDMI RX tuumale.
HDMI TX südamik	HDMI TX tuum võtab vastu AXI4-voovideoandmeid ja kodeerib selle HDMI-vormingus paralleelandmeteks. HDMI TX tuum saadab need andmed TX PHY-le.
HDMI RX-tuum	IP võtab vastu jadaandmed RX PHY-lt ja teostab andmete joondamise, kanali moonutamise, TMDS-dekodeerimise, lisaandmete dekodeerimise, videoandmete dekodeerimise, heliandmete dekodeerimise ja deskrambleerimise.
TX PHY	Võtab vastu ja serialiseerib paralleelsed andmed HDMI TX-tuumalt ning väljastab HDMI TMDS-vooge. TX PHY toodab HDMI TX-tuuma jaoks tx_clk. TX PHY genereerib ka vid_clk ja ls_clk ning saadab need signaalid PHY liidese kaudu HDMI TX tuuma.
IOPLL	Genereerib 300 MHz AXI jadavoo kella AXI4-voo liidese jaoks.
I2C meister	Erinevate PCB komponentide konfigureerimiseks.

Riist- ja tarkvaranõuded

Intel kasutab disaini testimiseks järgmist riist- ja tarkvara, ntample.

Riistvara

• Intel Arria 10 GX FPGA arenduskomplekt
• HDMI-allikas (graafikaprotsessor (GPU))
• HDMI valamu (monitor)
• Bitec HDMI FMC 2.0 tütarkaart (versioon 11)
• HDMI kaablid

Tarkvara

• Intel Quartus Prime Pro Edition (riistvara testimiseks)
• ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
  Riviera-PRO*, VCS* (ainult Verilog HDL)/VCS MX või Xcelium* paralleelsimulaator

Kataloogi struktuur

Kataloogid sisaldavad loodud file HDMI Intel FPGA IP-disaini jaoks, ntample.

Joonis 4. Disaini kataloogistruktuur Example

Ümberkonfigureerimise järjestuse voog

Joonis 5. Mitme kiirusega ümberkonfigureerimise järjestuse voog 

Joonisel on kujutatud kontrolleri mitme kiirusega ümberkonfigureerimise järjestuse voogu, kui see võtab vastu sisendandmevoo ja võrdlustakti sagedust või kui transiiver on lukustamata.

Liidese signaalid

Tabelites on loetletud HDMI PHY Intel FPGA IP-disaini signaalid ntample.

Tabel 3. Tipptaseme signaalid

Signaal	Suund	Laius	Kirjeldus
Pardal olev ostsillaatori signaal
clk_fpga_b3_p	Sisend	1	100 MHz vabalt töötav kell südamiku võrdluskella jaoks
refclk_fmcb_p	Sisend	1	Fikseeritud kiirusega võrdluskell transiiveri sisselülitamiseks. Vaikimisi on see 625 MHz, kuid see võib olla mis tahes sagedusega

Kasutaja nupud ja LED-id
cpu_resetn	Sisend	1	Globaalne lähtestamine
user_led_g	Väljund	2	Roheline LED-ekraan

HDMI FMC tütarkaardi kontaktid FMC pordis B
fmcb_gbtclk_m2c_p_0	Sisend	1	HDMI RX TMDS kell
fmcb_dp_m2c_p	Sisend	3	HDMI RX punased, rohelised ja sinised andmekanalid • Biteci tütarkaardi redaktsioon 11 — [0]: RX TMDS kanal 1 (roheline) — [1]: RX TMDS kanal 2 (punane) — [2]: RX TMDS kanal 0 (sinine)
fmcb_dp_c2m_p	Väljund	4	HDMI TX kell, punased, rohelised ja sinised andmekanalid • Biteci tütarkaardi redaktsioon 11 — [0]: TX TMDS kanal 2 (punane) — [1]: TX TMDS kanal 1 (roheline) — [2]: TX TMDS kanal 0 (sinine) — [3]: TX TMDS-i kellakanal
fmcb_la_rx_p_9	Sisend	1	HDMI RX +5V toite tuvastamine
fmcb_la_rx_p_8	Sisend	1	HDMI RX kuuma pistiku tuvastamine
fmcb_la_rx_n_8	Sisend	1	HDMI RX I2C SDA DDC ja SCDC jaoks
fmcb_la_tx_p_10	Sisend	1	HDMI RX I2C SCL DDC ja SCDC jaoks
fmcb_la_tx_p_12	Sisend	1	HDMI TX kuuma pistiku tuvastamine
fmcb_la_tx_n_12	Sisend	1	HDMI I2C SDA DDC ja SCDC jaoks
fmcb_la_rx_p_10	Sisend	1	HDMI I2C SCL DDC ja SCDC jaoks
fmcb_la_tx_p_11	Sisend	1	HDMI I2C SDA kordusjuhi juhtimiseks
fmcb_la_rx_n_9	Sisend	1	HDMI I2C SCL taasjuhi juhtimiseks

Kella skeem

Järgmine on HDMI PHY Intel FPGA IP-disaini kellaskeem, ntample:

• clk_fpga_b3_p on 100 MHz fikseeritud kiirusega kell NIOS-protsessori ja juhtimisfunktsioonide käitamiseks. Kui tarnitud sagedus on õige, lülitub kasutaja_led_g[1] iga sekundi järel.
• refclk_fmcb_p on fikseeritud kiirusega tugikell transiiverite sisselülitamiseks. Vaikimisi on see 625 MHz, kuid see võib olla mis tahes sagedusega.
• fmcb_gbtclk_m2c_p_0 on HDMI RX-i TMDS-kell. Seda kella kasutatakse ka HDMI TX transiiverite juhtimiseks. Kui tarnitav sagedus on 148.5 MHz, lülitub kasutaja_led_g[0] iga sekundi järel sisse.

Riistvara seadistamine

HDMI PHY Intel FPGA IP disain example on HDMI 2.0b-toega ja esitab standardse HDMI-videovoo jaoks silmusesitluse.

Riistvaratesti käivitamiseks ühendage HDMI-toega seade, näiteks HDMI-liidesega graafikakaart, Bitec HDMI 2.0 tütarkaardi HDMI RX-pistikuga, mis suunab andmed transiiveri RX-plokki ja HDMI RX-i.

1. HDMI valamu dekodeerib pordi standardseks videovoogu ja saadab selle kella taastamise tuuma.
2. HDMI RX-tuum dekodeerib video-, abi- ja heliandmed, mis suunatakse AXI4-voo liidese kaudu tagasi HDMI TX-tuuma.
3. FMC tütarkaardi HDMI allika port edastab pildi monitorile.
4. Süsteemi lähtestamiseks vajutage üks kord nuppu cpu_resetn.
   Märkus. Kui soovite kasutada teist Inteli FPGA arendusplaati, peate muutma seadme määranguid ja viigu määranguid. Transiiveri analoogseadet testitakse Intel Arria 10 FPGA arenduskomplekti ja Bitec HDMI 2.0 tütarkaardi jaoks. Saate muuta oma tahvli seadeid.

Dokumenteerige HDMI PHY Inteli versioonide ajalugu
FPGA IP disain Example Kasutusjuhend

Dokumendi versioon	Intel Quartus Prime versioon	IP-versioon	Muudatused
2022.07.20	22.2	1.0.0	Esialgne vabastamine.

Dokumendid / Ressursid

intel HDMI PHY FPGA IP Design Example [pdfKasutusjuhend HDMI PHY FPGA IP disain Example, HDMI PHY, FPGA IP Design Example, HDMI PHY IP Design Example, FPGA IP Design Example, IP Design Example, 732781

Viited

• Kasutusjuhend