intel HDMI PHY FPGA IP Design Example Кіраўніцтва карыстальніка

Дызайн HDMI PHY ExampКароткае кіраўніцтва для прылад Intel® Arria® 10

Дызайн HDMI PHY Intel® FPGA IP, напрample для прылад Intel Arria® 10 мае канструкцыю рэтрансляцыі HDMI 2.0 RX-TX, якая падтрымлівае кампіляцыю і тэсціраванне абсталявання.
Калі вы ствараеце дызайн example, рэдактар ​​параметраў аўтаматычна стварае fileНеабходна для мадэлявання, кампіляцыі і тэсціравання дызайну ў апаратным забеспячэнні.

Малюнак 1. Этапы развіцця

Звязаная інфармацыя
HDMI PHY Intel FPGA IP Кіраўніцтва карыстальніка

Стварэнне дызайну

Выкарыстоўвайце рэдактар ​​​​параметраў IP HDMI PHY Intel FPGA у праграмным забеспячэнні Intel Quartus® Prime для стварэння распрацоўкі напр.ampлес.

Малюнак 2. Стварэнне плыні праектавання

1. Стварыце праект, арыентаваны на сямейства прылад Intel Arria 10, і абярыце патрэбную прыладу.
2. У IP-каталогу знайдзіце і двойчы пстрыкніце Interface Protocols ➤ Audio & Video ➤ HDMI TX PHY Intel FPGA IP (або HDMI RX PHY Intel FPGA IP). З'явіцца акно New IP Variant або New IP Variation.
3. Укажыце імя верхняга ўзроўню для вашага карыстацкага варыянту IP. Рэдактар ​​параметраў захоўвае налады змены IP у a file пад назвай .ip або .qsys.
4. Націсніце OK. З'явіцца рэдактар ​​параметраў.
   Карпарацыя Intel. Усе правы ахоўваюцца. Intel, лагатып Intel і іншыя знакі Intel з'яўляюцца гандлёвымі маркамі Intel
   Карпарацыя або яе даччыныя кампаніі. Intel гарантуе прадукцыйнасць сваёй FPGA і паўправадніковай прадукцыі ў адпаведнасці з бягучымі спецыфікацыямі ў адпаведнасці са стандартнай гарантыяй Intel, але пакідае за сабой права ўносіць змены ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення. Intel не нясе ніякай адказнасці або абавязацельстваў, якія вынікаюць з прымянення або выкарыстання любой інфармацыі, прадукту або паслугі, апісаных тут, за выключэннем выпадкаў, прама ўзгодненых Intel у пісьмовай форме. Кліентам Intel рэкамендуецца атрымаць апошнюю версію спецыфікацый прылады, перш чым спадзявацца на любую апублікаваную інфармацыю і перад размяшчэннем заказаў на прадукты ці паслугі.
   Іншыя назвы і брэнды могуць быць заяўлены як уласнасць іншых.
5. На Design ExampНа ўкладцы абярыце Arria 10 HDMI RX-TX Retransmit.
6. Абярыце "Мадэляванне", каб стварыць тэставы стэнд, і выберыце "Сінтэз", каб стварыць дызайн апаратнага забеспячэння, напрampле.
   Вы павінны выбраць хаця б адзін з гэтых варыянтаў, каб стварыць дызайн example files.
   Калі вы выбіраеце абодва, час генерацыі павялічваецца.
7. Для Generate File Фармат, выберыце Verilog або VHDL.
8. Для Target Development Kit выберыце Intel Arria 10 GX FPGA Development
   Камплект. Калі вы выбіраеце камплект распрацоўкі, мэтавая прылада змяняецца ў адпаведнасці з прыладай на мэтавай плаце. Для Intel Arria 10 GX FPGA Development Kit прыладай па змаўчанні з'яўляецца 10AX115S2F4I1SG.
9. Націсніце Generate ExampДызайн.

Кампіляцыя і тэставанне дызайну

Каб скампіляваць і запусціць дэманстрацыйны тэст на апаратным забеспячэнні example design, выканайце наступныя дзеянні:

1. Пераканайцеся, што апаратнае забеспячэнне напрample стварэнне дызайну завершана.
2. Запусціце праграмнае забеспячэнне Intel Quartus Prime і адкрыйце .qpf file: /quartus/a10_hdmi2_demo.qpf
3. Націсніце Апрацоўка ➤ Пачаць кампіляцыю.
4. Пасля паспяховай кампіляцыі файл .sof file генеруецца ў quartus/ output_fileкаталог s.
5. Падключыце Bitec HDMI 2.0 FMC Daughter Card Rev 11 да бартавога порта FMC B (J2).
6. Падключыце TX (P1) даччынай карты Bitec FMC да знешняй крыніцы відэа.
7. Падключыце RX (P2) даччынай карты Bitec FMC да знешняга відэапрыёмніка або відэааналізатара.
8. Пераканайцеся, што ўсе перамыкачы на ​​плаце распрацоўшчыка знаходзяцца ў стандартным становішчы.
9. Наладзьце выбраную прыладу Intel Arria 10 на плаце распрацоўшчыка з дапамогай згенераванага файла .sof file (Інструменты ➤ Праграміст).
10. Аналізатар павінен адлюстроўваць відэа, згенераванае з крыніцы. Кампіляцыя і тэставанне дызайну

Звязаная інфармацыя
Кіраўніцтва карыстальніка Intel Arria 10 FPGA Development Kit

HDMI PHY Intel FPGA IP Design Example Параметры

Табліца 1. HDMI PHY Intel FPGA IP Design Example Параметры для Intel Arria 10
прылады

Гэтыя параметры даступныя толькі для прылад Intel Arria 10.

Параметр	Каштоўнасць	Апісанне
Даступны дызайн Example
Выберыце Дызайн	Рэтрансляцыя Arria 10 HDMI RX-TX	Выберыце дызайн напрample быць згенераваны.

Дызайн Example Files
Мадэляванне	Укл выкл	Уключыце гэтую опцыю, каб згенераваць неабходныя files для тэставага стэнда мадэлявання.
Сінтэз	Укл выкл	Уключыце гэтую опцыю, каб згенераваць неабходныя files для кампіляцыі Intel Quartus Prime і дэманстрацыі абсталявання.

Згенераваны фармат HDL
Генераваць File фармат	Verilog, VHDL	Выберыце пераважны фармат HDL для створанага дызайну example fileнабор. Заўвага: Гэты параметр вызначае толькі фармат для згенераванага IP верхняга ўзроўню fileс. Усе астатнія files (напрыклад, напрample testbenches і верхні ўзровень files для дэманстрацыі абсталявання) у фармаце Verilog HDL.

Target Development Kit
Выберыце дошку	Няма распрацоўніка,	Выберыце дошку для мэтавага дызайну, напрampле.
	Набор для распрацоўкі Arria 10 GX FPGA, Карыстацкі камплект распрацоўкі	Без камплекта распрацоўкі: гэтая опцыя выключае ўсе апаратныя аспекты дызайну, напрampле. Ядро IP усталёўвае ўсе прызначэнні кантактаў на віртуальныя кантакты. Набор для распрацоўкі Arria 10 GX FPGA: гэтая опцыя аўтаматычна выбірае мэтавую прыладу праекта ў адпаведнасці з прыладай у гэтым камплекце для распрацоўкі. Вы можаце змяніць мэтавую прыладу з дапамогай Змяніць мэтавую прыладу параметр, калі ваша версія платы мае іншы варыянт прылады. Ядро IP усталёўвае ўсе прызначэнні кантактаў у адпаведнасці з камплектам распрацоўкі.
		Карыстальніцкі камплект распрацоўкі: гэтая опцыя дазваляе распрацоўваць напрample, каб быць пратэставаны на староннім камплекце распрацоўніка з Intel FPGA. Магчыма, вам спатрэбіцца ўсталяваць прызначэнне шпілек самастойна.

Мэтавая прылада
Змяніць мэтавую прыладу	Укл выкл	Уключыце гэту опцыю і абярыце пераважны варыянт прылады для камплекта распрацоўкі.

HDMI 2.0 PHY Design Example

Канструкцыя HDMI PHY Intel FPGA IP, напрample дэманструе адзін экзэмпляр HDMI з паралельнай замыканнем, які складаецца з трох каналаў RX і чатырох каналаў TX, які працуе на хуткасці перадачы даных да 6 Гбіт/с.

Створаны дызайн HDMI PHY Intel FPGA IP, напрample тое ж самае, што дызайн example, згенераваны ў IP-ядры Intel FPGA HDMI. Аднак гэтая канструкцыя выклample выкарыстоўвае новы арбітр TX PHY, RX PHY і PHY замест карыстацкага RTL у дызайне ядра HDMI Intel FPGA IP, напр.ampле.

Малюнак 3. Дызайн HDMI 2.0 PHY Example

Модуль	Апісанне
RX ФІЗ	RX PHY аднаўляе паслядоўныя даныя HDMI і адпраўляе іх у ядро ​​HDMI RX у паралельным фармаце на адноўленых даменах тактавага сігналу (rx_clk[2:0]). Дадзеныя дэкадуюцца ў відэа

Модуль	Апісанне
	даныя для вываду праз відэа-паток AXI4. RX PHY таксама адпраўляе сігналы vid_clk і ls_clk на ядро ​​HDMI RX праз інтэрфейс PHY.
Ядро HDMI TX	Ядро HDMI TX прымае відэададзеныя патоку AXI4 і кадуе іх у паралельныя дадзеныя фармату HDMI. Ядро HDMI TX адпраўляе гэтыя даныя ў TX PHY.
Ядро HDMI RX	IP атрымлівае паслядоўныя даныя ад RX PHY і выконвае выраўноўванне даных, выпраўленне каналаў, дэкадаванне TMDS, дэкадаванне дапаможных даных, дэкадаванне відэаданых, дэкадаванне аўдыяданых і дэкадаванне.
TX PHY	Атрымлівае і серыялізуе паралельныя даныя з ядра HDMI TX і выводзіць патокі HDMI TMDS. TX PHY стварае tx_clk для ядра TX HDMI. TX PHY таксама генеруе vid_clk і ls_clk і адпраўляе гэтыя сігналы на ядро ​​HDMI TX праз інтэрфейс PHY.
IOPLL	Стварае такт паслядоўнага патоку AXI 300 МГц для інтэрфейсу патоку AXI4.
I2C майстар	Каб наладзіць розныя кампаненты друкаванай платы.

Патрабаванні да апаратнага і праграмнага забеспячэння

Intel выкарыстоўвае наступнае апаратнае і праграмнае забеспячэнне для тэставання канструкцыі напрampле.

Абсталяванне

• Набор для распрацоўкі Intel Arria 10 GX FPGA
• Крыніца HDMI (графічны працэсар (графічны працэсар)
• Ракавіна HDMI (манітор)
• Даччыная карта Bitec HDMI FMC 2.0 (рэвізія 11)
• Кабелі HDMI

праграмнае забеспячэнне

• Intel Quartus Prime Pro Edition (для тэставання абсталявання)
• ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
  Riviera-PRO*, VCS* (толькі Verilog HDL)/VCS MX або Xcelium* Паралельны сімулятар

Структура каталога

Каталогі ўтрымліваюць сфарміраваныя file для дызайну HDMI Intel FPGA IP напрampле.

Малюнак 4. Структура каталогаў для Design Example

Паток паслядоўнасці рэканфігурацыі

Малюнак 5. Шматхуткасны паток паслядоўнасці рэканфігурацыі 

Малюнак ілюструе шматхуткасны паток паслядоўнасці рэканфігурацыі кантролера, калі ён атрымлівае ўваходны паток даных і апорную тактавую частату або калі трансівер разблакіраваны.

Сігналы інтэрфейсу

У табліцах пералічаны сігналы для дызайну HDMI PHY Intel FPGA IP, напрampле.

Табліца 3. Сігналы верхняга ўзроўню

Сігнал	Напрамак	Шырыня	Апісанне
Убудаваны асцылятар сігналу
clk_fpga_b3_p	Увод	1	100 МГц у свабодным рэжыме для эталонных тактаў ядра
refclk_fmcb_p	Увод	1	Апорны такт з фіксаванай хуткасцю для каліброўкі трансівера пры ўключэнні. Па змаўчанні гэта 625 МГц, але можа быць любой частаты

Карыстальніцкія кнопкі і святлодыёды
cpu_resetn	Увод	1	Глабальны скід
пад кіраўніцтвам карыстальніка_g	Выхад	2	Зялёны святлодыёдны дысплей

Штыфты даччынай карты HDMI FMC на порце B FMC
fmcb_gbtclk_m2c_p_0	Увод	1	Гадзіннік HDMI RX TMDS
fmcb_dp_m2c_p	Увод	3	Чырвоны, зялёны і сіні каналы перадачы дадзеных HDMI RX • Даччыная карта Bitec, версія 11 — [0]: RX TMDS Channel 1 (зялёны) — [1]: RX TMDS Channel 2 (чырвоны) — [2]: RX TMDS Channel 0 (сіні)
fmcb_dp_c2m_p	Выхад	4	Гадзіннік HDMI TX, чырвоны, зялёны і сіні каналы перадачы дадзеных • Даччыная карта Bitec, версія 11 — [0]: TX TMDS Channel 2 (чырвоны) — [1]: TX TMDS Channel 1 (зялёны) — [2]: TX TMDS Channel 0 (сіні) — [3]: тактавы канал TX TMDS
fmcb_la_rx_p_9	Увод	1	Вызначэнне магутнасці HDMI RX +5 В
fmcb_la_rx_p_8	Увод	1	Выяўленне гарачай падключэння HDMI RX
fmcb_la_rx_n_8	Увод	1	HDMI RX I2C SDA для DDC і SCDC
fmcb_la_tx_p_10	Увод	1	HDMI RX I2C SCL для DDC і SCDC
fmcb_la_tx_p_12	Увод	1	Выяўленне гарачай падключэння HDMI TX
fmcb_la_tx_n_12	Увод	1	HDMI I2C SDA для DDC і SCDC
fmcb_la_rx_p_10	Увод	1	HDMI I2C SCL для DDC і SCDC
fmcb_la_tx_p_11	Увод	1	HDMI I2C SDA для кіравання рэдрайверам
fmcb_la_rx_n_9	Увод	1	HDMI I2C SCL для кіравання рэдрайверам

Тактавая схема

Ніжэй прыведзена схема тактавання HDMI PHY Intel FPGA IP дызайну exampль:

• clk_fpga_b3_p - гэта тактавая частата 100 МГц з фіксаванай частатой для працы працэсара NIOS і функцый кіравання. Калі зададзеная частата правільная, user_led_g[1] пераключаецца кожную секунду.
• refclk_fmcb_p - гэта эталонны такт з фіксаванай частатой для каліброўкі прыёмаперадатчыкаў пры ўключэнні. Па змаўчанні гэта 625 МГц, але можа быць любой частаты.
• fmcb_gbtclk_m2c_p_0 - гэта гадзіннік TMDS для HDMI RX. Гэты гадзіннік таксама выкарыстоўваецца для кіравання прыёмаперадатчыкамі HDMI TX. Калі зададзеная частата складае 148.5 МГц, user_led_g[0] пераключаецца кожную секунду.

Налада абсталявання

Канструкцыя HDMI PHY Intel FPGA IP, напрample падтрымлівае HDMI 2.0b і выконвае скразную дэманстрацыю для стандартнага відэапатоку HDMI.

Каб запусціць апаратны тэст, падключыце прыладу з падтрымкай HDMI, напрыклад відэакарту з інтэрфейсам HDMI, да раздыма HDMI RX на даччынай карце Bitec HDMI 2.0, якая накіроўвае даныя на блок прыёма-перадатчыка і прыём HDMI.

1. Прыёмнік HDMI дэкадуе порт у стандартны відэаструмень і адпраўляе яго ў ядро ​​аднаўлення тактавай частоты.
2. Ядро HDMI RX дэкадуе відэа, дапаможныя і аўдыядадзеныя, якія перадаюцца праз інтэрфейс AXI4-stream да ядра HDMI TX.
3. Порт крыніцы HDMI даччынай карты FMC перадае выяву на манітор.
4. Націсніце кнопку cpu_resetn адзін раз, каб выканаць скід сістэмы.
   Заўвага: Калі вы хочаце выкарыстоўваць іншую плату распрацоўкі Intel FPGA, вы павінны змяніць прызначэнні прылад і кантактаў. Аналагавая налада трансівера пратэставана для камплекта распрацоўніка Intel Arria 10 FPGA і даччынай карты Bitec HDMI 2.0. Вы можаце змяніць налады для вашай дошкі.

Гісторыя версій дакумента для HDMI PHY Intel
FPGA IP Design Example Кіраўніцтва карыстальніка

Версія дакумента	Версія Intel Quartus Prime	IP версія	Змены
2022.07.20	22.2	1.0.0	Першапачатковы выпуск.

Дакументы / Рэсурсы

intel HDMI PHY FPGA IP Design Example [pdfКіраўніцтва карыстальніка HDMI PHY FPGA IP Design Example, HDMI PHY, FPGA IP Design Example, HDMI PHY IP Design Example, FPGA IP Design Example, IP Design Exampле, 732781

Спасылкі

• Кіраўніцтва карыстальніка