intel HDMI PHY FPGA IP Design Example Οδηγός χρήσης
HDMI PHY Design Example Οδηγός γρήγορης εκκίνησης για συσκευές Intel® Arria® 10
Η σχεδίαση HDMI PHY Intel® FPGA IP π.χampΤο le για συσκευές Intel Arria® 10 διαθέτει σχεδιασμό αναμετάδοσης HDMI 2.0 RX-TX που υποστηρίζει τη μεταγλώττιση και τη δοκιμή υλικού.
Όταν δημιουργείτε ένα σχέδιο π.χample, ο επεξεργαστής παραμέτρων δημιουργεί αυτόματα το fileΕίναι απαραίτητο για την προσομοίωση, τη μεταγλώττιση και τη δοκιμή του σχεδιασμού σε υλικό.
Εικόνα 1. Βήματα Ανάπτυξης
Σχετικές Πληροφορίες
Οδηγός χρήσης HDMI PHY Intel FPGA IP
Δημιουργία του Σχεδίου
Χρησιμοποιήστε το πρόγραμμα επεξεργασίας παραμέτρων HDMI PHY Intel FPGA IP στο λογισμικό Intel Quartus® Prime για να δημιουργήσετε τη σχεδίαση examples.
Εικόνα 2. Δημιουργία της ροής σχεδίασης
- Δημιουργήστε ένα έργο που στοχεύει την οικογένεια συσκευών Intel Arria 10 και επιλέξτε τη συσκευή που θέλετε.
- Στον Κατάλογο IP, εντοπίστε και κάντε διπλό κλικ στα Πρωτόκολλα διασύνδεσης ➤ Ήχος και βίντεο ➤ HDMI TX PHY Intel FPGA IP (ή HDMI RX PHY Intel FPGA IP). Εμφανίζεται το παράθυρο New IP Variant ή New IP Variation.
- Καθορίστε ένα όνομα ανώτατου επιπέδου για την προσαρμοσμένη παραλλαγή IP σας. Το πρόγραμμα επεξεργασίας παραμέτρων αποθηκεύει τις ρυθμίσεις παραλλαγής IP σε α file με το όνομα .ip ή .qsys.
- Κάντε κλικ στο OK. Εμφανίζεται ο επεξεργαστής παραμέτρων.
Intel Corporation. Με την επιφύλαξη παντός δικαιώματος. Η επωνυμία Intel, το λογότυπο Intel και άλλα σήματα Intel είναι εμπορικά σήματα της Intel
Εταιρείας ή των θυγατρικών της. Η Intel εγγυάται την απόδοση των προϊόντων FPGA και ημιαγωγών της σύμφωνα με τις τρέχουσες προδιαγραφές σύμφωνα με την τυπική εγγύηση της Intel, αλλά διατηρεί το δικαίωμα να κάνει αλλαγές σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση. Η Intel δεν αναλαμβάνει καμία ευθύνη ή ευθύνη που απορρέει από την εφαρμογή ή τη χρήση οποιασδήποτε πληροφορίας, προϊόντος ή υπηρεσίας που περιγράφεται στο παρόν, εκτός εάν συμφωνηθεί ρητά εγγράφως από την Intel. Συνιστάται στους πελάτες της Intel να λαμβάνουν την πιο πρόσφατη έκδοση των προδιαγραφών της συσκευής προτού βασιστούν σε οποιεσδήποτε δημοσιευμένες πληροφορίες και προτού υποβάλουν παραγγελίες για προϊόντα ή υπηρεσίες.
Άλλα ονόματα και επωνυμίες μπορούν να διεκδικηθούν ως ιδιοκτησία άλλων. - Σχετικά με το Design Exampστην καρτέλα, επιλέξτε Arria 10 HDMI RX-TX Retransmit.
- Επιλέξτε Προσομοίωση για να δημιουργήσετε τον πάγκο δοκιμών και επιλέξτε Σύνθεση για να δημιουργήσετε τη σχεδίαση υλικού π.χample.
Πρέπει να επιλέξετε τουλάχιστον μία από αυτές τις επιλογές για να δημιουργήσετε το σχέδιο π.χample files.
Εάν επιλέξετε και τα δύο, ο χρόνος δημιουργίας είναι μεγαλύτερος. - Για Δημιουργία File Μορφοποίηση, επιλέξτε Verilog ή VHDL.
- Για το Target Development Kit, επιλέξτε Intel Arria 10 GX FPGA Development
Εργαλειοθήκη. Εάν επιλέξετε ένα κιτ ανάπτυξης, τότε η συσκευή προορισμού αλλάζει για να ταιριάζει με τη συσκευή στον πίνακα στόχο. Για το Intel Arria 10 GX FPGA Development Kit, η προεπιλεγμένη συσκευή είναι 10AX115S2F4I1SG. - Κάντε κλικ στην επιλογή Δημιουργία Example Design.
Σύνταξη και δοκιμή του σχεδίου
Για να μεταγλωττίσετε και να εκτελέσετε μια δοκιμή επίδειξης στο υλικό π.χample design, ακολουθήστε τα παρακάτω βήματα:
- Βεβαιωθείτε ότι το υλικό π.χampΗ παραγωγή σχεδίου έχει ολοκληρωθεί.
- Εκκινήστε το λογισμικό Intel Quartus Prime και ανοίξτε το .qpf file: /quartus/a10_hdmi2_demo.qpf
- Κάντε κλικ στην Επεξεργασία ➤ Έναρξη μεταγλώττισης.
- Μετά την επιτυχή σύνταξη, ένα .sof file παράγεται στο quartus/output_fileκαταλόγου.
- Συνδέστε το Bitec HDMI 2.0 FMC Daughter Card Rev 11 στην ενσωματωμένη θύρα FMC B (J2).
- Συνδέστε το TX (P1) της θυγατρικής κάρτας Bitec FMC σε μια εξωτερική πηγή βίντεο.
- Συνδέστε το RX (P2) της θυγατρικής κάρτας Bitec FMC σε έναν εξωτερικό νεροχύτη βίντεο ή αναλυτή βίντεο.
- Βεβαιωθείτε ότι όλοι οι διακόπτες στην πλακέτα ανάπτυξης βρίσκονται στην προεπιλεγμένη θέση.
- Διαμορφώστε την επιλεγμένη συσκευή Intel Arria 10 στην πλακέτα ανάπτυξης χρησιμοποιώντας το .sof που δημιουργήθηκε file (Εργαλεία ➤ Προγραμματιστής).
- Ο αναλυτής πρέπει να εμφανίζει το βίντεο που δημιουργείται από την πηγή. Σύνταξη και δοκιμή του σχεδίου
Σχετικές Πληροφορίες
Οδηγός χρήστη Intel Arria 10 FPGA Development Kit
HDMI PHY Intel FPGA IP Design Example Παράμετροι
Πίνακας 1. HDMI PHY Intel FPGA IP Design Example Παράμετροι για το Intel Arria 10
Συσκευές
Αυτές οι επιλογές είναι διαθέσιμες μόνο για συσκευές Intel Arria 10.
| Παράμετρος | Αξία | Περιγραφή |
| Διαθέσιμο Σχέδιο Πχample | ||
| Επιλέξτε Σχεδίαση | Αναμετάδοση Arria 10 HDMI RX-TX | Επιλέξτε το σχέδιο π.χample να παραχθεί. |
| Design Example Files | ||
| Προσομοίωση | Ενεργοποίηση, εκτός λειτουργίας | Ενεργοποιήστε αυτήν την επιλογή για να δημιουργήσετε τα απαραίτητα files για τον πάγκο δοκιμών προσομοίωσης. |
| Σύνθεση | Ενεργοποίηση, εκτός λειτουργίας | Ενεργοποιήστε αυτήν την επιλογή για να δημιουργήσετε τα απαραίτητα files για συλλογή Intel Quartus Prime και επίδειξη υλικού. |
| Δημιουργήθηκε μορφή HDL | ||
| Παράγω File Σχήμα και διάταξις βιβλίου | Verilog, VHDL | Επιλέξτε τη μορφή HDL που προτιμάτε για το σχέδιο που δημιουργείται π.χample fileσειρά.
Σημείωμα: Αυτή η επιλογή καθορίζει μόνο τη μορφή για τη δημιουργημένη IP ανώτατου επιπέδου fileμικρό. Ολοι οι άλλοι files (π.χ. π.χampπάγκοι δοκιμών και ανώτατο επίπεδο files για επίδειξη υλικού) είναι σε μορφή Verilog HDL. |
| Κιτ ανάπτυξης στόχου | ||
| Επιλέξτε πίνακα | Χωρίς κιτ ανάπτυξης, | Επιλέξτε τον πίνακα για το στοχευμένο σχέδιο π.χample. |
| Κιτ ανάπτυξης Arria 10 GX FPGA,
Προσαρμοσμένο κιτ ανάπτυξης |
|
|
|
||
| Στοχεύσετε τη συσκευή | ||
| Αλλαγή συσκευής στόχου | Ενεργοποίηση, εκτός λειτουργίας | Ενεργοποιήστε αυτήν την επιλογή και επιλέξτε την προτιμώμενη παραλλαγή συσκευής για το κιτ ανάπτυξης. |
HDMI 2.0 PHY Design Example
Η σχεδίαση HDMI PHY Intel FPGA IP π.χampΤο le παρουσιάζει ένα παράλληλο loopback μιας παρουσίας HDMI που περιλαμβάνει τρία κανάλια RX και τέσσερα κανάλια TX, που λειτουργούν με ταχύτητες δεδομένων έως και 6 Gbps.
Η παραγόμενη σχεδίαση HDMI PHY Intel FPGA IP π.χample είναι το ίδιο με το σχέδιο π.χampδημιουργείται στον πυρήνα IP HDMI Intel FPGA. Ωστόσο, αυτό το σχέδιο π.χample χρησιμοποιεί τους νέους διαιτητές TX PHY, RX PHY και PHY αντί για προσαρμοσμένο RTL στο HDMI Intel FPGA IP core design example.
Εικόνα 3. HDMI 2.0 PHY Design Example
| Μονάδα μέτρησης | Περιγραφή |
| RX PHY | Το RX PHY ανακτά σειριακά δεδομένα HDMI και τα στέλνει στον πυρήνα HDMI RX σε παράλληλη μορφή στους ανακτημένους τομείς ρολογιού (rx_clk[2:0]). Τα δεδομένα αποκωδικοποιούνται σε βίντεο |
| Μονάδα μέτρησης | Περιγραφή |
| δεδομένα που θα εξάγονται μέσω βίντεο ροής AXI4. Το RX PHY στέλνει επίσης σήματα vid_clk και ls_clk στον πυρήνα HDMI RX μέσω της διεπαφής PHY. | |
| HDMI TX Core | Ο πυρήνας HDMI TX λαμβάνει δεδομένα βίντεο ροής AXI4 και τα κωδικοποιεί σε παράλληλα δεδομένα μορφής HDMI. Ο πυρήνας HDMI TX στέλνει αυτά τα δεδομένα στο TX PHY. |
| HDMI RX Core | Η IP λαμβάνει τα σειριακά δεδομένα από το RX PHY και εκτελεί ευθυγράμμιση δεδομένων, αποκωδικοποίηση καναλιών, αποκωδικοποίηση TMDS, αποκωδικοποίηση βοηθητικών δεδομένων, αποκωδικοποίηση δεδομένων βίντεο, αποκωδικοποίηση δεδομένων ήχου και αποκωδικοποίηση. |
| TX PHY | Λαμβάνει και σειριοποιεί τα παράλληλα δεδομένα από τον πυρήνα HDMI TX και εξάγει ροές HDMI TMDS. Το TX PHY παράγει tx_clk για τον πυρήνα HDMI TX. Το TX PHY παράγει επίσης vid_clk και ls_clk και στέλνει αυτά τα σήματα στον πυρήνα HDMI TX μέσω της διεπαφής PHY. |
| ΙΟΠΛΛ | Δημιουργεί σειριακό ρολόι ροής AXI 300 MHz για τη διεπαφή ροής AXI4. |
| I2C Master | Για να διαμορφώσετε τα διάφορα εξαρτήματα PCB. |
Απαιτήσεις υλικού και λογισμικού
Η Intel χρησιμοποιεί το ακόλουθο υλικό και λογισμικό για να δοκιμάσει τη σχεδίαση π.χample.
Μηχανήματα υπολογιστών
- Κιτ ανάπτυξης Intel Arria 10 GX FPGA
- Πηγή HDMI (Μονάδα επεξεργαστή γραφικών (GPU)
- Νεροχύτης HDMI (Οθόνη)
- Θυγατρική κάρτα Bitec HDMI FMC 2.0 (Αναθεώρηση 11)
- Καλώδια HDMI
Λογισμικό
- Intel Quartus Prime Pro Edition (για δοκιμή υλικού)
- ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
Riviera-PRO*, VCS* (Verilog HDL μόνο)/VCS MX ή Xcelium* Παράλληλος προσομοιωτής
Δομή καταλόγου
Οι κατάλογοι περιέχουν τα παραγόμενα file για τη σχεδίαση HDMI Intel FPGA IP π.χample.
Εικόνα 4. Δομή καταλόγου για τη σχεδίαση Π.χample
Ροή ακολουθίας αναδιαμόρφωσης
Εικόνα 5. Ροή ακολουθίας επαναδιαμόρφωσης πολλαπλών ρυθμών
Το σχήμα απεικονίζει τη ροή ακολουθίας επαναδιαμόρφωσης πολλαπλών ρυθμών του ελεγκτή όταν λαμβάνει ροή δεδομένων εισόδου και συχνότητα ρολογιού αναφοράς ή όταν ο πομποδέκτης είναι ξεκλείδωτος.
Σήματα διεπαφής
Οι πίνακες παραθέτουν τα σήματα για τη σχεδίαση HDMI PHY Intel FPGA IP π.χample.
Πίνακας 3. Σήματα ανώτατου επιπέδου
| Σύνθημα | Κατεύθυνση | Πλάτος | Περιγραφή |
| Ενσωματωμένο σήμα ταλαντωτή | |||
| clk_fpga_b3_p | Εισαγωγή | 1 | Ρολόι ελεύθερης λειτουργίας 100 MHz για ρολόι αναφοράς πυρήνα |
| refclk_fmcb_p | Εισαγωγή | 1 | Ρολόι αναφοράς σταθερού ρυθμού για βαθμονόμηση ενεργοποίησης του πομποδέκτη. Είναι 625 MHz από προεπιλογή, αλλά μπορεί να είναι οποιασδήποτε συχνότητας |
| Πλήκτρα χρήστη και λυχνίες LED | |||
| cpu_resetn | Εισαγωγή | 1 | Καθολική επαναφορά |
| user_led_g | Παραγωγή | 2 | Πράσινη οθόνη LED |
| Καρφίτσες κάρτας HDMI FMC Daughter Card στη Θύρα B FMC | |||
| fmcb_gbtclk_m2c_p_0 | Εισαγωγή | 1 | Ρολόι HDMI RX TMDS |
| fmcb_dp_m2c_p | Εισαγωγή | 3 | Κόκκινα, πράσινα και μπλε κανάλια δεδομένων HDMI RX
• Αναθεώρηση θυγατρικής κάρτας Bitec 11 — [0]: RX TMDS Channel 1 (Πράσινο) — [1]: RX TMDS Channel 2 (Κόκκινο) — [2]: RX TMDS Channel 0 (Μπλε) |
| fmcb_dp_c2m_p | Παραγωγή | 4 | Ρολόι HDMI TX, κόκκινο, πράσινο και μπλε κανάλια δεδομένων
• Αναθεώρηση θυγατρικής κάρτας Bitec 11 — [0]: TX TMDS Channel 2 (Κόκκινο) — [1]: TX TMDS Channel 1 (Πράσινο) — [2]: TX TMDS Channel 0 (Μπλε) — [3]: Κανάλι ρολογιού TX TMDS |
| fmcb_la_rx_p_9 | Εισαγωγή | 1 | Ανίχνευση ισχύος HDMI RX +5V |
| fmcb_la_rx_p_8 | Εισαγωγή | 1 | Ανίχνευση ζεστού βύσματος HDMI RX |
| fmcb_la_rx_n_8 | Εισαγωγή | 1 | HDMI RX I2C SDA για DDC και SCDC |
| fmcb_la_tx_p_10 | Εισαγωγή | 1 | HDMI RX I2C SCL για DDC και SCDC |
| fmcb_la_tx_p_12 | Εισαγωγή | 1 | Ανίχνευση ζεστού βύσματος HDMI TX |
| fmcb_la_tx_n_12 | Εισαγωγή | 1 | HDMI I2C SDA για DDC και SCDC |
| fmcb_la_rx_p_10 | Εισαγωγή | 1 | HDMI I2C SCL για DDC και SCDC |
| fmcb_la_tx_p_11 | Εισαγωγή | 1 | HDMI I2C SDA για έλεγχο εκ νέου προγράμματος οδήγησης |
| fmcb_la_rx_n_9 | Εισαγωγή | 1 | HDMI I2C SCL για έλεγχο εκ νέου προγράμματος οδήγησης |
Σχέδιο χρονισμού
Το παρακάτω είναι το σχήμα χρονισμού του HDMI PHY Intel FPGA IP design example:
- Το clk_fpga_b3_p είναι ένα ρολόι σταθερού ρυθμού 100 MHz για την εκτέλεση του επεξεργαστή NIOS και των λειτουργιών ελέγχου. Εάν η παρεχόμενη συχνότητα είναι σωστή, το user_led_g[1] αλλάζει για κάθε δευτερόλεπτο.
- Το refclk_fmcb_p είναι ένα ρολόι αναφοράς σταθερού ρυθμού για τη βαθμονόμηση ενεργοποίησης των πομποδεκτών. Είναι 625 MHz από προεπιλογή, αλλά μπορεί να είναι οποιασδήποτε συχνότητας.
- Το fmcb_gbtclk_m2c_p_0 είναι το ρολόι TMDS για HDMI RX. Αυτό το ρολόι χρησιμοποιείται επίσης για την οδήγηση των πομποδέκτη HDMI TX. Εάν η παρεχόμενη συχνότητα είναι 148.5 MHz, το user_led_g[0] αλλάζει για κάθε δευτερόλεπτο.
Ρύθμιση υλικού
Η σχεδίαση HDMI PHY Intel FPGA IP π.χampΤο le έχει δυνατότητα HDMI 2.0b και εκτελεί μια επίδειξη βρόχου για μια τυπική ροή βίντεο HDMI.
Για να εκτελέσετε τη δοκιμή υλικού, συνδέστε μια συσκευή με δυνατότητα HDMI, όπως μια κάρτα γραφικών με διασύνδεση HDMI, στην υποδοχή HDMI RX της θυγατρικής κάρτας Bitec HDMI 2.0, η οποία δρομολογεί τα δεδομένα στο μπλοκ πομποδέκτη RX και HDMI RX.
- Ο νεροχύτης HDMI αποκωδικοποιεί τη θύρα σε μια τυπική ροή βίντεο και τη στέλνει στον πυρήνα ανάκτησης ρολογιού.
- Ο πυρήνας HDMI RX αποκωδικοποιεί τα δεδομένα βίντεο, βοηθητικών και ήχου που πρόκειται να επαναφερθούν μέσω διασύνδεσης ροής AXI4 στον πυρήνα HDMI TX.
- Η θύρα πηγής HDMI της θυγατρικής κάρτας FMC μεταδίδει την εικόνα σε μια οθόνη.
- Πατήστε το κουμπί cpu_resetn μία φορά για να πραγματοποιήσετε επαναφορά συστήματος.
Σημείωμα: Εάν θέλετε να χρησιμοποιήσετε άλλη πλακέτα ανάπτυξης Intel FPGA, πρέπει να αλλάξετε τις εκχωρήσεις συσκευών και τις εκχωρήσεις ακίδων. Η αναλογική ρύθμιση του πομποδέκτη έχει δοκιμαστεί για το κιτ ανάπτυξης Intel Arria 10 FPGA και την θυγατρική κάρτα Bitec HDMI 2.0. Μπορείτε να τροποποιήσετε τις ρυθμίσεις για τη δική σας πλακέτα.
Ιστορικό αναθεώρησης εγγράφων για το HDMI PHY Intel
FPGA IP Design Example Οδηγός χρήσης
| Έκδοση εγγράφου | Έκδοση Intel Quartus Prime | Έκδοση IP | Αλλαγές |
| 2022.07.20 | 22.2 | 1.0.0 | Αρχική έκδοση. |
Έγγραφα / Πόροι
 |
intel HDMI PHY FPGA IP Design Example [pdf] Οδηγός χρήστη HDMI PHY FPGA IP Design Example, HDMI PHY, FPGA IP Design Example, HDMI PHY IP Design Example, FPGA IP Design Example, IP Design Example, 732781 |
