इंटेल HDMI PHY FPGA IP डिजाइन पूर्वampले प्रयोगकर्ता गाइड

HDMI PHY डिजाइन पूर्वampIntel® Arria® 10 उपकरणहरूको लागि द्रुत सुरुवात गाइड

HDMI PHY Intel® FPGA IP डिजाइन पूर्वampLe for Intel Arria® 10 उपकरणहरूमा HDMI 2.0 RX-TX रिट्रान्समिट डिजाइन छ जसले कम्पाइलेशन र हार्डवेयर परीक्षणलाई समर्थन गर्दछ।
जब तपाइँ एक डिजाइन पूर्व उत्पन्न गर्नुहुन्छampले, प्यारामिटर सम्पादकले स्वचालित रूपमा सिर्जना गर्दछ fileहार्डवेयरमा डिजाइनको अनुकरण, कम्पाइल र परीक्षण गर्न आवश्यक छ।

चित्र 1. विकास चरणहरू

सम्बन्धित जानकारी
HDMI PHY Intel FPGA IP प्रयोगकर्ता गाइड

डिजाइन उत्पन्न गर्दै

डिजाइन पूर्व उत्पन्न गर्न Intel Quartus® प्राइम सफ्टवेयरमा HDMI PHY Intel FPGA IP प्यारामिटर सम्पादक प्रयोग गर्नुहोस्।ampलेस।

चित्र ३. डिजाइन प्रवाह उत्पन्न गर्दै

1. Intel Arria 10 उपकरण परिवारलाई लक्षित गर्दै एउटा परियोजना सिर्जना गर्नुहोस् र इच्छित उपकरण चयन गर्नुहोस्।
2. IP क्याटलगमा, इन्टरफेस प्रोटोकलहरू पत्ता लगाउनुहोस् र डबल-क्लिक गर्नुहोस् ➤ अडियो र भिडियो ➤ HDMI TX PHY Intel FPGA IP (वा HDMI RX PHY Intel FPGA IP)। नयाँ आईपी संस्करण वा नयाँ आईपी भिन्नता विन्डो देखिन्छ।
3. तपाईंको अनुकूलन IP भिन्नताको लागि शीर्ष-स्तरको नाम निर्दिष्ट गर्नुहोस्। प्यारामिटर सम्पादकले IP भिन्नता सेटिङहरूलाई a मा बचत गर्छ file नाम .ip वा .qsys।
4. ठीक क्लिक गर्नुहोस्। प्यारामिटर सम्पादक देखिन्छ।
   इंटेल कर्पोरेशन। सबै अधिकार सुरक्षित। Intel, Intel लोगो, र अन्य Intel मार्कहरू Intel का ट्रेडमार्क हुन्
   निगम वा यसका सहायकहरू। Intel ले आफ्नो FPGA र अर्धचालक उत्पादनहरूको प्रदर्शनलाई Intel को मानक वारेन्टी अनुसार हालको विशिष्टताहरूमा वारेन्टी दिन्छ, तर सूचना बिना कुनै पनि समयमा कुनै पनि उत्पादन र सेवाहरूमा परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ। Intel ले यहाँ वर्णन गरिएको कुनै पनि जानकारी, उत्पादन, वा सेवाको आवेदन वा प्रयोगबाट उत्पन्न हुने कुनै जिम्मेवारी वा दायित्व ग्रहण गर्दैन बाहेक Intel द्वारा लिखित रूपमा स्पष्ट रूपमा सहमत भए। Intel ग्राहकहरूलाई कुनै पनि प्रकाशित जानकारीमा भर पर्नु अघि र उत्पादन वा सेवाहरूको लागि अर्डर राख्नु अघि उपकरण विशिष्टताहरूको नवीनतम संस्करण प्राप्त गर्न सल्लाह दिइन्छ।
   अन्य नाम र ब्रान्डहरू अरूको सम्पत्तिको रूपमा दाबी गर्न सकिन्छ।
5. डिजाइन मा पूर्वample ट्याबमा, Arria 10 HDMI RX-TX Retransmit चयन गर्नुहोस्।
6. टेस्टबेन्च उत्पन्न गर्न सिमुलेशन चयन गर्नुहोस्, र हार्डवेयर डिजाइन पूर्व उत्पन्न गर्न सिन्थेसिस चयन गर्नुहोस्।ample।
   तपाईंले डिजाइन पूर्व उत्पन्न गर्न यी विकल्पहरू मध्ये कम्तिमा एउटा चयन गर्नुपर्छample files.
   यदि तपाइँ दुबै चयन गर्नुहुन्छ भने, जेनेरेशन समय लामो छ।
7. उत्पन्न को लागी File ढाँचा, Verilog वा VHDL चयन गर्नुहोस्।
8. लक्ष्य विकास किटको लागि, Intel Arria 10 GX FPGA विकास चयन गर्नुहोस्
   किट। यदि तपाईंले विकास किट चयन गर्नुभयो भने, त्यसपछि लक्षित यन्त्र लक्ष्य बोर्डमा रहेको यन्त्रसँग मिलाउन परिवर्तन हुन्छ। Intel Arria 10 GX FPGA विकास किटको लागि, पूर्वनिर्धारित उपकरण 10AX115S2F4I1SG हो।
9. क्लिक गर्नुहोस् पूर्व उत्पन्न गर्नुहोस्ampले डिजाइन।

डिजाइन संकलन र परीक्षण

हार्डवेयर पूर्व मा एक प्रदर्शन परीक्षण कम्पाइल र चलाउनampडिजाइन, यी चरणहरू पालना गर्नुहोस्:

1. हार्डवेयर पूर्व सुनिश्चित गर्नुहोस्ampले डिजाइन उत्पादन पूरा भयो।
2. Intel Quartus प्राइम सफ्टवेयर लन्च गर्नुहोस् र खोल्नुहोस् .qpf file: /quartus/a10_hdmi2_demo.qpf
3. क्लिक गर्नुहोस् प्रशोधन ➤ संकलन सुरु गर्नुहोस्।
4. सफल संकलन पछि, एक .sof file क्वार्टस/आउटपुटमा उत्पन्न हुन्छfiles निर्देशिका।
5. Bitec HDMI 2.0 FMC Daughter Card Rev 11 लाई अन-बोर्ड FMC पोर्ट B (J2) मा जडान गर्नुहोस्।
6. Bitec FMC छोरी कार्डको TX (P1) लाई बाह्य भिडियो स्रोतमा जडान गर्नुहोस्।
7. Bitec FMC छोरी कार्डको RX (P2) लाई बाह्य भिडियो सिङ्क वा भिडियो विश्लेषकमा जडान गर्नुहोस्।
8. विकास बोर्डमा भएका सबै स्विचहरू पूर्वनिर्धारित स्थितिमा छन् भनी सुनिश्चित गर्नुहोस्।
9. उत्पन्न गरिएको .sof प्रयोग गरी विकास बोर्डमा चयन गरिएको Intel Arria 10 उपकरण कन्फिगर गर्नुहोस्। file (उपकरणहरू ➤ प्रोग्रामर)।
10. विश्लेषकले स्रोतबाट उत्पन्न भिडियो प्रदर्शन गर्नुपर्छ। डिजाइन संकलन र परीक्षण

सम्बन्धित जानकारी
Intel Arria 10 FPGA विकास किट प्रयोगकर्ता गाइड

HDMI PHY इंटेल FPGA IP डिजाइन पूर्वampमापदण्डहरू

तालिका 1. HDMI PHY Intel FPGA IP डिजाइन पूर्वampIntel Arria 10 को लागि प्यारामिटरहरू
यन्त्रहरू

यी विकल्पहरू Intel Arria 10 उपकरणहरूका लागि मात्र उपलब्ध छन्।

प्यारामिटर	मूल्य	विवरण
उपलब्ध डिजाइन पूर्वample
डिजाईन चयन गर्नुहोस्	Arria 10 HDMI RX-TX रिट्रान्समिट	डिजाइन पूर्व चयन गर्नुहोस्ampले उत्पन्न गर्न।

डिजाइन पूर्वample Files
सिमुलेशन	खुला बन्द	आवश्यक उत्पन्न गर्न यो विकल्प खोल्नुहोस् fileसिमुलेशन testbench को लागि s।
संश्लेषण	खुला बन्द	आवश्यक उत्पन्न गर्न यो विकल्प खोल्नुहोस् fileइंटेल क्वार्टस प्राइम संकलन र हार्डवेयर प्रदर्शनको लागि।

उत्पन्न HDL ढाँचा
उत्पन्न गर्नुहोस् File ढाँचा	Verilog, VHDL	उत्पन्न डिजाइन पूर्वको लागि आफ्नो मनपर्ने HDL ढाँचा चयन गर्नुहोस्ample fileसेट। नोट: यो विकल्पले उत्पन्न शीर्ष स्तर IP को लागि ढाँचा मात्र निर्धारण गर्दछ files अन्य सबै files (उदाहरणका लागिample testbenches र शीर्ष स्तर files हार्डवेयर प्रदर्शनका लागि) Verilog HDL ढाँचामा छन्।

लक्ष्य विकास किट
बोर्ड चयन गर्नुहोस्	विकास किट छैन,	लक्षित डिजाइन पूर्वको लागि बोर्ड चयन गर्नुहोस्ample।
	Arria 10 GX FPGA विकास किट, अनुकूलन विकास किट	कुनै विकास किट छैन: यो विकल्पले डिजाइन पूर्वका लागि सबै हार्डवेयर पक्षहरू समावेश गर्दैनample। IP कोरले सबै पिन असाइनमेन्टहरू भर्चुअल पिनहरूमा सेट गर्दछ। Arria 10 GX FPGA विकास किट: यो विकल्पले स्वचालित रूपमा यस विकास किटमा रहेको यन्त्रसँग मेल खाने परियोजनाको लक्षित यन्त्र चयन गर्छ। तपाईं प्रयोग गरेर लक्षित उपकरण परिवर्तन गर्न सक्नुहुन्छ लक्ष्य यन्त्र परिवर्तन गर्नुहोस् यदि तपाइँको बोर्ड परिमार्जनमा फरक यन्त्र संस्करण छ भने प्यारामिटर। आईपी ​​कोरले विकास किट अनुसार सबै पिन असाइनमेन्टहरू सेट गर्दछ।
		अनुकूलन विकास किट: यो विकल्प डिजाइन पूर्व अनुमति दिन्छampएक Intel FPGA को साथ तेस्रो पक्ष विकास किटमा परीक्षण गरिनेछ। तपाईंले आफैंमा पिन असाइनमेन्टहरू सेट गर्न आवश्यक हुन सक्छ।

लक्ष्य उपकरण
लक्ष्य यन्त्र परिवर्तन गर्नुहोस्	खुला बन्द	यो विकल्प खोल्नुहोस् र विकास किटको लागि मनपर्ने उपकरण संस्करण चयन गर्नुहोस्।

HDMI 2.0 PHY डिजाइन पूर्वample

HDMI PHY Intel FPGA IP डिजाइन पूर्वample ले तीन RX च्यानलहरू र चार TX च्यानलहरू समावेश गरी 6 Gbps सम्म डाटा दरहरूमा सञ्चालन गर्ने एक HDMI उदाहरण समानान्तर लूपब्याक प्रदर्शन गर्दछ।

उत्पन्न HDMI PHY Intel FPGA IP डिजाइन पूर्वample डिजाइन पूर्व जस्तै छampले HDMI Intel FPGA IP कोर मा उत्पन्न। यद्यपि, यो डिजाइन पूर्वample ले HDMI Intel FPGA IP कोर डिजाइन पूर्वमा कस्टम RTL को सट्टा नयाँ TX PHY, RX PHY, र PHY आर्बिटर प्रयोग गर्दछ।ample।

चित्र 3. HDMI 2.0 PHY डिजाइन पूर्वample

मोड्युल	विवरण
RX PHY	RX PHY ले क्रमिक HDMI डाटा रिकभर गर्छ र यसलाई HDMI RX कोरलाई रिकभर गरिएको घडी डोमेनहरूमा समानान्तर ढाँचामा पठाउँछ (rx_clk[2:0])। डाटा भिडियोमा डिकोड गरिएको छ

मोड्युल	विवरण
	AXI4-स्ट्रिम भिडियो मार्फत आउटपुट हुने डाटा। RX PHY ले PHY इन्टरफेस मार्फत HDMI RX कोरमा vid_clk र ls_clk संकेतहरू पनि पठाउँछ।
HDMI TX कोर	HDMI TX कोरले AXI4-स्ट्रिम भिडियो डेटा प्राप्त गर्दछ र यसलाई HDMI ढाँचा समानान्तर डेटामा इन्कोड गर्दछ। HDMI TX कोरले यो डेटा TX PHY मा पठाउँछ।
HDMI RX कोर	IP ले RX PHY बाट क्रमिक डेटा प्राप्त गर्दछ र डेटा पङ्क्तिबद्धता, च्यानल डेस्क्यू, TMDS डिकोडिङ, सहायक डेटा डिकोडिङ, भिडियो डेटा डिकोडिङ, अडियो डेटा डिकोडिङ, र descrambling प्रदर्शन गर्दछ।
TX PHY	HDMI TX कोरबाट समानान्तर डेटा प्राप्त र क्रमबद्ध गर्दछ र HDMI TMDS स्ट्रिमहरू आउटपुट गर्दछ। TX PHY ले HDMI TX कोरको लागि tx_clk उत्पादन गर्छ। TX PHY ले vid_clk र ls_clk पनि उत्पन्न गर्छ र यी संकेतहरूलाई PHY इन्टरफेस मार्फत HDMI TX कोरमा पठाउँछ।
IOPLL	AXI300- स्ट्रिम इन्टरफेसको लागि 4 MHz AXI सिरियल स्ट्रिम घडी उत्पन्न गर्दछ।
I2C मास्टर	विभिन्न PCB कम्पोनेन्टहरू कन्फिगर गर्न।

हार्डवेयर र सफ्टवेयर आवश्यकताहरू

Intel ले डिजाइन पूर्व परीक्षण गर्न निम्न हार्डवेयर र सफ्टवेयर प्रयोग गर्दछample।

हार्डवेयर

• Intel Arria 10 GX FPGA विकास किट
• HDMI स्रोत (ग्राफिक्स प्रोसेसर इकाई (GPU)
• HDMI सिंक (मोनिटर)
• Bitec HDMI FMC 2.0 छोरी कार्ड (संशोधन 11)
• HDMI केबलहरू

सफ्टवेयर

• इंटेल क्वार्टस प्राइम प्रो संस्करण (हार्डवेयर परीक्षणको लागि)
• ModelSim* - Intel FPGA संस्करण, ModelSim - Intel FPGA स्टार्टर संस्करण, NCSim,
  Riviera-PRO*, VCS* (Verilog HDL मात्र)/VCS MX, वा Xcelium* समानान्तर सिम्युलेटर

निर्देशिका संरचना

डाइरेक्टरीहरूले उत्पन्न भएको समावेश गर्दछ file HDMI Intel FPGA IP डिजाइन पूर्वको लागिample।

चित्र ४. डिजाइन पूर्वको लागि निर्देशिका संरचनाample

पुन: कन्फिगरेसन अनुक्रम प्रवाह

चित्र 5. बहु-दर पुन: कन्फिगरेसन अनुक्रम प्रवाह 

चित्रले इनपुट डेटा स्ट्रिम र सन्दर्भ घडी आवृत्ति प्राप्त गर्दा, वा ट्रान्सीभर अनलक हुँदा नियन्त्रकको बहु-दर पुन: कन्फिगरेसन अनुक्रम प्रवाहलाई चित्रण गर्दछ।

इन्टरफेस संकेतहरू

तालिकाहरूले HDMI PHY Intel FPGA IP डिजाइन पूर्वका लागि संकेतहरू सूचीबद्ध गर्दछample।

तालिका 3. शीर्ष-स्तर संकेतहरू

संकेत	दिशा	चौडाइ	विवरण
अन-बोर्ड ओसिलेटर सिग्नल
clk_fpga_b3_p	इनपुट	1	कोर सन्दर्भ घडीको लागि 100 मेगाहर्ट्ज निःशुल्क चलिरहेको घडी
refclk_fmcb_p	इनपुट	1	ट्रान्सीभरको पावर-अप क्यालिब्रेसनको लागि निश्चित दर सन्दर्भ घडी। यो पूर्वनिर्धारित रूपमा 625 मेगाहर्ट्ज हो तर कुनै पनि आवृत्तिको हुन सक्छ

प्रयोगकर्ता पुश बटन र LEDs
cpu_resetn	इनपुट	1	ग्लोबल रिसेट
user_led_g	आउटपुट	2	हरियो एलईडी डिस्प्ले

FMC पोर्ट B मा HDMI FMC छोरी कार्ड पिन
fmcb_gbtclk_m2c_p_0	इनपुट	1	HDMI RX TMDS घडी
fmcb_dp_m2c_p	इनपुट	3	HDMI RX रातो, हरियो र निलो डाटा च्यानलहरू • Bitec छोरी कार्ड संशोधन 11 — [०]: RX TMDS च्यानल १ (हरियो) — [१]: RX TMDS च्यानल २ (रातो) — [२]: RX TMDS च्यानल ० (नीलो)
fmcb_dp_c2m_p	आउटपुट	4	HDMI TX घडी, रातो, हरियो र निलो डेटा च्यानलहरू • Bitec छोरी कार्ड संशोधन 11 — [०]: TX TMDS च्यानल २ (रातो) — [१]: TX TMDS च्यानल १ (हरियो) — [२]: TX TMDS च्यानल ० (नीलो) — [३]: TX TMDS घडी च्यानल
fmcb_la_rx_p_9	इनपुट	1	HDMI RX +5V पावर पत्ता लगाउनुहोस्
fmcb_la_rx_p_8	इनपुट	1	HDMI RX हट प्लग पत्ता लगाउनुहोस्
fmcb_la_rx_n_8	इनपुट	1	DDC र SCDC को लागि HDMI RX I2C SDA
fmcb_la_tx_p_10	इनपुट	1	DDC र SCDC को लागि HDMI RX I2C SCL
fmcb_la_tx_p_12	इनपुट	1	HDMI TX हट प्लग पत्ता लगाउनुहोस्
fmcb_la_tx_n_12	इनपुट	1	DDC र SCDC को लागि HDMI I2C SDA
fmcb_la_rx_p_10	इनपुट	1	DDC र SCDC को लागि HDMI I2C SCL
fmcb_la_tx_p_11	इनपुट	1	HDMI I2C SDA redriver नियन्त्रणको लागि
fmcb_la_rx_n_9	इनपुट	1	HDMI I2C SCL redriver नियन्त्रणको लागि

घडी योजना

निम्न HDMI PHY Intel FPGA IP डिजाइन पूर्व को घडी योजना होampLe:

• clk_fpga_b3_p NIOS प्रोसेसर र नियन्त्रण कार्यहरू चलाउनको लागि 100 मेगाहर्ट्ज निश्चित दर घडी हो। यदि आपूर्ति गरिएको फ्रिक्वेन्सी सही छ भने, user_led_g[1] प्रत्येक सेकेन्डको लागि टगल गर्दछ।
• refclk_fmcb_p ट्रान्सीभरहरूको पावर-अप क्यालिब्रेसनको लागि एक निश्चित दर सन्दर्भ घडी हो। यो पूर्वनिर्धारित रूपमा 625 मेगाहर्ट्ज हो तर कुनै पनि आवृत्तिको हुन सक्छ।
• fmcb_gbtclk_m2c_p_0 HDMI RX को लागि TMDS घडी हो। यो घडी HDMI TX ट्रान्ससिभरहरू चलाउन पनि प्रयोग गरिन्छ। यदि आपूर्ति फ्रिक्वेन्सी 148.5 MHz छ भने, user_led_g[0] प्रत्येक सेकेन्डको लागि टगल गर्दछ।

हार्डवेयर सेटअप

HDMI PHY Intel FPGA IP डिजाइन पूर्वample HDMI 2.0b सक्षम छ र मानक HDMI भिडियो स्ट्रिमको लागि लुप-थ्रु प्रदर्शन गर्दछ।

हार्डवेयर परीक्षण चलाउनको लागि, Bitec HDMI 2.0 छोरी कार्डमा रहेको HDMI RX कनेक्टरमा HDMI इन्टरफेस भएको ग्राफिक्स कार्ड जस्ता HDMI-सक्षम यन्त्र जडान गर्नुहोस्, जसले डेटालाई ट्रान्सीभर RX ब्लक र HDMI RX मा रुट गर्छ।

1. HDMI सिङ्कले पोर्टलाई मानक भिडियो स्ट्रिममा डिकोड गर्छ र यसलाई घडी रिकभरी कोरमा पठाउँछ।
2. HDMI RX कोरले भिडियो, सहायक, र अडियो डेटालाई AXI4-स्ट्रिम इन्टरफेस मार्फत HDMI TX कोरमा लूप ब्याक गर्नको लागि डिकोड गर्छ।
3. FMC बेटी कार्डको HDMI स्रोत पोर्टले छविलाई मनिटरमा पठाउँछ।
4. प्रणाली रिसेट गर्न एक पटक cpu_resetn बटन थिच्नुहोस्।
   नोट: यदि तपाईं अर्को Intel FPGA विकास बोर्ड प्रयोग गर्न चाहनुहुन्छ भने, तपाईंले यन्त्र असाइनमेन्ट र पिन असाइनमेन्टहरू परिवर्तन गर्नुपर्छ। ट्रान्सीभर एनालग सेटिङ Intel Arria 10 FPGA विकास किट र Bitec HDMI 2.0 छोरी कार्डको लागि परीक्षण गरिएको छ। तपाईं आफ्नो बोर्डको लागि सेटिङहरू परिमार्जन गर्न सक्नुहुन्छ।

HDMI PHY Intel को लागि कागजात संशोधन इतिहास
FPGA आईपी डिजाइन पूर्वampले प्रयोगकर्ता गाइड

कागजात संस्करण	इंटेल क्वार्टस प्राइम संस्करण	आईपी ​​संस्करण	परिवर्तनहरू
2022.07.20	22.2	1.0.0	प्रारम्भिक रिलीज।

कागजातहरू / स्रोतहरू

इंटेल HDMI PHY FPGA IP डिजाइन पूर्वample [pdf] प्रयोगकर्ता गाइड HDMI PHY FPGA IP डिजाइन पूर्वample, HDMI PHY, FPGA IP डिजाइन पूर्वample, HDMI PHY IP डिजाइन पूर्वample, FPGA आईपी डिजाइन पूर्वampले, आईपी डिजाइन पूर्वampले, १०

सन्दर्भहरू

• प्रयोगकर्ता पुस्तिका