intel HDMI PHY FPGA IP ንድፍ Example የተጠቃሚ መመሪያ

HDMI PHY ንድፍ Exampለ Intel® Arria® 10 መሳሪያዎች ፈጣን ጅምር መመሪያ

የ HDMI PHY Intel® FPGA IP ንድፍ ምሳሌample ለ Intel Arria® 10 መሳሪያዎች የኤችዲኤምአይ 2.0 RX-TX ማጠናቀር እና የሃርድዌር ሙከራን የሚደግፍ ዳግም ማስተላለፊያ ንድፍ አለው።
ንድፍ ሲያመነጩ example, የመለኪያ አርታዒው በራስ-ሰር ይፈጥራል fileንድፉን በሃርድዌር ውስጥ ለማስመሰል፣ ለማጠናቀር እና ለመሞከር አስፈላጊ ነው።

ምስል 1. የእድገት ደረጃዎች

ተዛማጅ መረጃ
HDMI PHY Intel FPGA IP የተጠቃሚ መመሪያ

ንድፉን በማመንጨት ላይ

የቀድሞውን ንድፍ ለማመንጨት የኤችዲኤምአይ ፒኤችአይ ኢንቴል FPGA IP መለኪያ አርታኢን በ Intel Quartus® Prime ሶፍትዌር ውስጥ ይጠቀሙampሌስ.

ምስል 2. የንድፍ ፍሰት ማመንጨት

1. የኢንቴል አሪያ 10 መሣሪያ ቤተሰብን ያነጣጠረ ፕሮጀክት ይፍጠሩ እና የሚፈልጉትን መሣሪያ ይምረጡ።
2. በአይፒ ካታሎግ ውስጥ የበይነገጽ ፕሮቶኮሎችን ፈልግ እና ሁለቴ ጠቅ አድርግ ➤ ኦዲዮ እና ቪዲዮ ➤ HDMI TX PHY Intel FPGA IP (ወይም HDMI RX PHY Intel FPGA IP)። አዲሱ የአይፒ ተለዋጭ ወይም አዲስ የአይፒ ልዩነት መስኮት ይታያል።
3. ለእርስዎ ብጁ የአይፒ ልዩነት የከፍተኛ ደረጃ ስም ይግለጹ። የመለኪያ አርታዒው የአይፒ ልዩነት ቅንብሮችን ያስቀምጣል። file የተሰየመ .ip ወይም .qsys.
4. እሺን ጠቅ ያድርጉ። የመለኪያ አርታዒው ይታያል.
   ኢንቴል ኮርፖሬሽን. መብቱ በህግ የተጠበቀ ነው. ኢንቴል፣ ኢንቴል አርማ እና ሌሎች የኢንቴል ምልክቶች የኢንቴል የንግድ ምልክቶች ናቸው።
   ኮርፖሬሽን ወይም የእሱ ቅርንጫፎች። ኢንቴል የኤፍፒጂኤ እና ሴሚኮንዳክተር ምርቶቹን በIntel መደበኛ ዋስትና መሰረት ለአሁኑ ዝርዝር መግለጫዎች ዋስትና ይሰጣል፣ነገር ግን በማናቸውም ምርቶች እና አገልግሎቶች ላይ ያለማሳወቂያ በማንኛውም ጊዜ ለውጦችን የማድረግ መብቱ የተጠበቀ ነው። ኢንቴል በዚህ ውስጥ የተገለጸውን ማንኛውንም መረጃ፣ ምርት ወይም አገልግሎት ከመተግበሩ ወይም ከመጠቀሙ የተነሳ ምንም አይነት ሃላፊነት ወይም ተጠያቂነት አይወስድም። የኢንቴል ደንበኞች በማናቸውም የታተመ መረጃ ላይ ከመታመንዎ በፊት እና ለምርቶች ወይም አገልግሎቶች ትዕዛዝ ከማቅረባቸው በፊት የቅርብ ጊዜውን የመሳሪያ ዝርዝር መግለጫዎችን እንዲያገኙ ይመከራሉ።
   ሌሎች ስሞች እና የንግድ ምልክቶች እንደ የሌሎች ንብረት ሊጠየቁ ይችላሉ።
5. በዲዛይን Example tab፣ Arria 10 HDMI RX-TX Retransmit የሚለውን ይምረጡ።
6. የሙከራ ቤንች ለማመንጨት ሲሙሌሽን ይምረጡ እና የሃርድዌር ዲዛይን ለማመንጨት Synthesis የሚለውን ይምረጡampለ.
   ዲዛይኑን ለማመንጨት ከነዚህ አማራጮች ውስጥ ቢያንስ አንዱን መምረጥ አለቦትample files.
   ሁለቱንም ከመረጡ, የትውልድ ጊዜ ይረዝማል.
7. ለማመንጨት File ቅርጸት ያድርጉ, Verilog ወይም VHDL ይምረጡ.
8. ለዒላማ ልማት ኪት፣ Intel Aria 10 GX FPGA ልማትን ይምረጡ
   ኪት. የልማት ኪት ከመረጡ፣ የታለመው መሣሪያ በታለመው ሰሌዳ ላይ ካለው መሣሪያ ጋር እንዲመሳሰል ይለወጣል። ለIntel Arria 10 GX FPGA ልማት ኪት ነባሪ መሳሪያው 10AX115S2F4I1SG ነው።
9. ፍጠርን ጠቅ ያድርጉ Example ንድፍ.

ንድፉን ማሰባሰብ እና መሞከር

የማሳያ ሙከራን ለማጠናቀር እና በሃርድዌር exampንድፍ, የሚከተሉትን ደረጃዎች ይከተሉ:

1. ሃርድዌር ያረጋግጡ exampየንድፍ ማመንጨት ተጠናቅቋል.
2. የ Intel Quartus Prime ሶፍትዌርን ያስጀምሩ እና ክፈት .qpf file: /quartus/a10_hdmi2_demo.qpf
3. ማቀናበርን ጠቅ ያድርጉ ➤ ማጠናቀር ጀምር።
4. ከተሳካ ጥንቅር በኋላ, አንድ .sof file የሚመነጨው በኳርትስ/ውጤት_ ውስጥ ነውfiles ማውጫ.
5. Bitec HDMI 2.0 FMC ሴት ካርድ ራእይ 11ን ከቦርድ ኤፍኤምሲ ወደብ B (J2) ጋር ያገናኙ።
6. የBiec FMC ሴት ልጅ ካርድ TX (P1)ን ወደ ውጫዊ የቪዲዮ ምንጭ ያገናኙ።
7. የBiec FMC ሴት ልጅ ካርድ RX (P2) ወደ ውጫዊ የቪዲዮ ማጠቢያ ወይም የቪዲዮ ተንታኝ ያገናኙ።
8. በልማት ቦርዱ ላይ ያሉ ሁሉም ማብሪያዎች በነባሪ ቦታ ላይ መሆናቸውን ያረጋግጡ።
9. የተፈጠረውን .sof በመጠቀም የተመረጠውን Intel Aria 10 መሣሪያን በልማት ሰሌዳው ላይ ያዋቅሩት file (መሳሪያዎች ➤ ፕሮግራመር)።
10. ተንታኙ ከምንጩ የተፈጠረውን ቪዲዮ ማሳየት አለበት። ንድፉን ማሰባሰብ እና መሞከር

ተዛማጅ መረጃ
Intel Arria 10 FPGA ልማት ኪት የተጠቃሚ መመሪያ

HDMI PHY Intel FPGA IP ንድፍ Example መለኪያዎች

ሠንጠረዥ 1. HDMI PHY Intel FPGA IP ንድፍ Example Parameters ለ Intel Aria 10
መሳሪያዎች

እነዚህ አማራጮች ለIntel Arria 10 መሳሪያዎች ብቻ ይገኛሉ።

መለኪያ	ዋጋ	መግለጫ
ይገኛል ንድፍ Example
ንድፍ ይምረጡ	Arria 10 HDMI RX-TX እንደገና ማስተላለፍ	ንድፍ ይምረጡ exampሊፈጠር ይችላል.

ንድፍ Example Files
ማስመሰል	አብራ ፣ አጥፋ	አስፈላጊውን ለማመንጨት ይህንን አማራጭ ያብሩ files ለ የማስመሰል testbench.
ውህደት	አብራ ፣ አጥፋ	አስፈላጊውን ለማመንጨት ይህንን አማራጭ ያብሩ files ለ Intel Quartus Prime ጥንቅር እና የሃርድዌር ማሳያ።

የመነጨ HDL ቅርጸት
ማመንጨት File ቅርጸት	Verilog፣ VHDL	ለተፈጠረው ንድፍ ለምሳሌ የእርስዎን ተመራጭ HDL ቅርጸት ይምረጡample fileአዘጋጅ. ማስታወሻ፡- ይህ አማራጭ ለተፈጠረ ከፍተኛ ደረጃ አይፒ ቅርጸት ብቻ ነው የሚወስነው fileኤስ. ሁሉም ሌሎች files (ለምሳሌ፣ ለምሳሌample testbenches እና ከፍተኛ ደረጃ files ለሃርድዌር ማሳያ) በVerilog HDL ቅርጸት ናቸው።

የዒላማ ልማት ኪት
ቦርድ ይምረጡ	ምንም የልማት ስብስብ የለም,	ለታለመው ንድፍ ለምሳሌ ሰሌዳውን ይምረጡampለ.
	Arria 10 GX FPGA ልማት ኪት፣ ብጁ ልማት ኪት	ምንም የልማት ኪት፡- ይህ አማራጭ ለዲዛይኑ የቀድሞ ሁሉንም የሃርድዌር ገጽታዎች አያካትትም።ampለ. የአይፒ ኮር ሁሉንም የፒን ስራዎችን ወደ ምናባዊ ፒን ያዘጋጃል። Arria 10 GX FPGA ልማት ኪት፡ ይህ አማራጭ በዚህ የግንባታ ኪት ላይ ካለው መሳሪያ ጋር እንዲመሳሰል የፕሮጀክቱን ኢላማ መሳሪያ በራስ ሰር ይመርጣል። የዒላማውን መሣሪያ በመጠቀም መለወጥ ይችላሉ የዒላማ መሣሪያን ይቀይሩ የቦርድ ክለሳዎ የተለየ የመሳሪያ ልዩነት ካለው መለኪያ። የአይፒ ኮር ሁሉንም የፒን ስራዎችን በእድገት ኪት መሰረት ያዘጋጃል።
		ብጁ ልማት ኪት፡- ይህ አማራጭ ዲዛይኑን ይፈቅዳል exampከኢንቴል ኤፍፒጂኤ ጋር በሶስተኛ ወገን ማሻሻያ ኪት ላይ ለመሞከር። የፒን ምደባዎችን በራስዎ ማዘጋጀት ሊኖርብዎ ይችላል።

የዒላማ መሣሪያ
የዒላማ መሣሪያን ይቀይሩ	አብራ ፣ አጥፋ	ይህንን አማራጭ ያብሩ እና ለግንባታ ኪት የሚመረጠውን የመሳሪያ ልዩነት ይምረጡ።

HDMI 2.0 PHY ንድፍ Example

የኤችዲኤምአይ ፒኤችአይ ኢንቴል FPGA IP ንድፍ ምሳሌample አንድ የኤችዲኤምአይ ምሳሌ ትይዩ loopback ሦስት RX ቻናሎችን እና አራት TX ቻናሎችን ያቀፈ፣ በመረጃ ፍጥነቶች እስከ 6 Gbps የሚሠራ ያሳያል።

የተፈጠረው HDMI PHY Intel FPGA IP ንድፍ ምሳሌample ከዲዛይን ጋር ተመሳሳይ ነው example በኤችዲኤምአይ ኢንቴል FPGA IP ኮር ውስጥ የተፈጠረ። ሆኖም, ይህ ንድፍ example አዲሱን TX PHY፣ RX PHY እና PHY arbiter ከብጁ RTL ይልቅ በኤችዲኤምአይ ኢንቴል FPGA IP ኮር ዲዛይን የቀድሞ ይጠቀማል።ampለ.

ምስል 3. HDMI 2.0 PHY Design Example

ሞጁል	መግለጫ
RX PHY	RX PHY ተከታታይ የኤችዲኤምአይ መረጃን መልሷል እና ይህንን ወደ HDMI RX ኮር በተመለሱት የሰዓት ጎራዎች (rx_clk[2:0]) በትይዩ ቅርጸት ይልካል። ውሂቡ ወደ ቪዲዮ ዲኮድ ተቀይሯል።

ሞጁል	መግለጫ
	በAXI4-ዥረት ቪዲዮ በኩል የሚወጣ ውሂብ። RX PHY በተጨማሪም vid_clk እና ls_clk ምልክቶችን ወደ HDMI RX ኮር በPHY በይነገጽ በኩል ይልካል።
HDMI TX ኮር	የኤችዲኤምአይ TX ኮር የ AXI4-ዥረት ቪዲዮ ውሂብ ይቀበላል እና ይህንን ወደ HDMI ቅርጸት ትይዩ ውሂብ ይደብቃል። የኤችዲኤምአይ TX ኮር ይህንን ውሂብ ወደ TX PHY ይልካል።
HDMI RX ኮር	አይፒው ተከታታይ ውሂቡን ከRX PHY ይቀበላል እና የውሂብ አሰላለፍን፣ የሰርጥ ዴስኬውን፣ TMDS ዲኮዲንግን፣ ረዳት መረጃን መፍታትን፣ የቪዲዮ ውሂብን መፍታትን፣ የድምጽ መረጃን መግለጥን እና መፍታትን ያከናውናል።
TX PHY	ትይዩውን ውሂብ ከኤችዲኤምአይ TX ኮር ይቀበላል እና ተከታታይ ያደርጋል እና የ HDMI TMDS ዥረቶችን ያወጣል። TX PHY ለ HDMI TX ኮር tx_clk ያመርታል። TX PHY በተጨማሪም vid_clk እና ls_clkን ያመነጫል እና እነዚህን ምልክቶች በPHY በይነገጽ ወደ HDMI TX ኮር ይልካል።
IOPLL	ለAXI300-ዥረት በይነገጽ 4 ሜኸዝ ኤክሲአይ ተከታታይ ዥረት ሰዓት ያመነጫል።
I2C ማስተር	የተለያዩ የ PCB ክፍሎችን ለማዋቀር.

የሃርድዌር እና የሶፍትዌር መስፈርቶች

ኢንቴል ዲዛይኑን ለመፈተሽ የሚከተለውን ሃርድዌር እና ሶፍትዌር ይጠቀማልampለ.

ሃርድዌር

• Intel Arria 10 GX FPGA ልማት ኪት
• የኤችዲኤምአይ ምንጭ (የግራፊክስ ፕሮሰሰር ክፍል (ጂፒዩ)
• ኤችዲኤምአይ ሲንክ (ተቆጣጣሪ)
• Biec HDMI FMC 2.0 ሴት ልጅ ካርድ (ክለሳ 11)
• HDMI ገመዶች

ሶፍትዌር

• Intel Quartus Prime Pro እትም (ለሃርድዌር ሙከራ)
• ሞዴል ሲም* - ኢንቴል FPGA እትም፣ ሞዴል ሲም - ኢንቴል FPGA ማስጀመሪያ እትም፣ NCsim፣
  Riviera-PRO*፣ VCS* (Verilog HDL ብቻ)/VCS MX፣ ወይም Xcelium* ትይዩ አስመሳይ

ማውጫ መዋቅር

ማውጫዎቹ የተፈጠረውን ይዘዋል። file ለኤችዲኤምአይ ኢንቴል FPGA IP ንድፍ ምሳሌampለ.

ምስል 4. ማውጫ መዋቅር ለንድፍ Example

ዳግም ማዋቀር ቅደም ተከተል ፍሰት

ምስል 5. ባለብዙ-ተመን ዳግም ማዋቀር ቅደም ተከተል ፍሰት 

ምስሉ የመቆጣጠሪያው የግቤት ዳታ ዥረት እና የማጣቀሻ ሰዓት ድግግሞሽ ሲቀበል ወይም ትራንስሴይቨር ሲከፈት የባለብዙ-ተመን ዳግም ማዋቀር ቅደም ተከተል ፍሰት ያሳያል።

የበይነገጽ ምልክቶች

ሠንጠረዦቹ የ HDMI PHY Intel FPGA IP ንድፍ ምልክቶችን ይዘረዝራሉ ለምሳሌampለ.

ሠንጠረዥ 3. ከፍተኛ-ደረጃ ምልክቶች

ሲግናል	አቅጣጫ	ስፋት	መግለጫ
የቦርድ ኦስሲሊተር ሲግናል
clk_fpga_b3_p	ግቤት	1	ለዋና ማጣቀሻ ሰዓት 100 ሜኸር ነፃ የሩጫ ሰዓት
refclk_fmcb_p	ግቤት	1	የቋሚ ፍጥነት ማመሳከሪያ ሰዓት የትራንስሴይቨርን ሃይል አፕሊኬሽን። በነባሪ 625 ሜኸር ነው ነገር ግን ከማንኛውም ድግግሞሽ ሊሆን ይችላል።

የተጠቃሚ ግፋ አዝራሮች እና LEDs
ሲፒዩ_ዳግም ማስጀመር	ግቤት	1	ሁለንተናዊ ዳግም ማስጀመር
ተጠቃሚ_ሊድ_ሰ	ውፅዓት	2	አረንጓዴ LED ማሳያ

የኤችዲኤምአይ ኤፍኤምሲ ሴት ልጅ ካርድ ፒን በFMC ወደብ B ላይ
fmcb_gbtclk_m2c_p_0	ግቤት	1	HDMI RX TMDS ሰዓት
fmcb_dp_m2c_p	ግቤት	3	HDMI RX ቀይ፣ አረንጓዴ እና ሰማያዊ የመረጃ ቻናሎች • ቢቴክ ሴት ልጅ ካርድ ክለሳ 11 - [0]: RX TMDS ቻናል 1 (አረንጓዴ) - [1]: RX TMDS ቻናል 2 (ቀይ) - [2]: RX TMDS ቻናል 0 (ሰማያዊ)
fmcb_dp_c2m_p	ውፅዓት	4	HDMI TX ሰዓት፣ ቀይ፣ አረንጓዴ እና ሰማያዊ የመረጃ ቻናሎች • ቢቴክ ሴት ልጅ ካርድ ክለሳ 11 - [0]፡ TX TMDS ቻናል 2 (ቀይ) - [1]፡ TX TMDS ቻናል 1 (አረንጓዴ) - [2]፡ TX TMDS ቻናል 0 (ሰማያዊ) - [3]: TX TMDS የሰዓት ቻናል
fmcb_la_rx_p_9	ግቤት	1	ኤችዲኤምአይ RX +5V ሃይል ማወቂያ
fmcb_la_rx_p_8	ግቤት	1	ኤችዲኤምአይ RX ትኩስ ተሰኪ ማወቂያ
fmcb_la_rx_n_8	ግቤት	1	ኤችዲኤምአይ RX I2C ኤስዲኤ ለዲዲሲ እና SCDC
fmcb_la_tx_p_10	ግቤት	1	HDMI RX I2C SCL ለ DDC እና SCDC
fmcb_la_tx_p_12	ግቤት	1	ኤችዲኤምአይ TX ትኩስ ተሰኪ ማወቂያ
fmcb_la_tx_n_12	ግቤት	1	ኤችዲኤምአይ I2C ኤስዲኤ ለዲዲሲ እና SCDC
fmcb_la_rx_p_10	ግቤት	1	HDMI I2C SCL ለ DDC እና SCDC
fmcb_la_tx_p_11	ግቤት	1	ኤችዲኤምአይ I2C SDA ለዳግም መቆጣጠሪያ
fmcb_la_rx_n_9	ግቤት	1	ኤችዲኤምአይ I2C SCL ለራውተር መቆጣጠሪያ

የሰዓት መርሃ ግብር

የሚከተለው የኤችዲኤምአይ ፒኤችአይ ኢንቴል FPGA IP ንድፍ ምሳሌ የሰዓት አቆጣጠር ዘዴ ነው።ampላይ:

• clk_fpga_b3_p የ NIOS ፕሮሰሰር እና የቁጥጥር ተግባራትን ለማስኬድ የ100 ሜኸር ቋሚ ተመን ሰዓት ነው። የቀረበው ድግግሞሽ ትክክል ከሆነ ተጠቃሚ_led_g[1] ለእያንዳንዱ ሰከንድ ይቀየራል።
• refclk_fmcb_p የትራንስሴይቨርስ ሃይል አፕሊኬሽን ቋሚ ተመን ማጣቀሻ ሰዓት ነው። በነባሪ 625 ሜኸር ነው ነገር ግን ከማንኛውም ድግግሞሽ ሊሆን ይችላል።
• fmcb_gbtclk_m2c_p_0 ለ HDMI RX የTMDS ሰዓት ነው። ይህ ሰዓት የኤችዲኤምአይ ቲኤክስ ትራንስሴይቨርን ለማሽከርከርም ያገለግላል። የቀረበው ድግግሞሽ 148.5 ሜኸዝ ከሆነ፣ ተጠቃሚው_led_g [0] ለእያንዳንዱ ሰከንድ ይቀየራል።

የሃርድዌር ማዋቀር

የኤችዲኤምአይ ፒኤችአይ ኢንቴል FPGA IP ንድፍ ምሳሌample HDMI 2.0b ችሎታ ያለው እና ለመደበኛ የኤችዲኤምአይ ቪዲዮ ዥረት የ loop-through ማሳያን ይሰራል።

የሃርድዌር ሙከራውን ለማስኬድ በኤችዲኤምአይ የነቃ መሳሪያን ለምሳሌ የግራፊክስ ካርድ ከኤችዲኤምአይ በይነገጽ ጋር ወደ HDMI RX ማገናኛ በBiec HDMI 2.0 ሴት ልጅ ካርድ ያገናኙ፣ ይህም መረጃውን ወደ ትራንስሲቨር RX ብሎክ እና ኤችዲኤምአይ RX ያደርሳል።

1. የኤችዲኤምአይ መስመጥ ወደብ ወደ መደበኛ የቪዲዮ ዥረት ይከፍታል እና ወደ የሰዓት መልሶ ማግኛ ኮር ይልካል።
2. የኤችዲኤምአይ RX ኮር ቪዲዮውን፣ ረዳት እና የድምጽ ውሂቡን በAXI4-stream interface ወደ ኤችዲኤምአይ TX ኮር ወደ ኋላ እንዲዞር ያደርገዋል።
3. የኤፍኤምሲ ሴት ካርድ የኤችዲኤምአይ ምንጭ ወደብ ምስሉን ወደ ሞኒተር ያስተላልፋል።
4. የስርዓት ዳግም ማስጀመርን ለማከናወን የ cpu_resetn ቁልፍን አንድ ጊዜ ይጫኑ።
   ማስታወሻ፡- ሌላ የIntel FPGA ልማት ቦርድ ለመጠቀም ከፈለጉ የመሳሪያውን ምደባ እና የፒን ምደባ መቀየር አለብዎት። የትራንስሲቨር አናሎግ መቼት ለIntel Arria 10 FPGA ልማት ኪት እና Bitec HDMI 2.0 ሴት ልጅ ካርድ ተፈትኗል። የእራስዎን ሰሌዳ ቅንጅቶችን ማስተካከል ይችላሉ.

የሰነድ ክለሳ ታሪክ ለኤችዲኤምአይ PHY ኢንቴል
FPGA IP ንድፍ Example የተጠቃሚ መመሪያ

የሰነድ ሥሪት	ኢንቴል ኳርትስ ዋና ስሪት	የአይፒ ስሪት	ለውጦች
2022.07.20	22.2	1.0.0	የመጀመሪያ ልቀት

ሰነዶች / መርጃዎች

intel HDMI PHY FPGA IP ንድፍ Example [pdf] የተጠቃሚ መመሪያ HDMI PHY FPGA IP ንድፍ Example፣ HDMI PHY፣ FPGA IP Design Example, HDMI PHY IP ንድፍ Example, FPGA IP ንድፍ Example, IP ንድፍ Exampሊ ፣ 732781

ዋቢዎች

• የተጠቃሚ መመሪያ