intel HDMI PHY FPGA IP дизайн Example хэрэглэгчийн гарын авлага
HDMI PHY Design Example Intel® Arria® 10 төхөөрөмжүүдэд зориулсан хурдан эхлүүлэх гарын авлага
HDMI PHY Intel® FPGA IP дизайн өмнөхampIntel Arria® 10 төхөөрөмжүүдэд зориулсан le нь эмхэтгэл болон техник хангамжийн туршилтыг дэмждэг HDMI 2.0 RX-TX дахин дамжуулах загвартай.
Та дизайныг үүсгэх үед эксample, параметр засварлагч автоматаар үүсгэдэг fileТехник хангамжид загварыг загварчлах, эмхэтгэх, туршихад шаардлагатай.
Зураг 1. Хөгжлийн үе шатууд
Холбогдох мэдээлэл
HDMI PHY Intel FPGA IP хэрэглэгчийн гарын авлага
Дизайныг бий болгох
Intel Quartus® Prime программ хангамжийн HDMI PHY Intel FPGA IP параметрийн засварлагчийг ашиглан дизайны өмнөх загварыг үүсгэнэ үү.amples.
Зураг 2. Дизайн урсгалыг бий болгох
- Intel Arria 10 төхөөрөмжийн гэр бүлд чиглэсэн төсөл үүсгэж, хүссэн төхөөрөмжөө сонго.
- IP каталогоос Interface Protocols ➤ Audio & Video ➤ HDMI TX PHY Intel FPGA IP (эсвэл HDMI RX PHY Intel FPGA IP) гэсэн хэсгийг олоод давхар товшино уу. Шинэ IP хувилбар эсвэл Шинэ IP хувилбар цонх гарч ирнэ.
- Өөрийнхөө IP хувилбарт дээд түвшний нэрийг зааж өгнө үү. Параметр засварлагч нь IP хувилбарын тохиргоог a-д хадгалдаг file .ip эсвэл .qsys гэж нэрлэсэн.
- OK дарна уу. Параметр засварлагч гарч ирнэ.
Intel корпораци. Бүх эрх хуулиар хамгаалагдсан. Intel, Intel лого болон бусад Intel тэмдэг нь Intel-ийн худалдааны тэмдэг юм
Корпорац эсвэл түүний охин компаниуд. Intel нь өөрийн FPGA болон хагас дамжуулагч бүтээгдэхүүнүүдээ Intel-ийн стандарт баталгааны дагуу одоогийн техникийн үзүүлэлтүүдэд нийцүүлэн ажиллуулах баталгаа өгдөг ч аливаа бүтээгдэхүүн, үйлчилгээнд ямар ч үед мэдэгдэлгүйгээр өөрчлөлт оруулах эрхтэй. Intel нь бичгээр тохиролцсоноос бусад тохиолдолд энд дурдсан аливаа мэдээлэл, бүтээгдэхүүн, үйлчилгээг ашиглах, ашиглахаас үүдэн гарах хариуцлага, хариуцлага хүлээхгүй. Intel-ийн хэрэглэгчид нийтлэгдсэн мэдээлэлд найдах, бүтээгдэхүүн, үйлчилгээний захиалга өгөхөөс өмнө төхөөрөмжийн техникийн үзүүлэлтүүдийн хамгийн сүүлийн хувилбарыг авахыг зөвлөж байна.
Бусад нэр, брэндийг бусдын өмч гэж үзэж болно. - Дизайн дээр Example таб, Arria 10 HDMI RX-TX дахин дамжуулахыг сонгоно уу.
- Testbench-ийг үүсгэхийн тулд Simulation-г сонгоод, Synthesis-ийг сонгон техник хангамжийн дизайныг үүсгэнэ үүample.
Та дизайныг гаргахын тулд эдгээр сонголтуудаас дор хаяж нэгийг нь сонгох ёстойample files.
Хэрэв та хоёуланг нь сонговол үүсгэх хугацаа илүү урт болно. - Үүсгэхийн тулд File Формат, Verilog эсвэл VHDL сонгоно уу.
- Target Development Kit-ийн хувьд Intel Arria 10 GX FPGA Development-ийг сонгоно уу
Иж бүрдэл. Хэрэв та хөгжүүлэлтийн багцыг сонговол зорилтот төхөөрөмж нь зорилтот самбар дээрх төхөөрөмжтэй таарч өөрчлөгдөнө. Intel Arria 10 GX FPGA Development Kit-ийн хувьд анхдагч төхөөрөмж нь 10AX115S2F4I1SG юм. - Ex Generate дээр дарна ууample Дизайн.
Дизайныг эмхэтгэх, турших
Техник хангамж дээр үзүүлэх туршилтыг эмхэтгэх, ажиллуулахampдизайн хийхдээ дараах алхмуудыг дагана уу:
- Техник хангамжийг баталгаажуулна ууample дизайны үе шат дууссан.
- Intel Quartus Prime програмыг ажиллуулж, нээнэ үү .qpf file: /quartus/a10_hdmi2_demo.qpf
- Боловсруулж байна ➤ Эмхэтгэлийг эхлүүлэх дээр дарна уу.
- Амжилттай эмхэтгэсний дараа .sof file кварт/ гаралт_-д үүсгэгддэг.files лавлах.
- Bitec HDMI 2.0 FMC Daughter Card Rev 11-ийг самбар дээрх FMC порт B (J2) руу холбоно уу.
- Bitec FMC охин картын TX (P1)-г гадаад видео эх үүсвэрт холбоно уу.
- Bitec FMC охин картын RX (P2)-ийг гадаад видео угаалтуур эсвэл видео анализаторт холбоно уу.
- Хөгжлийн самбар дээрх бүх унтраалга нь үндсэн байрлалд байгаа эсэхийг шалгаарай.
- Сонгосон Intel Arria 10 төхөөрөмжийг үүсгэсэн .sof ашиглан хөгжүүлэлтийн самбар дээр тохируулна уу file (Хэрэгслүүд ➤ Программист).
- Анализатор нь эх сурвалжаас үүсгэсэн видеог харуулах ёстой. Дизайныг эмхэтгэх, турших
Холбогдох мэдээлэл
Intel Arria 10 FPGA хөгжүүлэлтийн иж бүрдэл хэрэглэгчийн гарын авлага
HDMI PHY Intel FPGA IP дизайн Example Параметрүүд
Хүснэгт 1. HDMI PHY Intel FPGA IP дизайн Example Intel Arria 10-д зориулсан параметрүүд
Төхөөрөмжүүд
Эдгээр сонголтуудыг зөвхөн Intel Arria 10 төхөөрөмжүүдэд ашиглах боломжтой.
| Параметр | Үнэ цэнэ | Тодорхойлолт |
| Боломжтой загвар Example | ||
| Дизайныг сонгоно уу | Arria 10 HDMI RX-TX дахин дамжуулах | Загварыг сонгоно ууample бий болно. |
| Дизайн Example Files | ||
| Симуляци | Асаах, унтраах | Шаардлагатай зүйлийг үүсгэхийн тулд энэ сонголтыг асаана уу fileсимуляцийн туршилтын тавцангийн хувьд s. |
| Синтез | Асаах, унтраах | Шаардлагатай зүйлийг үүсгэхийн тулд энэ сонголтыг асаана уу files Intel Quartus Prime эмхэтгэл болон техник хангамжийн үзүүлэн. |
| Үүсгэсэн HDL формат | ||
| Үүсгэх File Формат | Verilog, VHDL | Үүсгэсэн загварт зориулсан HDL форматыг сонгоно ууample fileтогтоосон.
Жич: Энэ сонголт нь зөвхөн үүсгэсэн дээд түвшний IP форматыг тодорхойлдог fileс. Бусад бүх files (жишээ нь, жишээ ньample testbenches болон дээд түвшний files техник хангамжийн үзүүлэн) Verilog HDL форматтай байна. |
| Зорилтот хөгжлийн багц | ||
| Самбарыг сонгоно уу | Хөгжлийн иж бүрдэл байхгүй, | Зорилтот загварт зориулсан самбарыг сонгоно ууample. |
| Arria 10 GX FPGA хөгжүүлэлтийн хэрэгсэл,
Тусгай хөгжүүлэлтийн багц |
|
|
|
||
| Зорилтот төхөөрөмж | ||
| Зорилтот төхөөрөмжийг өөрчлөх | Асаах, унтраах | Энэ сонголтыг асааж, хөгжүүлэлтийн хэрэгсэлд тохирох төхөөрөмжийн хувилбарыг сонгоно уу. |
HDMI 2.0 PHY Design Example
HDMI PHY Intel FPGA IP дизайн өмнөхample нь 6 Gbps хүртэл өгөгдлийн хурдаар ажилладаг гурван RX суваг, дөрвөн TX сувгаас бүрдэх нэг HDMI инстанцын зэрэгцээ давталтыг харуулж байна.
Үүсгэсэн HDMI PHY Intel FPGA IP дизайн өмнөхample нь дизайны өмнөхтэй ижил байнаample нь HDMI Intel FPGA IP цөмд үүсгэгдсэн. Гэсэн хэдий ч, энэ загвар нь өмнөхample нь HDMI Intel FPGA IP үндсэн загварт захиалгат RTL-ийн оронд шинэ TX PHY, RX PHY болон PHY арбитрыг ашигладаг.ample.
Зураг 3. HDMI 2.0 PHY Design Example
| Модуль | Тодорхойлолт |
| RX PHY | RX PHY нь цуваа HDMI өгөгдлийг сэргээж, сэргээсэн цагийн домэйн (rx_clk[2:0]) дээрх HDMI RX цөм рүү зэрэгцээ форматаар илгээдэг. Өгөгдлийг видео болгон тайлсан болно |
| Модуль | Тодорхойлолт |
| өгөгдлийг AXI4 урсгалтай видеогоор дамжуулан гаргах. RX PHY нь мөн PHY интерфейсээр дамжуулан HDMI RX цөмд vid_clk болон ls_clk дохиог илгээдэг. | |
| HDMI TX цөм | HDMI TX цөм нь AXI4 урсгалын видео өгөгдлийг хүлээн авч, үүнийг HDMI форматтай зэрэгцээ өгөгдөл болгон кодлодог. HDMI TX цөм нь энэ өгөгдлийг TX PHY руу илгээдэг. |
| HDMI RX цөм | IP нь RX PHY-ээс цуваа өгөгдлийг хүлээн авч, өгөгдлийн зэрэгцүүлэх, сувгийн хазайлт, TMDS код тайлах, туслах өгөгдлийн код тайлах, видео өгөгдлийг тайлах, аудио өгөгдлийг тайлах, задлах үйлдлийг гүйцэтгэдэг. |
| TX PHY | HDMI TX цөмөөс зэрэгцээ өгөгдлийг хүлээн авч, цуваа болгож, HDMI TMDS дамжуулалтыг гаргадаг. TX PHY нь HDMI TX цөмд зориулж tx_clk үүсгэдэг. TX PHY нь мөн vid_clk болон ls_clk-ийг үүсгэж, эдгээр дохиог PHY интерфейсээр дамжуулан HDMI TX цөм рүү илгээдэг. |
| IOPLL | AXI300- урсгалын интерфейсийн хувьд 4 MHz AXI цуваа урсгалын цагийг үүсгэдэг. |
| I2C мастер | Төрөл бүрийн ПХБ-ийн бүрэлдэхүүн хэсгүүдийг тохируулах. |
Техник хангамж, програм хангамжийн шаардлага
Intel нь дизайныг туршихын тулд дараах техник хангамж, програм хангамжийг ашигладагample.
Техник хангамж
- Intel Arria 10 GX FPGA хөгжүүлэлтийн хэрэгсэл
- HDMI эх үүсвэр (График процессорын нэгж (GPU)
- HDMI угаалтуур (монитор)
- Bitec HDMI FMC 2.0 охин карт (Хувилбар 11)
- HDMI кабель
Програм хангамж
- Intel Quartus Prime Pro Edition (техник хангамжийн туршилтад зориулагдсан)
- ModelSim* – Intel FPGA Edition, ModelSim – Intel FPGA Starter Edition, NCSim,
Riviera-PRO*, VCS* (зөвхөн Verilog HDL)/VCS MX, эсвэл Xcelium* Зэрэгцээ симулятор
Лавлах бүтэц
Лавлахууд нь үүсгэгдсэнийг агуулдаг file HDMI Intel FPGA IP дизайны хувьд жишээлбэлample.
Зураг 4. Загварын лавлах бүтэц Example
Дахин тохируулах дарааллын урсгал
Зураг 5. Олон түвшний дахин тохируулах дарааллын урсгал
Уг зурагт хянагчийн оролтын өгөгдлийн урсгал болон лавлах цагийн давтамжийг хүлээн авах, эсвэл дамжуулагчийн түгжээг тайлсан үед олон давтамжтай дахин тохируулах дарааллын урсгалыг харуулав.
Интерфейсийн дохио
Хүснэгтүүд нь HDMI PHY Intel FPGA IP загварт зориулсан дохионуудыг жагсаасан болноample.
Хүснэгт 3. Дээд түвшний дохио
| Дохио | Чиглэл | Өргөн | Тодорхойлолт |
| Хавтан дээрх осцилляторын дохио | |||
| clk_fpga_b3_p | Оруулах | 1 | Үндсэн лавлагааны цагны хувьд 100 МГц үнэгүй ажиллаж байгаа цаг |
| refclk_fmcb_p | Оруулах | 1 | Transceiver-ийг асаахад зориулсан тогтмол хурдны лавлагаа цаг. Энэ нь анхдагчаар 625 МГц боловч ямар ч давтамжтай байж болно |
| Хэрэглэгчийн товчлуур болон LED | |||
| cpu_resetn | Оруулах | 1 | Глобал дахин тохируулах |
| user_led_g | Гаралт | 2 | Ногоон LED дэлгэц |
| FMC порт B дээрх HDMI FMC охин картын зүү | |||
| fmcb_gbtclk_m2c_p_0 | Оруулах | 1 | HDMI RX TMDS цаг |
| fmcb_dp_m2c_p | Оруулах | 3 | HDMI RX улаан, ногоон, цэнхэр мэдээллийн сувгууд
• Bitec охин картын хувилбар 11 — [0]: RX TMDS суваг 1 (Ногоон) — [1]: RX TMDS суваг 2 (Улаан) — [2]: RX TMDS суваг 0 (Цэнхэр) |
| fmcb_dp_c2m_p | Гаралт | 4 | HDMI TX цаг, улаан, ногоон, цэнхэр мэдээллийн сувгууд
• Bitec охин картын хувилбар 11 — [0]: TX TMDS суваг 2 (Улаан) — [1]: TX TMDS суваг 1 (Ногоон) — [2]: TX TMDS суваг 0 (Цэнхэр) — [3]: TX TMDS Цагны суваг |
| fmcb_la_rx_p_9 | Оруулах | 1 | HDMI RX +5V цахилгаан мэдрэгч |
| fmcb_la_rx_p_8 | Оруулах | 1 | HDMI RX халуун залгуур илрүүлдэг |
| fmcb_la_rx_n_8 | Оруулах | 1 | DDC болон SCDC-д зориулсан HDMI RX I2C SDA |
| fmcb_la_tx_p_10 | Оруулах | 1 | DDC болон SCDC-д зориулсан HDMI RX I2C SCL |
| fmcb_la_tx_p_12 | Оруулах | 1 | HDMI TX халуун залгуур илрүүлдэг |
| fmcb_la_tx_n_12 | Оруулах | 1 | DDC болон SCDC-д зориулсан HDMI I2C SDA |
| fmcb_la_rx_p_10 | Оруулах | 1 | DDC болон SCDC-д зориулсан HDMI I2C SCL |
| fmcb_la_tx_p_11 | Оруулах | 1 | Дахин драйверын удирдлагад зориулсан HDMI I2C SDA |
| fmcb_la_rx_n_9 | Оруулах | 1 | Дахин драйверын удирдлагад зориулсан HDMI I2C SCL |
Цагны схем
Доорх нь HDMI PHY Intel FPGA IP загварын өмнөх цагийн хуваарийн схем юмampле:
- clk_fpga_b3_p нь NIOS процессор болон удирдлагын функцуудыг ажиллуулахад зориулагдсан 100 МГц тогтмол давтамжтай цаг юм. Хэрэв өгсөн давтамж зөв бол user_led_g[1] секунд тутамд сэлгэнэ.
- refclk_fmcb_p нь дамжуулагчийг асаахад зориулсан тогтмол хурдны лавлагаа цаг юм. Энэ нь анхдагчаар 625 МГц боловч ямар ч давтамжтай байж болно.
- fmcb_gbtclk_m2c_p_0 нь HDMI RX-д зориулсан TMDS цаг юм. Энэ цагийг мөн HDMI TX дамжуулагчийг жолоодоход ашигладаг. Хэрэв нийлүүлсэн давтамж нь 148.5 МГц бол user_led_g[0] секунд тутамд солигдоно.
Техник хангамжийн тохиргоо
HDMI PHY Intel FPGA IP дизайн өмнөхample нь HDMI 2.0b чадамжтай бөгөөд стандарт HDMI видео дамжуулалтад зориулсан давталтын үзүүлбэрийг гүйцэтгэдэг.
Техник хангамжийн тестийг ажиллуулахын тулд HDMI интерфейстэй график карт зэрэг HDMI-ийг идэвхжүүлсэн төхөөрөмжийг Bitec HDMI 2.0 охин карт дээрх HDMI RX холбогчтой холбоно уу, энэ нь дамжуулагчийн RX блок болон HDMI RX руу өгөгдлийг чиглүүлдэг.
- HDMI угаалтуур нь портыг стандарт видео урсгал болгон тайлж, цагийг сэргээх цөм рүү илгээдэг.
- HDMI RX цөм нь AXI4 урсгалын интерфэйсээр дамжуулан HDMI TX цөм рүү эргүүлэх видео, туслах болон аудио өгөгдлийг тайлж өгдөг.
- FMC охин картын HDMI эх үүсвэрийн порт нь зургийг дэлгэц рүү дамжуулдаг.
- Системийг дахин тохируулахын тулд cpu_resetn товчийг нэг удаа дарна уу.
Жич: Хэрэв та өөр Intel FPGA хөгжүүлэлтийн самбар ашиглахыг хүсвэл төхөөрөмжийн хуваарилалт болон зүү хуваарилалтыг өөрчлөх ёстой. Transceiver аналог тохиргоог Intel Arria 10 FPGA хөгжүүлэлтийн хэрэгсэл болон Bitec HDMI 2.0 охин картанд туршсан. Та өөрийн самбарын тохиргоог өөрчилж болно.
HDMI PHY Intel-д зориулсан баримт бичгийн засварын түүх
FPGA IP Design Example хэрэглэгчийн гарын авлага
| Баримт бичгийн хувилбар | Intel Quartus Prime хувилбар | IP хувилбар | Өөрчлөлтүүд |
| 2022.07.20 | 22.2 | 1.0.0 | Анхны хувилбар. |
Баримт бичиг / нөөц
 |
intel HDMI PHY FPGA IP дизайн Example [pdf] Хэрэглэгчийн гарын авлага HDMI PHY FPGA IP дизайн Example, HDMI PHY, FPGA IP дизайн Example, HDMI PHY IP дизайн Example, FPGA IP Design Example, IP Design Exampле, 732781 |
