Ҳисоботи муштараки JESD204C Intel FPGA IP ва ADI AD9081 MxFE ADC
Маълумот оид ба маҳсулот
Маҳсулоте, ки дар дастури корбар зикр шудааст, JESD204C Intel FPGA IP мебошад. Ин як ҷузъи сахтафзор аст, ки дар якҷоягӣ бо Intel Agilex I-Series F-Tile Demo Board ва ADI AD9081-FMCA-EBZ EVM истифода мешавад. IP дар реҷаи дуплекс сохта мешавад, аммо танҳо роҳи қабулкунанда истифода мешавад. Он соати пайванди 375 МГс ва соати чаҳорчӯбаи 375 МГс тавлид мекунад. Танзими сахтафзор барои санҷиши ҳамоҳангсозии ADC дар расми 1 нишон дода шудааст. IP талаб мекунад, ки SYSREF аз ҷониби генератори соат, ки соати дастгоҳи IP-и JESD204C Intel FPGA сарчашма мегирад, таъмин карда шавад.
Дастурҳои истифодаи маҳсулот
Танзимоти сахтафзор
Барои насб кардани сахтафзор барои истифодаи JESD204C Intel FPGA IP, ин қадамҳоро иҷро кунед:
- ADI AD9081-FMCA-EBZ EVM-ро ба пайвасткунаки FMC + Шӯрои намоишии Intel Agilex I-Series F-Tile пайваст кунед.
- Боварӣ ҳосил кунед, ки сигнали SYSREF аз ҷониби генератори соат, ки соати дастгоҳи IP-и JESD204C Intel FPGA сарчашма мегирад, таъмин карда мешавад.
Тавсифи система
Диаграммаи сатҳи система нишон медиҳад, ки чӣ гуна модулҳои гуногун дар ин тарҳ пайваст мешаванд. Он дорои панели намоишии Intel Agilex-I F-tile, Intel Agilex F-Device, RTL-и боло, Системаи тарроҳии платформа, Генератори намуна, Шаблон тафтишкунанда, F-Tile JESD204C Duplex IP Core ва соатҳо ва интерфейсҳои гуногунро дар бар мегирад.
Методологияи мутақобила
Қабати истиноди маълумотҳои қабулкунанда
Ин майдони санҷиш ҳолатҳои санҷиширо барои ҳамоҳангсозии сарлавҳаи синхронизатсия (SHA) ва ҳамоҳангсозии васеъшудаи бисёрблокҳо (EMBA) фаро мегирад. JESD204C Intel FPGA IP дар давоми санҷиш регистрҳоро аз қабати истинодҳои маълумот мехонад ва онҳоро ба журнал менависад files ва онҳоро барои гузаштан аз меъёрҳо тавассути скриптҳои TCL тафтиш мекунад.
Ҳисоботи муштараки JESD204C Intel® FPGA IP ва ADI AD9081 MxFE* ADC барои дастгоҳҳои Intel® Agilex™ F-плитка
JESD204C Intel® FPGA IP як интерфейси силсилавии баландсуръат аз нуқта ба нуқта моликияти зеҳнӣ (IP) мебошад.
JESD204C Intel FPGA IP бо якчанд дастгоҳҳои интихобшудаи JESD204C конвертери аналогӣ ба рақамӣ (ADC) аз сахтафзор санҷида шудааст.
Ин гузориш фаъолияти муштараки JESD204C Intel FPGA IP-ро бо модули арзёбии AD9081 Mixed Signal Front End (MxFE*) (EVM) аз Analog Devices Inc. (ADI) таъкид мекунад. Фаслҳои зерин методологияи санҷиши сахтафзор ва натиҷаҳои санҷишро тавсиф мекунанд.
Маълумоти марбут
F-фали JESD204C Intel FPGA IP Дастури корбар
Талаботи сахтафзор ва нармафзор
Санҷиши ҳамоҳангсозӣ асбобҳои сахтафзор ва нармафзори зеринро талаб мекунад: Сахтафзор
- Шӯрои намоишии Intel Agilex™ I-Series F-tile (AGIB027R29A1E2VR0) бо адаптери барқи 12V
- Дастгоҳҳои аналогӣ (ADI) AD9081 MxFE* EVM (AD9081-FMCA-EBZ, Rev C)
- Шӯрои арзёбии Skywork Si5345-D (Si5345-D-EVB)
- Марди SMA ба марди SMP
- SMP мард ба кабели SMP
Нармафзор
- Нусхаи нармафзори Intel Quartus® Prime Pro Edition 21.4
- Версияи AD9081_API 1.1.0 ё навтар (барномаи Linux, барои конфигуратсияи AD9081 EVM лозим аст)
Маълумоти марбут
- Дастури корбар барои рушди система AD9081/AD9082
- Дастури корбар Skyworks Si5345-D Шӯрои арзёбии
Танзимоти сахтафзор
JESD204C Intel FPGA IP дар ҳолати дуплекс сохта шудааст, аммо танҳо роҳи қабулкунанда истифода мешавад. Барои FCLK_MULP =1, WIDTH_MULP = 8, S = 1, PLL аслӣ соати пайванди 375 МГс ва соати чаҳорчӯбаи 375 МГс тавлид мекунад.
Шӯрои намоишии Intel Agilex I-Series F-Tile бо ADI AD9081-FMCA-EBZ EVM, ки ба пайвасткунаки FMC+-и тахтаи рушд пайваст аст, истифода мешавад. Насби сахтафзор барои санҷиши ҳамоҳангсозии ADC дар расми Танзимоти сахтафзор нишон дода шудааст.- • AD9081-FMCA-EBZ EVM аз Intel Agilex I-Series F-Tile Demo Board тавассути пайвасткунаки FMC+ қувва мегирад.
- Интиқолдиҳандаи F-плитка ва JESD204C Intel FPGA IP core PLL соатҳои истинод аз ҷониби Si5345-D-EVB тавассути SMA ба сими SMP таъмин карда мешаванд. Дар Шӯрои намоишии Agilex-I F-Tile MUX_DIP_SW0-ро ба дараҷаи баланд таъин кунед, то боварӣ ҳосил кунед, ки U22 CLKIN1-ро, ки ба сими SMP пайваст аст, мегирад.
- Si5345-D-EVB як соати истинодро ба генератори соати барномарезишавандаи HMC7044, ки дар AD9081 EVM тавассути SMP ба сими SMP мавҷуд аст, таъмин мекунад.
- Соатҳои идоракунии JESD204C Intel FPGA IP аз ҷониби генератори соатҳои барномарезишавандаи Silicon Labs Si5332, ки дар Шӯрои намоишии Intel Agilex I-Series F-tile мавҷуд аст, таъмин карда мешавад.
- Генератори соати барномарезишавандаи HMC7044 соати истинод ба дастгоҳи AD9081-ро таъмин мекунад. Доираи ба фаза басташуда (PLL), ки дар дастгоҳи AD9081 мавҷуд аст, ADC-и дилхоҳро тавлид мекунадampсоати ling аз соати истинод дастгоҳ.
- Барои зерсинфи 1, генератори соати HMC7044 сигнали SYSREF-ро барои дастгоҳи AD9081 ва барои JESD204C Intel FPGA IP тавассути пайвасткунаки FMC+ тавлид мекунад.
Неtд: Intel тавсия медиҳад, ки SYSREF аз ҷониби генератори соат, ки соати JESD204C Intel FPGA-и дастгоҳи IP-ро таъмин мекунад, таъмин карда шавад.
Тавсифи система
Диаграммаи зерини сатҳи система нишон медиҳад, ки чӣ гуна модулҳои гуногун дар ин тарҳ пайваст мешаванд.
Расми 2. Диаграммаи система 
Қайдҳо:
- M - шумораи конвертерҳо.
- S - шумораи s-ҳои интиқолшудаamples барои як табдилдиҳанда барои як чорчӯбаи.
- WIDTH_MULP мултипликатори паҳнои маълумот байни қабати барнома ва қабати интиқол мебошад.
- N - шумораи битҳои табдилдиҳӣ барои як конвертер.
- CS шумораи битҳои назоратӣ дар як табдили с астamples.
Дар ин танзимот, масаланample L = 8, M = 4, ва F = 1, суръати маълумоти хатҳои интиқолдиҳанда 24.75 Гбит / с аст.
Si5332 OUT1 ба mgmt_clk соати 100 МГс тавлид мекунад. Si5345-D-EVB ду басомади соатро тавлид мекунад, 375 МГс ва 100 МГс. 375 МГс ба мултиплексори дарунсохт дар панели намоишии Intel Agilex I-Series F-tile тавассути порти J19 SMA дода мешавад. Соатҳои баромади мултиплексори дарунсохташуда соати истинод ба интиқоли F-плитка (refclk_xcvr) ва JESD204C Intel FPGA IP core PLL соати истинод (refclk_core) меронад. 100 МГс аз Si5345-D-EVB ба генератори соатҳои барномарезишавандаи HMC7044, ки дар AD9081 EVM ҳамчун вуруди соат мавҷуд аст, пайваст карда шудааст.
(EXT_HMCREF).
HCM7044 тавассути пайвасткунандаи FMC сигнали даврии SYSREF-и 11.71875 МГс тавлид мекунад.
JESD204C Intel FPGA IP дар ҳолати дуплекс сохта шудааст, аммо танҳо роҳи қабулкунанда истифода мешавад.
Методологияи мутақобила
Фасли зерин ҳадафҳои санҷиш, тартиб ва меъёрҳои гузаришро тавсиф мекунад. Санҷиш соҳаҳои зеринро дар бар мегирад:
- Қабати қабулкунандаи маълумот
- Қабати интиқоли қабулкунанда
Қабати истиноди маълумотҳои қабулкунанда
Ин майдони санҷиш ҳолатҳои санҷиширо барои ҳамоҳангсозии сарлавҳаи синхронизатсия (SHA) ва ҳамоҳангсозии васеъшудаи бисёрблокҳо (EMBA) фаро мегирад.
Ҳангоми оғоз кардани истинод, пас аз аз нав танзимкунии қабулкунанда, JESD204C Intel FPGA IP ба ҷустуҷӯи ҷараёни сарлавҳаи ҳамоҳангсозӣ, ки тавассути дастгоҳ интиқол дода мешавад, оғоз мекунад. Регистрҳои зерин аз қабати пайванди додаҳо дар давоми санҷиш хонда мешаванд, ки дар журнал навишта мешаванд files, ва барои гузаштани меъёрҳо тавассути скриптҳои TCL санҷида шудааст.
Маълумоти марбут
F-фали JESD204C Intel FPGA IP Дастури корбар
Ҳамоҳангсозии сарлавҳа (SHA)
Ҷадвали 1. Ҳолатҳои санҷиши ҳамоҳангсозии сарлавҳа
| Парвандаи санҷишӣ | Мақсад | Тавсифи | Меъёрҳои гузариш |
| SHA.1 | Санҷед, ки оё Қулфи сарлавҳаи синхронизатсия пас аз анҷоми пайдарпаии барқароркунӣ тасдиқ карда шудааст. | Аз регистрҳо сигналҳои зерин хонда мешаванд:
|
|
| SHA.2 | Ҳолати синхронизатсияи сарлавҳаро пас аз ба даст овардани қулфи сарлавҳаи синхронизатсия (ё дар марҳилаи Ҳамоҳангсозии васеъшудаи бисёр-блок) ва устувор тафтиш кунед. | invalid_sync_header барои ҳолати қулфи сарлавҳаи Sync аз феҳрист хонда мешавад (0x60[8]). | Ҳолати invalid_sync_header бояд 0 бошад. |
Ҳамоҳангсозии васеъшудаи бисёрблок (EMBA)
Љадвали 2. Ҳолатҳои санҷиши васеъшудаи мутобиқсозии Multiblock
| Парвандаи санҷишӣ | Мақсад | Тавсифи | Меъёрҳои гузариш | |||||
| EMBA.1 | Санҷед, ки оё Қулфи васеъшудаи Multiblock танҳо пас аз тасдиқи Қулфи сарлавҳаи синхронизатсия тасдиқ карда мешавад. | Сигналҳои зерин тавассути регистрҳо хонда мешаванд: |
|
|||||
| Парвандаи санҷишӣ | Мақсад | Тавсифи | Меъёрҳои гузариш | |||||
|
||||||||
| EMBA.2 | Санҷед, ки оё ҳолати Қулфи МултиБлоки васеъ устувор аст (пас аз қулфи бисёрблоки васеъ ё то озод шудани буфери чандирӣ) дар баробари мавҷуд набудани чандблоки беэътибор. | invalid_eomb_eoemb аз феҳристи rx_err_status (0x60[10:9]) хонда мешавад. | invalid_eomb_eoemb бояд "00" бошад. | |||||
| EMBA.3 | Ҳамоҳангсозии хатро тафтиш кунед. | Арзишҳои зерин аз регистрҳо хонда мешаванд:
|
|
|||||
Қабати интиқоли қабулкунанда (TL)
Барои санҷидани якпорчагии маълумот дар ҷараёни интиқоли маълумот тавассути қабулкунанда (RX) JESD204C Intel FPGA IP ва қабати нақлиёт, ADC ба r танзим карда шудааст.amp/ Намунаи санҷиши PRBS. ADC инчунин бо ҳамон конфигуратсияе, ки дар JESD204C Intel FPGA IP муқаррар шудааст, кор мекунад. Рamp/ Checker PRBS дар матоъ FPGA тафтиш рamp/ PRBS тамомияти маълумот барои як дақиқа. Рӯйхати RX JESD204C Intel FPGA IP rx_err барои як дақиқа барои арзиши сифр пайваста пурсиш карда мешавад.
Дар расми зер танзимоти консептуалии санҷиш барои санҷиши якпорчагии маълумот нишон дода шудааст.
Расми 3. Санҷиши якпорчагии маълумот бо истифода аз Ramp/PRBS15 Санҷиш
Ҷадвали 3. Ҳолатҳои санҷиши қабати нақлиёт
| Парвандаи санҷишӣ | Мақсад | Тавсифи | Меъёрҳои гузариш |
| TL.1 | Харитаи қабати нақлиётии канали маълумотро бо истифода аз r санҷедamp намунаи санҷиш. | Data_mode ба R муқаррар карда шудаастamp_режим.
Сигналҳои зерин тавассути регистрҳо хонда мешаванд:
|
|
| TL.2 | Бо истифода аз намунаи санҷиши PRBS15 харитаи қабати нақлиётии канали маълумотро санҷед. | Data_mode ба prbs_mode муқаррар карда шудааст.
Арзишҳои зерин аз регистрҳо хонда мешаванд:
|
|
JESD204C Intel FPGA IP ва конфигуратсияҳои ADC
Параметрҳои JESD204C Intel FPGA IP (L, M ва F) дар ин санҷиши сахтафзор аз ҷониби дастгоҳи AD9081 дастгирӣ карда мешаванд. Меъёри интиқоли маълумот, сampсоати ling ва дигар параметрҳои JESD204C ба шароити кори AD908D1 мувофиқат мекунанд.
Санҷиши санҷиши сахтафзор JESD204C Intel FPGA IP-ро бо конфигуратсияи параметрҳои зерин амалӣ мекунад.
Танзимоти глобалӣ барои ҳама конфигуратсия:
- E = 1
- CF = 0
- CS = 0
- Зеркласс = 1
- FCLK_MULP = 1
- WIDTH_MULP = 8
- SH_CONFIG = CRC-12
- Соати идоракунии FPGA (МГс) = 100
Натиҷаҳои санҷиш
Дар ҷадвали зерин натиҷаҳои имконпазир ва таърифи онҳо оварда шудааст.
Ҷадвали 4. Таърифи натиҷаҳо
| Натиҷа | Таъриф |
| ГУЗАРЕД | Дастгоҳ таҳти санҷиш (DUT) мушоҳида шуд, ки рафтори мувофиқро нишон медиҳад. |
| Бо шарҳҳо гузаред | DUT мушоҳида карда шуд, ки рафтори мувофиқро нишон медиҳад. Бо вуҷуди ин, шарҳи иловагии вазъият дохил карда шудааст (масаланample: аз сабаби маҳдудияти вақт, танҳо як қисми санҷиш гузаронида шуд). |
| Натиҷа | Таъриф |
| МУКОФОТ | ДУТ рафтори номувофиқро нишон дод. |
| Огоҳӣ | Дар DUT мушоҳида карда шуд, ки рафторе нишон медиҳад, ки тавсия дода намешавад. |
| Ба шарҳҳо муроҷиат кунед | Аз рӯи мушоҳидаҳо, гузариш ё нокомии дуруст муайян карда нашуд. Шарҳи иловагии вазъият дохил карда шудааст. |
Дар ҷадвали зерин натиҷаҳо барои ҳолатҳои санҷишӣ SHA.1, SHA.2, EMBA.1, EMBA.2, EMBA.3, TL.1 ва TL.2 бо арзишҳои мувофиқи L, M, F, суръати маълумот, сampсоати ling, соати пайванд ва басомадҳои SYSREF.
Ҷадвали 5. Натиҷаи ҳолатҳои санҷишӣ SHA.1, SHA.2, EMBA.1, EMBA.2, EMBA.3, TL.1 ва TL.2
| Не. | L | M | F | S | HD | E | N | NP | ADC
SampСоати линг (МГс) |
Соати дастгоҳи FPGA (MHz) | FPGA
Соати чаҳорчӯба (МГс) |
FPGA
Соати пайванд (МГс) |
Меъёри хат (Gbps) | Натиҷа |
| 1 | 8 | 4 | 1 | 1 | 0 | 1 | 16 | 16 | 3000.00 | 375.00 | 375.00 | 375.00 | 24.75 | Гузариш |
Шарҳҳо дар натиҷаи санҷиш
Дар ҳар як ҳолати санҷишӣ, RX JESD204C Intel FPGA IP ҳамоҳангсозии сарлавҳаи синхронизатсия, ҳамоҳангсозии васеъшудаи бисёрблок ва то марҳилаи маълумоти корбарро бомуваффақият муқаррар мекунад.
Аз ҷониби Р ягон масъалаи тамомияти маълумот мушоҳида намешавадamp ва санҷиши PRBS барои конфигуратсияҳои JESD, ки тамоми хатҳои физикиро фаро мегирад, инчунин ҳеҷ гуна санҷиши такрории давравӣ (CRC) ва хатогии паритети фармон мушоҳида намешавад.
Дар давоми давраҳои муайяни қувваи барқ, метавонад бо конфигуратсияҳои параметр хатогии каҷкунии хат пайдо шавад. Барои пешгирӣ кардани ин хато, арзишҳои ҷуброни LEMC бояд барномарезӣ карда шаванд ё шумо метавонед онро бо тартиби тозакунии калибрченкунӣ автоматӣ кунед. Барои маълумоти бештар дар бораи арзишҳои ҳуқуқии ҷуброни LEMC, ба Механизми танзими RBD дар дастури корбари F-tile JESD204C IP муроҷиат кунед.
Маълумоти марбут
Механизми танзими RBD
Хулоса
Ин гузориш тасдиқи JESD204C Intel FPGA IP ва интерфейси электрикии PHY-ро бо дастгоҳи AD9081/9082 (R2 Silicon) то 24.75 Гбит/с барои ADC нишон медиҳад. Конфигуратсияи пурра ва насби сахтафзор нишон дода шудааст, ки боварӣ ба ҳамоҳангӣ ва кори ду дастгоҳро таъмин кунад.
Таърихи бознигарии ҳуҷҷатҳо барои AN 927: JESD204C Intel FPGA IP ва ADI AD9081 MxFE* Ҳисоботи муштараки ADC барои дастгоҳҳои Intel Agilex F-Tile
| Версияи ҳуҷҷат | Тағйирот |
| 2022.04.25 | Нашри аввал. |
AN 876: JESD204C Intel® FPGA IP ва ADI AD9081 MxFE* Ҳисобот оид ба ҳамоҳангсозии ADC барои дастгоҳҳои Intel® Agilex® F-Tile
Ҳуҷҷатҳо / Сарчашмаҳо
 |
Intel JESD204C Intel FPGA IP ва ADI AD9081 MxFE ADC Ҳисобот оид ба ҳамкории муштарак [pdf] Дастури корбар Ҳисоботи муштараки JESD204C Intel FPGA IP ва ADI AD9081 MxFE ADC, JESD204C, Intel FPGA IP ва ADI AD9081 MxFE ADC Ҳисобот оид ба ҳамкории муштарак |