JESD204C Aithisg Eadar-obrachaidh Intel FPGA IP agus ADI AD9081 MxFE ADC Stiùireadh Cleachdaiche

Clàr-innse seiche

1 JESD204C Aithisg Eadar-obrachaidh Intel FPGA IP agus ADI AD9081 MxFE ADC

2 Fiosrachadh toraidh

3 Stiùireadh airson cleachdadh bathar

4 JESD204C Intel® FPGA IP agus ADI AD9081 MxFE * Aithisg eadar-obrachaidh ADC airson innealan-leac Intel® Agilex ™

4.1 Tuairisgeul an t-siostam

5 Sgrìobhainnean/Goireasan

5.1 Iomraidhean

JESD204C Aithisg Eadar-obrachaidh Intel FPGA IP agus ADI AD9081 MxFE ADC

Fiosrachadh toraidh

Is e an toradh air a bheil iomradh anns an leabhar-làimhe cleachdaiche an JESD204C Intel FPGA IP. Is e pàirt bathar-cruaidh a th ’ann a thathas a’ cleachdadh an co-bhonn ri Bòrd Demo F-Tile Intel Agilex I-Series agus an ADI AD9081-FMCA-EBZ EVM. Tha an IP air a ghluasad sa bhad ann am modh Duplex ach chan eil ach an t-slighe cuidhteas air a chleachdadh. Bidh e a’ gineadh gleoc ceangail 375 MHz agus gleoc frèam 375 MHz. Tha an suidheachadh bathar-cruaidh airson an deuchainn eadar-obrachaidh ADC air a shealltainn ann am Figear 1. Tha an IP ag iarraidh gum bi SYSREF air a thoirt seachad leis a 'ghineadair cloc a tha a' lorg gleoc inneal JESD204C Intel FPGA IP.

Stiùireadh airson cleachdadh bathar

Suidheachadh bathar-cruaidh
Gus am bathar-cruaidh a stèidheachadh airson a bhith a’ cleachdadh an JESD204C Intel FPGA IP, lean na ceumannan seo:

Ceangail an ADI AD9081-FMCA-EBZ EVM ri ceanglaiche FMC + de Bhòrd Demo Tile F-Tile Intel Agilex I-Series.
Dèan cinnteach gu bheil an comharra SYSREF air a thoirt seachad leis a’ ghineadair gleoc a lorgas gleoc inneal JESD204C Intel FPGA IP.

Tuairisgeul an t-siostam
Tha an diagram ìre-siostam a’ sealltainn mar a tha diofar mhodalan ceangailte san dealbhadh seo. Tha e a’ toirt a-steach Bòrd Demo F-leacach Intel Agilex-I, Inneal F-leacach Intel Agilex, RTL Àrd-ìre, Siostam Dealbhaiche Àrd-ùrlar, Gineadair Pàtran, Checker Pattern, F-Tile JESD204C Duplex IP Core, agus diofar chlocaichean agus eadar-aghaidh.

Dòigh-obrach eadar-obrachaidh
Sreath Ceangal Dàta Glacadair
Tha an raon deuchainn seo a’ còmhdach na cùisean deuchainn airson co-thaobhadh cinn sioncranachaidh (SHA) agus co-thaobhadh ioma-bhloc leudaichte (EMBA). Bidh an JESD204C Intel FPGA IP a ’leughadh chlàran bhon ìre ceangail dàta rè an deuchainn, gan sgrìobhadh gu log files, agus gan dearbhadh airson a bhith a’ dol seachad air slatan-tomhais tro sgriobtaichean TCL.

JESD204C Intel® FPGA IP agus ADI AD9081 MxFE * Aithisg eadar-obrachaidh ADC airson innealan-leac Intel® Agilex ™

Tha an JESD204C Intel® FPGA IP na sheilbh inntleachdail eadar-aghaidh sreathach puing-gu-puing àrd-astar (IP).
Chaidh an JESD204C Intel FPGA IP a dhearbhadh le bathar-cruaidh le grunn innealan tionndaidh analog-gu-didseatach (ADC) taghte JESD204C.
Tha an aithisg seo a’ soilleireachadh eadar-obrachalachd an JESD204C Intel FPGA IP leis a’ mhodal measaidh AD9081 Mixed Signal Front End (MxFE*) (EVM) bho Analog Devices Inc. (ADI). Tha na h-earrannan a leanas a’ toirt cunntas air modh pàighidh bathar-cruaidh agus toraidhean deuchainn.

Fiosrachadh Co-cheangailte
F-leac JESD204C Intel FPGA IP Stiùireadh Cleachdaiche

Bathar-cruaidh is bathar-bog riatanasan
Feumaidh an deuchainn eadar-obrachaidh na h-innealan bathar-cruaidh is bathar-bog a leanas: Bathar-cruaidh

Bòrd Demo leac-F Intel Agilex ™ I-Series (AGIB027R29A1E2VR0) le inneal-atharrachaidh cumhachd 12V

Innealan Analog (ADI) AD9081 MxFE* EVM (AD9081-FMCA-EBZ, An t-Urr C)
Bòrd Measaidh Skywork Si5345-D (Si5345-D-EVB)

SMA fireann gu SMP fireann
SMP fireann gu càball SMP

Bathar-bog

Tionndadh bathar-bog Intel Quartus® Prime Pro Edition 21.4

AD9081_API dreach 1.1.0 no nas ùire (tagradh Linux, riatanach airson rèiteachadh AD9081 EVM)

Fiosrachadh Co-cheangailte

AD9081/AD9082 Stiùireadh Cleachdaiche Leasachadh Siostam
Stiùireadh Cleachdaiche Bòrd Measaidh Skyworks Si5345-D

Suidheachadh bathar-cruaidh
Tha an JESD204C Intel FPGA IP air a ghluasad sa bhad ann am modh Duplex ach chan eil ach an t-slighe cuidhteas air a chleachdadh. Airson FCLK_MULP = 1, WIDTH_MULP = 8, S = 1, bidh am prìomh PLL a’ gineadh gleoc ceangail 375 MHz agus gleoc frèam 375 MHz.
Tha Bòrd Demo F-Tile Intel Agilex I-Series air a chleachdadh leis an ADI AD9081-FMCA-EBZ EVM ceangailte ri ceanglaiche FMC + den bhòrd leasachaidh. Tha suidheachadh a' bhathar-chruaidh airson deuchainn eadar-obrachaidh ADC ri fhaicinn anns an fhigear Setup Hardware.- • Tha an AD9081-FMCA-EBZ EVM a' faighinn cumhachd bho Bhòrd Demo Tile F-Tile Intel Agilex I-Series tro cheangal FMC+.

Tha an transceiver F-tile agus clocaichean iomraidh JESD204C Intel FPGA IP core PLL air an toirt seachad le Si5345-D-EVB tro chàball SMA gu SMP. Suidhich MUX_DIP_SW0 gu àrd air Bòrd Demo F-Tile Agilex-I gus dèanamh cinnteach gu bheil U22 a’ gabhail CLKIN1 a tha ceangailte ri càball SMP.

Bidh an Si5345-D-EVB a’ toirt seachad gleoc iomraidh don ghineadair gleoc prògramaichte HMC7044 a tha an làthair anns an AD9081 EVM tro chàball SMP gu SMP.
Tha an gleoc riaghlaidh airson cridhe JESD204C Intel FPGA IP air a thoirt seachad le gineadair gleoc prògramaichte Silicon Labs Si5332 a tha an làthair ann am Bòrd Demo leac-f Intel Agilex I-Series.

Bidh gineadair gleoc prògramaichte HMC7044 a’ toirt seachad gleoc iomraidh inneal AD9081. Bidh an lùb glaiste ìre (PLL) a tha an làthair anns an inneal AD9081 a’ gineadh na ADCs a tha thu ag iarraidhampgleoc ling bho ghleoc iomraidh an inneal.
Airson Fo-chlas 1, bidh gineadair cloc HMC7044 a’ gineadh comharra SYSREF airson an inneal AD9081 agus airson an JESD204C Intel FPGA IP tron cheangal FMC +.

Chan eilte: Tha Intel a’ moladh an SYSREF a thoirt seachad leis a’ ghineadair gleoc a bhios a’ lorg gleoc inneal JESD204C Intel FPGA IP.

Tuairisgeul an t-siostam

Tha an diagram ìre siostam a leanas a’ sealltainn mar a tha na diofar mhodalan ceangailte san dealbhadh seo.

Figear 2. Diagram siostam

Notaichean:

Is e M an àireamh de luchd-tionndaidh.
Is e S an àireamh de s a chaidh a chraoladhampnas lugha gach converter gach frèam.
Is e WIDTH_MULP an iomadachadh leud dàta eadar ìre an tagraidh agus an ìre còmhdhail.
Is e N an àireamh de bhuillean tionndaidh gach inneal-tionndaidh.
Is e CS an àireamh de bhuillean smachd airson gach tionndadh samples.

Anns an t-suidheachadh seo, airson example L = 8, M = 4, agus F = 1, is e an ìre dàta de shlighean transceiver 24.75 Gbps.
Bidh an Si5332 OUT1 a’ gineadh gleoc 100 MHz gu mgmt_clk. Bidh Si5345-D-EVB a’ gineadh dà tricead gleoc, 375 MHz agus 100 MHz. Tha an 375 MHz air a thoirt don ioma-fhillteadair freumhaichte ann am Bòrd Demo leac-F Intel Agilex I-Series tro phort J19 SMA. Bidh gleoc toraidh an ioma-fhillteadair freumhaichte a’ draibheadh a ’ghleoc iomraidh transceiver F-tile (refclk_xcvr) agus gleoc iomraidh JESD204C Intel FPGA IP core PLL (refclk_core). Tha 100 MHz bho Si5345-D-EVB ceangailte ri gineadair cloc prògramaichte HMC7044 a tha an làthair anns an AD9081 EVM mar chuir a-steach a’ ghleoc
(EXT_HMCREF).

Bidh an HCM7044 a’ gineadh comharra SYSREF bho àm gu àm de 11.71875 MHz tron FMC Connector.
Tha an JESD204C Intel FPGA IP air a ghluasad sa bhad ann am modh Duplex ach chan eil ach an t-slighe cuidhteas air a chleachdadh.

Dòigh-obrach eadar-obrachaidh
Tha an earrann a leanas a’ toirt cunntas air amasan deuchainn, modh-obrach, agus na slatan-tomhais dol seachad. Tha an deuchainn a’ còmhdach na raointean a leanas:

Sreath ceangal dàta neach-gabhail
Sreath còmhdhail neach-gabhail

Sreath Ceangal Dàta Glacadair
Tha an raon deuchainn seo a’ còmhdach na cùisean deuchainn airson co-thaobhadh cinn sioncranachaidh (SHA) agus co-thaobhadh ioma-bhloc leudaichte (EMBA).
Air tòiseachadh ceangail, às deidh don ghlacadair ath-shuidheachadh, bidh an JESD204C Intel FPGA IP a ’tòiseachadh a’ coimhead airson an t-sruth cinn sioncranachaidh a tha air a ghluasad leis an inneal. Tha na clàran a leanas bhon ìre ceangail dàta air an leughadh tron deuchainn, air an sgrìobhadh a-steach don log files, agus air a dhearbhadh airson a bhith a’ dol seachad air slatan-tomhais tro sgriobtaichean TCL.

Fiosrachadh Co-cheangailte
F-leac JESD204C Intel FPGA IP Stiùireadh Cleachdaiche

Co-thaobhadh Ceann-cinn Sioncronaidh (SHA)
Clàr 1. Cùisean Deuchainn Co-thaobhadh cinn Sync

Cùis Deuchainn	Amas	Tuairisgeul	Slatan-tomhais a 'dol seachad
SHA.1	Dèan cinnteach a bheil Sync Header Lock air a dhearbhadh às deidh crìoch a chur air an t-sreath ath-shuidheachadh.	Tha na comharran a leanas air an leughadh bho chlàran: Tha CDR_Lock air a leughadh bhon chlàr rx_status3 (0x8C). Tha SH_Locked air a leughadh bhon chlàr rx_status4 (0x90). jrx_sh_err_status air a leughadh bhon chlàr rx_err_status (0x60).	Bu chòir CDR_Lock agus SH_LOCK a bhith àrd a rèir an àireamh de shlighean. jrx_sh_err_status bu chòir a bhith Bidh na raointean bit ann an jrx_sh_err_status a’ sgrùdadh sh_unlock_err, rx_gb_overflow_err, rx_gb_underflow_err, invalid_sync_header, src_rx_alarm, syspll_lock_err, agus cdr_locked_err.
SHA.2	Thoir sùil air inbhe Sync Header Lock às deidh glasadh cinn sioncranachaidh a choileanadh (no rè ìre Co-thaobhadh Ioma-bhloc Leudaichte) agus seasmhach.	invalid_sync_header air a leughadh airson inbhe glasaidh Sync Header bhon chlàr (0x60[8]).	bu chòir inbhe invalid_sync_header a bhith 0.

Co-thaobhadh ioma-bhloc leudaichte (EMBA)

Clàr 2. Cùisean Deuchainn Co-thaobhadh Multiblock Leudaichte

Cùis Deuchainn		Amas		Tuairisgeul		Slatan-tomhais a 'dol seachad
EMBA.1		Dèan cinnteach a bheil an Lock Multiblock Leudaichte air a dhearbhadh dìreach às deidh dearbhadh Sync Header Lock.		Tha na comharran a leanas air an leughadh tro chlàran:		Bu chòir an luach EMB_Locked_1 a bhith co-ionann ri 1 a rèir gach sreath. Bu chòir dha EMB_Lock_err a bhith 0.

	Cùis Deuchainn		Amas		Tuairisgeul		Slatan-tomhais a 'dol seachad
					Tha EMB_Locked_1 air a leughadh bhon chlàr rx_status5 (0x94). Tha EMB_Lock_err air a leughadh bhon chlàr rx_err_status (0x60[19]).
	EMBA.2		Dèan cinnteach a bheil an inbhe Lock Multiblock Leudaichte seasmhach (às deidh glas ioma-bhloc leudaichte no gus an tèid am bufair elastagach a leigeil ma sgaoil) còmhla ri ioma-bhloc neo-dhligheach.		invalid_eomb_eoemb air a leughadh bhon chlàr rx_err_status (0x60[10:9]).		invalid_eomb_eoemb bu chòir a bhith “00”.
	EMBA.3		Thoir sùil air co-thaobhadh an t-sreath.		Tha na luachan a leanas air an leughadh bho chlàran: elastic_buf_over_flow air a leughadh bhon chlàr rx_err_status (0x60[20]). Tha elastic_buf_full air a leughadh bhon chlàr rx_status6 (0x98).		bu chòir elastic_buf_over_flow a bhith 0. Bu chòir an luach elastic_buf_full a bhith co-ionann ri 1 a rèir gach sreath.

Sreath Còmhdhail Glacadair (TL)
Gus sgrùdadh a dhèanamh air ionracas dàta an t-sruth dàta pàighidh pàighidh tron ghlacadair (RX) JESD204C Intel FPGA IP agus còmhdach còmhdhail, tha an ADC air a rèiteachadh gu r.amp/ Pàtran deuchainn PRBS. Thathas cuideachd an dùil gum bi an ADC ag obair leis an aon rèiteachadh agus a chaidh a shuidheachadh anns an JESD204C Intel FPGA IP. Tha an ramp/ Bidh inneal-dearbhaidh PRBS ann an aodach FPGA a’ sgrùdadh an ramp/ Ionracas dàta PRBS airson aon mhionaid. Tha an clàr RX JESD204C Intel FPGA IP rx_err air a sgrùdadh gu leantainneach airson luach neoni airson aon mhionaid.
Tha am figear gu h-ìosal a’ sealltainn suidheachadh deuchainn bun-bheachdail airson sgrùdadh iomlanachd dàta.

Figear 3. Sgrùdadh Ionracas Dàta A 'cleachdadh Ramp/PRBS15 Checker

Clàr 3. Cùisean Deuchainn Sreath Còmhdhail

Cùis Deuchainn

Amas

Tuairisgeul

Slatan-tomhais a 'dol seachad

TL.1

Thoir sùil air mapadh còmhdach còmhdhail an t-seanail dàta a’ cleachdadh ramp pàtran deuchainn.

Tha data_mode air a shuidheachadh gu Ramp_ modh.

Tha na comharran a leanas air an leughadh tro chlàran:

crc_err air a leughadh bhon rx_err_status (0x60 [14]).
jrx_patchk_data_error air a leughadh bhon chlàr tst_err0.

bu chòir crc_err a bhith ìosal airson a dhol seachad.
Bu chòir jrx_patchk_data_error a bhith ìosal.

TL.2

Thoir sùil air mapadh còmhdach còmhdhail an t-seanail dàta a’ cleachdadh pàtran deuchainn PRBS15.

Tha data_mode air a shuidheachadh gu prbs_mode.

Tha na luachan a leanas air an leughadh bho chlàran:

crc_err air a leughadh bhon rx_err_status (0x60 [14]).
jrx_patchk_data_error air a leughadh bhon chlàr tst_err0.

bu chòir crc_err a bhith ìosal airson a dhol seachad.
Bu chòir jrx_patchk_data_error a bhith ìosal.

JESD204C Intel FPGA IP agus ADC Configurations
Tha na paramadairean JESD204C Intel FPGA IP (L, M, agus F) anns an t-seic bathar-cruaidh seo a’ faighinn taic dhùthchasach bhon inneal AD9081. Tha an ìre dàta transceiver, sampgleoc ling, agus paramadairean JESD204C eile a’ cumail ri cumhachan obrachaidh AD908D1.
Bidh an deuchainn pàighidh bathar-cruaidh a’ buileachadh an JESD204C Intel FPGA IP leis an rèiteachadh paramadair a leanas.

Suidheachadh cruinne airson a h-uile rèiteachadh:

E = 1

CF = 0
CS = 0
Fo-chlas = 1

FCLK_MULP = 1
WIDTH_MULP = 8
SH_CONFIG = CRC-12

Cloc riaghlaidh FPGA (MHz) = 100

Toraidhean deuchainn
Tha na toraidhean a dh’ fhaodadh a bhith ann agus am mìneachadh sa chlàr a leanas.

Clàr 4. Toraidhean Mìneachadh

Toradh	Mìneachadh
PAIS	Chaidh an inneal fo dheuchainn (DUT) fhaicinn a’ nochdadh giùlan gèilleadh.
PASS le beachdan	Chaidh fhaicinn gu robh an DUT a’ nochdadh giùlan co-chosmhail. Ach, tha mìneachadh a bharrachd air an t-suidheachadh air a thoirt a-steach (example: air sgàth crìochan ùine, cha deach ach cuibhreann den deuchainn a dhèanamh).

Toradh	Mìneachadh
FAILTE	Chaidh fhaicinn gu robh an DUT a’ nochdadh giùlan neo-ghèilleadh.
Rabhadh	Chaidh fhaicinn gu robh an DUT a’ nochdadh giùlan nach eilear a’ moladh.
Thoir sùil air beachdan	Bho na beachdan, cha b’ urrainnear pas no fàilligeadh dligheach a dhearbhadh. Tha mìneachadh a bharrachd air an t-suidheachadh air a ghabhail a-steach.

Tha an clàr a leanas a’ sealltainn nan toraidhean airson cùisean deuchainn SHA.1, SHA.2, EMBA.1, EMBA.2, EMBA.3, TL.1, agus TL.2 le luachan fa leth de L, M, F, ìre dàta, sampgleoc ling, gleoc ceangail, agus triceadan SYSREF.

Clàr 5. Toradh airson Cùisean Deuchainn SHA.1, SHA.2, EMBA.1, EMBA.2, EMBA.3, TL.1, agus TL.2

Chan eil.	L	M	F	S	HD	E	N	NP	ADC SampCloc ling (MHz)	Cloc inneal FPGA (MHz)	FPGA Cloc frèam (MHz)	FPGA Cloc ceangail (MHz)	Ìre Caolshràid (Gbps)	Toradh
1	8	4	1	1	0	1	16	16	3000.00	375.00	375.00	375.00	24.75	Gabh seachad

Beachdan Toradh Deuchainn
Anns gach cùis deuchainn, tha an RX JESD204C Intel FPGA IP gu soirbheachail a’ stèidheachadh co-thaobhadh cinn sioncranachaidh, co-thaobhadh ioma-bhloc leudaichte, agus gu ìre dàta luchd-cleachdaidh.
Chan eil an Ramp agus neach-dearbhaidh PRBS airson rèiteachadh JESD a’ còmhdach a h-uile sreath corporra, cuideachd chan eilear a’ cumail sùil air sgrùdadh call obrach cearcallach (CRC) agus mearachd co-ionannachd àithne.
Rè cuid de chuairtean cumhachd, is dòcha gun nochd mearachd deasg lann le rèiteachadh paramadair. Gus a’ mhearachd seo a sheachnadh, bu chòir na luachan cuir dheth LEMC a bhith air am prògramadh no faodaidh tu seo a dhèanamh fèin-ghluasadach leis a’ mhodh sguabaidh calibration. Airson tuilleadh fiosrachaidh mu luachan laghail co-chothromachadh LEMC, thoir sùil air Uidheam Tuning RBD ann an Iùl Cleachdaiche IP F-tile JESD204C.

Fiosrachadh Co-cheangailte
Uidheam tuning RBD

Geàrr-chunntas
Tha an aithisg seo a’ sealltainn dearbhadh air eadar-aghaidh dealain JESD204C Intel FPGA IP agus PHY leis an inneal AD9081/9082 (R2 Silicon) suas gu 24.75 Gbps airson ADC. Thathas a’ sealltainn gu bheil an rèiteachadh iomlan agus an suidheachadh bathar-cruaidh a’ toirt misneachd ann an eadar-obrachadh agus coileanadh an dà inneal.

Eachdraidh Ath-sgrùdadh Sgrìobhainn airson AN 927: JESD204C Aithisg Eadar-obrachaidh Intel FPGA IP agus ADI AD9081 MxFE * ADC airson Innealan F-Tile Intel Agilex

Tionndadh Sgrìobhainn	Atharrachaidhean
2022.04.25	Sgaoileadh tùsail.

AN 876: JESD204C Intel® FPGA IP agus ADI AD9081 MxFE * Aithisg Eadar-obrachaidh ADC airson Innealan F-Tile Intel® Agilex®

Sgrìobhainnean/Goireasan

Intel JESD204C Aithisg Eadar-obrachaidh Intel FPGA IP agus ADI AD9081 MxFE ADC [pdfStiùireadh Cleachdaiche
JESD204C Aithisg Eadar-obrachaidh Intel FPGA IP agus ADI AD9081 MxFE ADC, JESD204C, Intel FPGA IP agus ADI AD9081 Aithisg Eadar-obrachaidh MxFE ADC

Iomraidhean

Leabhar-làimhe cleachdaiche