Nios V Processor Intel FPGA IP Software
Nios® V Processor Intel® FPGA IP Noti ta' Rilaxx
In-numru tal-verżjoni Intel® FPGA IP (XYZ) jista' jinbidel ma' kull verżjoni tas-software Intel Quartus® Prime. Bidla fi:
- X jindika reviżjoni kbira tal-PI. Jekk taġġorna s-softwer Intel Quartus Prime, trid tirriġenera l-IP.
- Y jindika li l-IP jinkludi karatteristiċi ġodda. Iġġenera mill-ġdid l-IP tiegħek biex tinkludi dawn il-karatteristiċi ġodda.
- Z jindika li l-IP jinkludi bidliet minuri. Iġġenera mill-ġdid l-IP tiegħek biex tinkludi dawn il-bidliet.
Informazzjoni Relatata
- Manwal ta' Referenza tal-Proċessur Nios V
Jipprovdi informazzjoni dwar il-benchmarks tal-prestazzjoni tal-proċessur Nios V, l-arkitettura tal-proċessur, il-mudell tal-ipprogrammar, u l-implimentazzjoni ewlenija (Gwida tal-Utent Intel Quartus Prime Pro Edition).
- Nios II u Noti ta' Rilaxx ta' IP Inkorporat
- Manwal tad-Disinn tal-Proċessur Inkorporat Nios V
Jiddeskrivi kif tuża l-għodod bl-aktar mod effettiv, jirrakkomanda stili ta’ disinn, u prattiki għall-iżvilupp, id-debugging, u l-ottimizzazzjoni ta’ sistemi inkorporati bl-użu tal-proċessur Nios® V u għodod ipprovduti minn Intel (Gwida għall-Utent Intel Quartus Prime Pro Edition). - Nios® V Processor Software Developer Manwal
Jiddeskrivi l-ambjent tal-iżvilupp tas-softwer tal-proċessur Nios® V, l-għodod li huma disponibbli, u l-proċess biex jinbena softwer biex jaħdem fuq il-proċessur Nios® V (Gwida tal-Utent Intel Quartus Prime Pro Edition).
Nios® V/m Processor Intel FPGA IP (Intel Quartus Prime Pro Edition) Noti ta' Rilaxx
Nios® V/m Processor Intel FPGA IP v22.3.0
Tabella 1. v22.3.0 2022.09.26
| Verżjoni Intel Quartus Prime | Deskrizzjoni | Impatt |
| 22.3 | • Loġika prefetch mtejba. Aġġorna n-numri tal-prestazzjoni u tal-benchmark li ġejjin:
— FMAX — Żona — Dhrystone — CoreMark • Neħħi l-parametri exceptionOffset u exceptionAgent minn _hw.tcl. Nota: Ġenerazzjoni BSP impatt biss. L-ebda impatt fuq RTL jew ċirkwit. • Reset tad-debug mibdul: — Miżjud ndm_reset_in port — Ismu mill-ġdid dbg_reset għal dbg_reset_out. |
– |
Nios® V/m Processor Intel FPGA IP v21.3.0
Tabella 2.v21.3.0 2022.06.21
| Verżjoni Intel Quartus Prime | Deskrizzjoni | Impatt |
| 22.2 | • Miżjud interface ta 'talba għal reset
• Neħħew sinjali mhux użati li kkawżaw interface tal-lukkett • Kwistjoni ta' reset tad-debug fiss: — Aġġorna r-rotot ta' ndmreset biex jipprevjeni li l-modulu tad-debug jerġa' jissettja. |
– |
Nios® V/m Processor Intel FPGA IP v21.2.0
Tabella 3. v21.2.0 2022.04.04
| Verżjoni Intel Quartus Prime | Deskrizzjoni | Impatt |
| 22.1 | • Miżjud disinn ġdid examples fil-Proċessur Nios® V/m Intel FPGA IP editur tal-parametri ewlenin:
— uC/TCP-IP IPerf Eżample Disinn — uC/TCP-IP Simple Socket Server Eżample Disinn |
– |
| • Bug Fix:
— Kwistjonijiet indirizzati li jikkawżaw aċċessi mhux affidabbli għas-CSRs MARCHID, MIMPID, u MVENDORID. — Ippermettiet il-kapaċità ta 'reset mill-modulu ta' debug biex tippermetti li l-qalba tiġi reset permezz ta 'debugger. — Appoġġ attivat għall-grillu. Il-qalba tal-proċessur Nios V jappoġġja grillu 1. — Indirizzaw twissijiet ta' sinteżi rrappurtati u kwistjonijiet ta' lint. — Indirizzata kwistjoni mill-ROM tad-debug li kkawżat korruzzjoni fil-vettur tar-ritorn. — Irranġa kwistjoni li ma tħallietx aċċess għal GPR 31 mill-modulu tad-debug. |
– |
Nios V/m Processor Intel FPGA IP v21.1.1
Tabella 4. v21.1.1 2021.12.13
| Verżjoni Intel Quartus Prime | Deskrizzjoni | Impatt |
| 21.4 | • Bug Fix:
— Ir-reġistri tat-trigger aċċessibbli iżda l-iskattaturi ma kinux appoġġjati kwistjoni ffissata. |
Eċċezzjoni tal-istruzzjoni illegali mqanqla meta taċċessa r-reġistri tal-iskadenza. |
| • Miżjud Disinn ġdid Example fil-Nios V/m Processor Intel FPGA IP core parametru editur.
— GSFI Bootloader Eżample Disinn — SDM Bootloader Eżample Disinn |
– |
Nios V/m Processor Intel FPGA IP v21.1.0
Tabella 5.v21.1.0 2021.10.04
| Verżjoni Intel Quartus Prime | Deskrizzjoni | Impatt |
| 21.3 | Rilaxx Inizjali | – |
Nios V/m Processor Intel FPGA IP (Intel Quartus Prime Standard Edition) Noti ta' Rilaxx
Nios V/m Processor Intel FPGA IP v1.0.0
Tabella 6. v1.0.0 2022.10.31
| Verżjoni Intel Quartus Prime | Deskrizzjoni | Impatt |
| 22.1std | Rilaxx inizjali. | – |
Arkivji
Edizzjoni Intel Quartus Prime Pro
Manwal ta' Referenza tal-Proċessur Nios V Arkivji
Għall-aħħar verżjonijiet u dawk preċedenti ta' din il-gwida għall-utent, irreferi għall-Manwal ta' Referenza tal-Proċessur Nios® V. Jekk IP jew verżjoni tas-softwer ma tkunx elenkata, tapplika l-gwida tal-utent għall-IP jew verżjoni tas-softwer preċedenti.
Il-verżjonijiet tal-IP huma l-istess bħall-verżjonijiet tas-softwer Intel Quartus Prime Design Suite sa v19.1. Mill-verżjoni tas-software Intel Quartus Prime Design Suite 19.2 jew aktar tard, il-qalba tal-IP għandhom skema ġdida ta 'verżjoni IP.
Nios V Arkivji tal-Manwal tad-Disinn tal-Proċessur Inkorporat
Għall-aħħar verżjonijiet u l-verżjonijiet preċedenti ta’ din il-gwida għall-utent, irreferi għal Nios® V Embedded Processor Design Handbook. Jekk IP jew verżjoni tas-softwer ma tkunx elenkata, tapplika l-gwida tal-utent għall-IP jew verżjoni tas-softwer preċedenti.
Il-verżjonijiet tal-IP huma l-istess bħall-verżjonijiet tas-softwer Intel Quartus Prime Design Suite sa v19.1. Mill-verżjoni tas-software Intel Quartus Prime Design Suite 19.2 jew aktar tard, il-qalba tal-IP għandhom skema ġdida ta 'verżjoni IP.
Nios V Processor Software Developer Manwal Arkivji
Għall-aħħar verżjonijiet u l-verżjonijiet preċedenti ta’ din il-gwida għall-utent, irreferi għall-Manwal għall-Iżviluppaturi tas-Software tal-Proċessur Nios® V. Jekk IP jew verżjoni tas-softwer ma tkunx elenkata, tapplika l-gwida tal-utent għall-IP jew verżjoni tas-softwer preċedenti.
Il-verżjonijiet tal-IP huma l-istess bħall-verżjonijiet tas-softwer Intel Quartus Prime Design Suite sa v19.1. Mill-verżjoni tas-software Intel Quartus Prime Design Suite 19.2 jew aktar tard, il-qalba tal-IP għandhom skema ġdida ta 'verżjoni IP.
Edizzjoni Standard Intel Quartus Prime
Irreferi għall-gwidi tal-utent li ġejjin għal informazzjoni dwar il-proċessur Nios V għall-Intel Quartus Prime Standard Edition.
Informazzjoni Relatata
- Nios® V Embedded Processor Design Handbook Jiddeskrivi kif tuża bl-aktar mod effettiv l-għodod, jirrakkomanda stili ta’ disinn, u prattiki għall-iżvilupp, id-debugging, u l-ottimizzazzjoni ta’ sistemi inkorporati bl-użu tal-proċessur Nios® V u għodod ipprovduti minn Intel (Gwida għall-Utent tal-Intel Quartus Prime Standard Edition ).
Manwal ta' Referenza tal-Proċessur Nios® V
- Jipprovdi informazzjoni dwar il-benchmarks tal-prestazzjoni tal-proċessur Nios V, l-arkitettura tal-proċessur, il-mudell tal-ipprogrammar, u l-implimentazzjoni ewlenija (Gwida għall-Utent tal-Intel Quartus Prime Standard Edition).
Nios® V Processor Software Developer Manwal
- Jiddeskrivi l-ambjent tal-iżvilupp tas-softwer tal-proċessur Nios® V, l-għodod li huma disponibbli, u l-proċess biex jinbena softwer biex jaħdem fuq il-proċessur Nios® V (Gwida tal-Utent tal-Intel Quartus Prime Standard Edition).
Nios® V Processor Intel® FPGA IP Noti ta' Rilaxx 8
Dokumenti / Riżorsi
 |
Intel Nios V Processor Intel FPGA IP Software [pdfGwida għall-Utent Nios V Processor Intel FPGA IP Software, Processor Intel FPGA IP Software, FPGA IP Software, IP Software, Software |
 |
Intel Nios V Processor Intel FPGA IP [pdfGwida għall-Utent Nios V Processor Intel FPGA IP, Processor Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
