intel UG-01155 IOPLL FPGA IP കോർ ഉപയോക്തൃ ഗൈഡ്

Intel Arria 10, Intel CycloneM 10 GX ഉപകരണങ്ങൾക്കായി ഒമ്പത് ക്ലോക്ക് ഔട്ട്‌പുട്ട് സിഗ്നലുകൾ സൃഷ്ടിക്കുന്നു.
രണ്ട് റഫറൻസ് ഇൻപുട്ട് ക്ലോക്കുകൾക്കിടയിൽ മാറുന്നു.

PLL കാസ്‌കേഡിംഗ് മോഡിൽ ഒരു അപ്‌സ്ട്രീം PLL-മായി കണക്റ്റുചെയ്യുന്നതിന് അടുത്തുള്ള PLL (adjpllin) ഇൻപുട്ടിനെ പിന്തുണയ്ക്കുന്നു.
മെമ്മറി ഇനിഷ്യലൈസേഷൻ സൃഷ്ടിക്കുന്നു File (.mif) കൂടാതെ PLL dynamicVreconfiguration അനുവദിക്കുന്നു.

PLL ഡൈനാമിക് ഫേസ് ഷിഫ്റ്റിനെ പിന്തുണയ്ക്കുന്നു.

ബന്ധപ്പെട്ട വിവരങ്ങൾ

ഇന്റൽ FPGA IP കോറുകളിലേക്കുള്ള ആമുഖം
Intel FPGA IP കോറുകൾ, പാരാമീറ്റർ എഡിറ്റർ എന്നിവയെ കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾ നൽകുന്നു.
പേജ് 9-ലെ പ്രവർത്തന രീതികൾ

പേജ് 10-ലെ ഔട്ട്‌പുട്ട് ക്ലോക്കുകൾ
പേജ് 10-ലെ റഫറൻസ് ക്ലോക്ക് സ്വിച്ച്ഓവർ

പേജ് 11-ൽ PLL-to-PLL കാസ്കേഡിംഗ്
IOPLL Intel FPGA IP കോർ യൂസർ ഗൈഡ് ആർക്കൈവ്സ് പേജ് 12-ൽ

IOPLL Intel FPGA IP കോറിന്റെ മുൻ പതിപ്പുകൾക്കായുള്ള ഉപയോക്തൃ ഗൈഡുകളുടെ ഒരു ലിസ്റ്റ് നൽകുന്നു.

ഉപകരണ കുടുംബ പിന്തുണ

IOPLL IP കോർ Intel Arria 10, Intel Cyclone 10 GX ഉപകരണ കുടുംബങ്ങളെ മാത്രമേ പിന്തുണയ്ക്കൂ.

IOPLL IP കോർ പാരാമീറ്ററുകൾ

IOPLL IP കോർ പാരാമീറ്റർ എഡിറ്റർ IP കാറ്റലോഗിന്റെ PLL വിഭാഗത്തിൽ ദൃശ്യമാകുന്നു.

പരാമീറ്റർ	നിയമപരമായ മൂല്യം	വിവരണം
ഉപകരണ കുടുംബം	ഇന്റൽ ഏരിയ 10, ഇൻ്റൽ ചുഴലിക്കാറ്റ് 10 GX	ഉപകരണ കുടുംബം വ്യക്തമാക്കുന്നു.
ഘടകം	—	ടാർഗെറ്റുചെയ്‌ത ഉപകരണം വ്യക്തമാക്കുന്നു.
സ്പീഡ് ഗ്രേഡ്	—	ടാർഗെറ്റുചെയ്‌ത ഉപകരണത്തിനുള്ള സ്പീഡ് ഗ്രേഡ് വ്യക്തമാക്കുന്നു.
PLL മോഡ്	പൂർണ്ണസംഖ്യ-എൻ PLL	IOPLL IP കോറിനായി ഉപയോഗിക്കുന്ന മോഡ് വ്യക്തമാക്കുന്നു. നിയമപരമായ തിരഞ്ഞെടുപ്പ് മാത്രമാണ് പൂർണ്ണസംഖ്യ-N PLL. നിങ്ങൾക്ക് ഒരു ഫ്രാക്ഷണൽ PLL ആവശ്യമുണ്ടെങ്കിൽ, നിങ്ങൾ fPLL Intel Arria 10/Cyclone 10 FPGA IP കോർ ഉപയോഗിക്കണം.
റഫറൻസ് ക്ലോക്ക് ഫ്രീക്വൻസി	—	ഇൻപുട്ട് ക്ലോക്ക്, refclk, MHz-നുള്ള ഇൻപുട്ട് ഫ്രീക്വൻസി വ്യക്തമാക്കുന്നു. സ്ഥിര മൂല്യം ആണ് 100.0 MHz. ഏറ്റവും കുറഞ്ഞതും കൂടിയതുമായ മൂല്യം തിരഞ്ഞെടുത്ത ഉപകരണത്തെ ആശ്രയിച്ചിരിക്കുന്നു.
ലോക്ക് ചെയ്ത ഔട്ട്പുട്ട് പോർട്ട് പ്രവർത്തനക്ഷമമാക്കുക	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	ലോക്ക് ചെയ്ത പോർട്ട് പ്രവർത്തനക്ഷമമാക്കാൻ ഓണാക്കുക.
ഫിസിക്കൽ ഔട്ട്പുട്ട് ക്ലോക്ക് പാരാമീറ്ററുകൾ പ്രവർത്തനക്ഷമമാക്കുക	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	ആവശ്യമുള്ള ഔട്ട്‌പുട്ട് ക്ലോക്ക് ഫ്രീക്വൻസി വ്യക്തമാക്കുന്നതിന് പകരം ഫിസിക്കൽ PLL കൌണ്ടർ പാരാമീറ്ററുകൾ നൽകുന്നതിന് ഓണാക്കുക.
ഓപ്പറേഷൻ മോഡ്	നേരിട്ടുള്ള, ബാഹ്യ ഫീഡ്ബാക്ക്, സാധാരണ, ഉറവിടം സിൻക്രണസ്, പൂജ്യം കാലതാമസം ബഫർ, അല്ലെങ്കിൽ എൽവിഡിഎസ്	PLL-ന്റെ പ്രവർത്തനം വ്യക്തമാക്കുന്നു. ഡിഫോൾട്ട് ഓപ്പറേഷൻ ആണ് നേരിട്ടുള്ള മോഡ്. • നിങ്ങൾ തിരഞ്ഞെടുക്കുകയാണെങ്കിൽ നേരിട്ടുള്ള മോഡ്, PLL ഔട്ട്‌പുട്ടിൽ സാധ്യമായ ഏറ്റവും ചെറിയ ഇളക്കം സൃഷ്ടിക്കാൻ PLL ഫീഡ്‌ബാക്ക് പാതയുടെ ദൈർഘ്യം കുറയ്ക്കുന്നു. PLL ക്ലോക്ക് ഇൻപുട്ടുമായി ബന്ധപ്പെട്ട് PLL-ന്റെ ആന്തരിക ഘടികാരവും ബാഹ്യ ക്ലോക്ക് ഔട്ട്‌പുട്ടുകളും ഘട്ടം ഘട്ടമായി മാറ്റുന്നു. ഈ മോഡിൽ, PLL ഏതെങ്കിലും ക്ലോക്ക് നെറ്റ്‌വർക്കുകൾക്ക് നഷ്ടപരിഹാരം നൽകുന്നില്ല. • നിങ്ങൾ തിരഞ്ഞെടുക്കുകയാണെങ്കിൽ സാധാരണ മോഡ്, ക്ലോക്ക് ഔട്ട്‌പുട്ട് ഉപയോഗിക്കുന്ന ആന്തരിക ക്ലോക്ക് നെറ്റ്‌വർക്കിന്റെ കാലതാമസം PLL നികത്തുന്നു. ഒരു ബാഹ്യ ക്ലോക്ക് ഔട്ട്‌പുട്ട് പിൻ ഡ്രൈവ് ചെയ്യാനും PLL ഉപയോഗിക്കുന്നുവെങ്കിൽ, ഔട്ട്‌പുട്ട് പിന്നിലെ സിഗ്നലിന്റെ അനുബന്ധ ഘട്ട ഷിഫ്റ്റ് സംഭവിക്കുന്നു. • നിങ്ങൾ തിരഞ്ഞെടുക്കുകയാണെങ്കിൽ ഉറവിടം സിൻക്രണസ് മോഡ്, പിൻ മുതൽ I/O ഇൻപുട്ട് രജിസ്റ്ററിലേക്കുള്ള ക്ലോക്ക് കാലതാമസം പിൻ മുതൽ I/O ഇൻപുട്ട് രജിസ്റ്ററിലേക്കുള്ള ഡാറ്റ കാലതാമസവുമായി പൊരുത്തപ്പെടുന്നു. • നിങ്ങൾ തിരഞ്ഞെടുക്കുകയാണെങ്കിൽ ബാഹ്യ ഫീഡ്ബാക്ക് മോഡ്, നിങ്ങൾ fbclk ഇൻപുട്ട് പോർട്ട് ഒരു ഇൻപുട്ട് പിന്നിലേക്ക് ബന്ധിപ്പിക്കണം. ഒരു ബോർഡ്-ലെവൽ കണക്ഷൻ ഇൻപുട്ട് പിൻ, എക്‌സ്‌റ്റേണൽ ക്ലോക്ക് ഔട്ട്‌പുട്ട് പോർട്ട്, fboutclk എന്നിവയെ ബന്ധിപ്പിക്കണം. fbclk പോർട്ട് ഇൻപുട്ട് ക്ലോക്കുമായി വിന്യസിച്ചിരിക്കുന്നു. • നിങ്ങൾ തിരഞ്ഞെടുക്കുകയാണെങ്കിൽ പൂജ്യം കാലതാമസം ബഫർ മോഡ്, PLL ഒരു ബാഹ്യ ക്ലോക്ക് ഔട്ട്പുട്ട് പിൻ നൽകുകയും ആ പിൻ അവതരിപ്പിച്ച കാലതാമസത്തിന് നഷ്ടപരിഹാരം നൽകുകയും വേണം. പിന്നിൽ നിരീക്ഷിച്ച സിഗ്നൽ ഇൻപുട്ട് ക്ലോക്കിലേക്ക് സമന്വയിപ്പിച്ചിരിക്കുന്നു. PLL ക്ലോക്ക് ഔട്ട്‌പുട്ട് altbidir പോർട്ടുമായി ബന്ധിപ്പിക്കുകയും zdbfbclk-നെ ഒരു ഔട്ട്‌പുട്ട് പോർട്ടായി നയിക്കുകയും ചെയ്യുന്നു. PLL ആന്തരിക ക്ലോക്ക് നെറ്റ്‌വർക്കും പ്രവർത്തിപ്പിക്കുകയാണെങ്കിൽ, ആ നെറ്റ്‌വർക്കിന്റെ അനുബന്ധ ഘട്ട ഷിഫ്റ്റ് സംഭവിക്കുന്നു. • നിങ്ങൾ തിരഞ്ഞെടുക്കുകയാണെങ്കിൽ എൽവിഡിഎസ് മോഡ്, ആന്തരിക SERDES ക്യാപ്‌ചർ രജിസ്റ്ററിലെ പിന്നുകളുടെ അതേ ഡാറ്റയും ക്ലോക്ക് ടൈമിംഗ് ബന്ധവും നിലനിർത്തുന്നു. എൽവിഡിഎസ് ക്ലോക്ക് നെറ്റ്‌വർക്കിലെ കാലതാമസത്തിനും ഡാറ്റ പിൻ, ക്ലോക്ക് ഇൻപുട്ട് പിൻ എന്നിവയ്ക്കിടയിലുള്ള SERDES ക്യാപ്‌ചർ രജിസ്‌റ്റർ പാഥുകൾക്കും മോഡ് നഷ്ടപരിഹാരം നൽകുന്നു.
ക്ലോക്കുകളുടെ എണ്ണം	1–9	PLL ഡിസൈനിലെ ഓരോ ഉപകരണത്തിനും ആവശ്യമായ ഔട്ട്‌പുട്ട് ക്ലോക്കുകളുടെ എണ്ണം വ്യക്തമാക്കുന്നു. തിരഞ്ഞെടുത്ത ക്ലോക്കുകളുടെ എണ്ണത്തെ അടിസ്ഥാനമാക്കി ഔട്ട്‌പുട്ട് ഫ്രീക്വൻസി, ഫേസ് ഷിഫ്റ്റ്, ഡ്യൂട്ടി സൈക്കിൾ എന്നിവയ്‌ക്കായുള്ള അഭ്യർത്ഥിച്ച ക്രമീകരണങ്ങൾ കാണിക്കുന്നു.
VCO ഫ്രീക്വൻസി വ്യക്തമാക്കുക	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	നിർദ്ദിഷ്ട മൂല്യത്തിലേക്ക് VCO ആവൃത്തി പരിമിതപ്പെടുത്താൻ നിങ്ങളെ അനുവദിക്കുന്നു. എൽവിഡിഎസ് എക്‌സ്‌റ്റേണൽ മോഡിനായി ഒരു പിഎൽഎൽ സൃഷ്‌ടിക്കുമ്പോൾ അല്ലെങ്കിൽ ഒരു പ്രത്യേക ഡൈനാമിക് ഫേസ് ഷിഫ്റ്റ് സ്റ്റെപ്പ് വലുപ്പം വേണമെങ്കിൽ ഇത് ഉപയോഗപ്രദമാണ്.
*തുടർന്നു…*

പരാമീറ്റർ	നിയമപരമായ മൂല്യം	വിവരണം
VCO ഫ്രീക്വൻസി (1)	—	• എപ്പോൾ ഫിസിക്കൽ ഔട്ട്പുട്ട് ക്ലോക്ക് പാരാമീറ്ററുകൾ പ്രവർത്തനക്ഷമമാക്കുക ഓണാക്കിയിരിക്കുന്നു- എന്നതിനായുള്ള മൂല്യങ്ങളെ അടിസ്ഥാനമാക്കി VCO ആവൃത്തി പ്രദർശിപ്പിക്കുന്നു റഫറൻസ് ക്ലോക്ക് ഫ്രീക്വൻസി, ഗുണിത ഘടകം (എം-കൗണ്ടർ), ഒപ്പം ഡിവൈഡ് ഫാക്ടർ (എൻ-കൗണ്ടർ). • എപ്പോൾ ഫിസിക്കൽ ഔട്ട്പുട്ട് ക്ലോക്ക് പാരാമീറ്ററുകൾ പ്രവർത്തനക്ഷമമാക്കുക ഓഫാക്കി- VCO ആവൃത്തിക്കായി അഭ്യർത്ഥിച്ച മൂല്യം വ്യക്തമാക്കാൻ നിങ്ങളെ അനുവദിക്കുന്നു. സ്ഥിര മൂല്യം ആണ് 600.0 MHz.
ക്ലോക്കിന് ആഗോള നാമം നൽകുക	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	ഔട്ട്പുട്ട് ക്ലോക്ക് നാമം പുനർനാമകരണം ചെയ്യാൻ നിങ്ങളെ അനുവദിക്കുന്നു.
ക്ലോക്കിന്റെ പേര്	—	സിനോപ്സിസ് ഡിസൈൻ കൺസ്ട്രെയിന്റുകളുടെ (SDC) ഉപയോക്തൃ ക്ലോക്ക് നാമം.
ആവശ്യമുള്ള ആവൃത്തി	—	MHz-ൽ, ഔട്ട്‌ക്ലക്ക്[], ബന്ധപ്പെട്ട ഔട്ട്‌പുട്ട് ക്ലോക്ക് പോർട്ടിന്റെ ഔട്ട്‌പുട്ട് ക്ലോക്ക് ഫ്രീക്വൻസി വ്യക്തമാക്കുന്നു. സ്ഥിര മൂല്യം ആണ് 100.0 MHz. ഏറ്റവും കുറഞ്ഞതും കൂടിയതുമായ മൂല്യങ്ങൾ ഉപയോഗിക്കുന്ന ഉപകരണത്തെ ആശ്രയിച്ചിരിക്കുന്നു. PLL ആദ്യത്തെ ആറ് ദശാംശ സ്ഥാനങ്ങളിലെ അക്കങ്ങൾ മാത്രമേ വായിക്കൂ.
യഥാർത്ഥ ആവൃത്തി	—	സാധ്യമായ ആവൃത്തികളുടെ പട്ടികയിൽ നിന്ന് യഥാർത്ഥ ഔട്ട്പുട്ട് ക്ലോക്ക് ഫ്രീക്വൻസി തിരഞ്ഞെടുക്കാൻ നിങ്ങളെ അനുവദിക്കുന്നു. ഡിഫോൾട്ട് മൂല്യം, ആവശ്യമുള്ള ആവൃത്തിയുടെ ഏറ്റവും അടുത്തുള്ള കൈവരിക്കാവുന്ന ആവൃത്തിയാണ്.
ഘട്ടം ഷിഫ്റ്റ് യൂണിറ്റുകൾ	ps or ഡിഗ്രികൾ	അനുബന്ധ ഔട്ട്പുട്ട് ക്ലോക്ക് പോർട്ടിനായുള്ള ഘട്ടം ഷിഫ്റ്റ് യൂണിറ്റ് വ്യക്തമാക്കുന്നു, outclk[], picoseconds (ps) അല്ലെങ്കിൽ ഡിഗ്രികളിൽ.
ആവശ്യമുള്ള ഘട്ട ഷിഫ്റ്റ്	—	ഘട്ടം ഷിഫ്റ്റിനായി ആവശ്യപ്പെട്ട മൂല്യം വ്യക്തമാക്കുന്നു. സ്ഥിര മൂല്യം ആണ് 0 പി.എസ്.
യഥാർത്ഥ ഘട്ട ഷിഫ്റ്റ്	—	സാധ്യമായ ഘട്ടം ഷിഫ്റ്റ് മൂല്യങ്ങളുടെ പട്ടികയിൽ നിന്ന് യഥാർത്ഥ ഘട്ടം ഷിഫ്റ്റ് തിരഞ്ഞെടുക്കാൻ നിങ്ങളെ അനുവദിക്കുന്നു. ഡിഫോൾട്ട് മൂല്യം, ആവശ്യമുള്ള ഘട്ടം ഷിഫ്റ്റിലേക്കുള്ള ഏറ്റവും അടുത്ത ഘട്ടം മാറ്റമാണ്.
ആവശ്യമുള്ള ഡ്യൂട്ടി സൈക്കിൾ	0.0–100.0	ഡ്യൂട്ടി സൈക്കിളിനായി ആവശ്യപ്പെട്ട മൂല്യം വ്യക്തമാക്കുന്നു. സ്ഥിര മൂല്യം ആണ് 50.0%.
യഥാർത്ഥ ഡ്യൂട്ടി സൈക്കിൾ	—	സാധ്യമായ ഡ്യൂട്ടി സൈക്കിൾ മൂല്യങ്ങളുടെ പട്ടികയിൽ നിന്ന് യഥാർത്ഥ ഡ്യൂട്ടി സൈക്കിൾ തിരഞ്ഞെടുക്കാൻ നിങ്ങളെ അനുവദിക്കുന്നു. ഡിഫോൾട്ട് മൂല്യം, ആവശ്യമുള്ള ഡ്യൂട്ടി സൈക്കിളിന് ഏറ്റവും അടുത്തുള്ള കൈവരിക്കാവുന്ന ഡ്യൂട്ടി സൈക്കിളാണ്.
ഗുണിത ഘടകം (എം-കൗണ്ടർ) (2)	4–511	എം-കൗണ്ടറിന്റെ ഗുണിത ഘടകം വ്യക്തമാക്കുന്നു. എം കൗണ്ടറിന്റെ നിയമപരമായ പരിധി 4–511 ആണ്. എന്നിരുന്നാലും, ഏറ്റവും കുറഞ്ഞ നിയമപരമായ PFD ഫ്രീക്വൻസിയിലും പരമാവധി നിയമപരമായ VCO ഫ്രീക്വൻസിയിലും ഉള്ള നിയന്ത്രണങ്ങൾ ഫലപ്രദമായ M കൗണ്ടർ ശ്രേണിയെ 4-160 ആയി പരിമിതപ്പെടുത്തുന്നു.
ഡിവൈഡ് ഫാക്ടർ (എൻ-കൗണ്ടർ) (2)	1–511	N-കൗണ്ടറിന്റെ വിഭജന ഘടകം വ്യക്തമാക്കുന്നു. N കൗണ്ടറിന്റെ നിയമപരമായ പരിധി 1–511 ആണ്. എന്നിരുന്നാലും, ഏറ്റവും കുറഞ്ഞ നിയമപരമായ PFD ഫ്രീക്വൻസിയിലെ നിയന്ത്രണങ്ങൾ N കൗണ്ടറിന്റെ ഫലപ്രദമായ ശ്രേണി 1-80 ആയി പരിമിതപ്പെടുത്തുന്നു.
ഡിവൈഡ് ഫാക്ടർ (സി-കൗണ്ടർ) (2)	1–511	ഔട്ട്പുട്ട് ക്ലോക്കിന്റെ (സി-കൗണ്ടർ) വിഭജന ഘടകം വ്യക്തമാക്കുന്നു.

ഫിസിക്കൽ ഔട്ട്‌പുട്ട് ക്ലോക്ക് പാരാമീറ്ററുകൾ പ്രവർത്തനക്ഷമമാക്കുക ഓഫാക്കിയിരിക്കുമ്പോൾ മാത്രമേ ഈ പരാമീറ്റർ ലഭ്യമാകൂ.

ഫിസിക്കൽ ഔട്ട്‌പുട്ട് ക്ലോക്ക് പാരാമീറ്ററുകൾ പ്രവർത്തനക്ഷമമാക്കുമ്പോൾ മാത്രമേ ഈ പരാമീറ്റർ ലഭ്യമാകൂ.

IOPLL IP കോർ പാരാമീറ്ററുകൾ - ക്രമീകരണ ടാബ്

പട്ടിക 2. IOPLL IP കോർ പാരാമീറ്ററുകൾ - ക്രമീകരണ ടാബ്

പരാമീറ്റർ	നിയമപരമായ മൂല്യം	വിവരണം
PLL ബാൻഡ്‌വിഡ്ത്ത് പ്രീസെറ്റ്	താഴ്ന്നത്, ഇടത്തരം, അല്ലെങ്കിൽ ഉയർന്നത്	PLL ബാൻഡ്‌വിഡ്ത്ത് പ്രീസെറ്റ് ക്രമീകരണം വ്യക്തമാക്കുന്നു. ഡിഫോൾട്ട് സെലക്ഷൻ ആണ് താഴ്ന്നത്.
PLL സ്വയമേവ പുനഃസജ്ജമാക്കുക	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	ലോക്ക് നഷ്‌ടപ്പെടുമ്പോൾ PLL സ്വയമേവ പുനഃസജ്ജമാക്കുന്നു.
രണ്ടാമത്തെ ഇൻപുട്ട് clk 'refclk1' സൃഷ്‌ടിക്കുക	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	നിങ്ങളുടെ യഥാർത്ഥ റഫറൻസ് ക്ലോക്കിനൊപ്പം മാറാൻ കഴിയുന്ന നിങ്ങളുടെ PLL-ൽ ഘടിപ്പിച്ചിട്ടുള്ള ഒരു ബാക്കപ്പ് ക്ലോക്ക് നൽകാൻ ഓണാക്കുക.
രണ്ടാമത്തെ റഫറൻസ് ക്ലോക്ക് ഫ്രീക്വൻസി	—	രണ്ടാമത്തെ ഇൻപുട്ട് ക്ലോക്ക് സിഗ്നലിന്റെ ആവൃത്തി തിരഞ്ഞെടുക്കുന്നു. സ്ഥിര മൂല്യം ആണ് 100.0 MHz. ഏറ്റവും കുറഞ്ഞതും കൂടിയതുമായ മൂല്യം ഉപയോഗിക്കുന്ന ഉപകരണത്തെ ആശ്രയിച്ചിരിക്കുന്നു.
ഉപയോഗത്തിലുള്ള ഇൻപുട്ട് ക്ലോക്ക് സൂചിപ്പിക്കാൻ 'active_clk' സിഗ്നൽ സൃഷ്ടിക്കുക	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	Activeclk ഔട്ട്പുട്ട് സൃഷ്ടിക്കാൻ ഓണാക്കുക. Activeclk ഔട്ട്പുട്ട് PLL ഉപയോഗിക്കുന്ന ഇൻപുട്ട് ക്ലോക്കിനെ സൂചിപ്പിക്കുന്നു. ഔട്ട്പുട്ട് സിഗ്നൽ കുറവ് refclk-നെയും ഔട്ട്പുട്ട് സിഗ്നൽ ഉയർന്നത് refclk1-നെയും സൂചിപ്പിക്കുന്നു.
ഓരോ ഇൻപുട്ട് ക്ലോക്കുകൾക്കും ഒരു 'clkbad' സിഗ്നൽ സൃഷ്ടിക്കുക	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	രണ്ട് clkbad ഔട്ട്പുട്ടുകൾ സൃഷ്ടിക്കാൻ ഓണാക്കുക, ഓരോ ഇൻപുട്ട് ക്ലോക്കിനും ഒന്ന്. ഔട്ട്പുട്ട് സിഗ്നൽ ലോ ക്ലോക്ക് പ്രവർത്തിക്കുന്നുണ്ടെന്നും ഉയർന്ന ഔട്ട്പുട്ട് സിഗ്നൽ ക്ലോക്ക് പ്രവർത്തിക്കുന്നില്ലെന്നും സൂചിപ്പിക്കുന്നു.
സ്വിച്ച്ഓവർ മോഡ്	ഓട്ടോമാറ്റിക് സ്വിച്ച്ഓവർ, മാനുവൽ സ്വിച്ച്ഓവർ, അല്ലെങ്കിൽ മാനുവൽ ഓവർറൈഡിനൊപ്പം സ്വയമേവയുള്ള സ്വിച്ച്ഓവർ	ഡിസൈൻ ആപ്ലിക്കേഷനായി സ്വിച്ച്ഓവർ മോഡ് വ്യക്തമാക്കുന്നു. IP മൂന്ന് സ്വിച്ച്ഓവർ മോഡുകളെ പിന്തുണയ്ക്കുന്നു: • നിങ്ങൾ തിരഞ്ഞെടുക്കുകയാണെങ്കിൽ ഓട്ടോമാറ്റിക് സ്വിച്ച്ഓവർ മോഡ്, തിരഞ്ഞെടുത്ത റഫറൻസ് ക്ലോക്ക് PLL സർക്യൂട്ട് നിരീക്ഷിക്കുന്നു. ഒരു ക്ലോക്ക് നിർത്തുകയാണെങ്കിൽ, കുറച്ച് ക്ലോക്ക് സൈക്കിളുകളിൽ സർക്യൂട്ട് യാന്ത്രികമായി ബാക്കപ്പ് ക്ലോക്കിലേക്ക് മാറുകയും സ്റ്റാറ്റസ് സിഗ്നലുകൾ, clkbad, activeclk എന്നിവ അപ്ഡേറ്റ് ചെയ്യുകയും ചെയ്യുന്നു. • നിങ്ങൾ തിരഞ്ഞെടുക്കുകയാണെങ്കിൽ മാനുവൽ സ്വിച്ച്ഓവർ മോഡ്, കൺട്രോൾ സിഗ്നൽ, എക്‌സ്‌റ്റ്‌സ്വിച്ച്, ലോജിക് ഹൈയിൽ നിന്ന് ലോജിക് ലോയിലേക്ക് മാറുകയും കുറഞ്ഞത് മൂന്ന് ക്ലോക്ക് സൈക്കിളുകളെങ്കിലും കുറവായിരിക്കുകയും ചെയ്യുമ്പോൾ, ഇൻപുട്ട് ക്ലോക്ക് മറ്റ് ക്ലോക്കിലേക്ക് മാറുന്നു. എഫ്‌പിജിഎ കോർ ലോജിക്കിൽ നിന്നോ ഇൻപുട്ട് പിൻയിൽ നിന്നോ എക്‌സ്‌റ്റ്‌സ്വിച്ച് സൃഷ്‌ടിക്കാനാകും. • നിങ്ങൾ തിരഞ്ഞെടുക്കുകയാണെങ്കിൽ മാനുവൽ ഓവർറൈഡിനൊപ്പം സ്വയമേവയുള്ള സ്വിച്ച്ഓവർ മോഡ്, extswitch സിഗ്നൽ കുറവായിരിക്കുമ്പോൾ, അത് ഓട്ടോമാറ്റിക് സ്വിച്ച് ഫംഗ്‌ഷനെ അസാധുവാക്കുന്നു. എക്‌സ്‌റ്റ്‌സ്വിച്ച് കുറവായി തുടരുന്നിടത്തോളം, തുടർന്നുള്ള സ്വിച്ച്‌ഓവർ പ്രവർത്തനം തടയപ്പെടും. ഈ മോഡ് തിരഞ്ഞെടുക്കുന്നതിന്, നിങ്ങളുടെ രണ്ട് ക്ലോക്ക് സ്രോതസ്സുകൾ പ്രവർത്തിക്കണം, രണ്ട് ക്ലോക്കുകളുടെയും ആവൃത്തി 20%-ൽ കൂടുതൽ വ്യത്യാസപ്പെടരുത്. രണ്ട് ഘടികാരങ്ങളും ഒരേ ആവൃത്തിയിലല്ലെങ്കിലും അവയുടെ കാലയളവിലെ വ്യത്യാസം 20% ഉള്ളിലാണെങ്കിൽ, ക്ലോക്ക് ലോസ് ഡിറ്റക്ഷൻ ബ്ലോക്കിന് നഷ്ടപ്പെട്ട ക്ലോക്ക് കണ്ടെത്താനാകും. PLL ക്ലോക്ക് ഇൻപുട്ട് സ്വിച്ചോവറിന് ശേഷം PLL മിക്കവാറും ലോക്ക് ഔട്ട് ആകും, വീണ്ടും ലോക്ക് ചെയ്യാൻ സമയം ആവശ്യമാണ്.
സ്വിച്ച് ഓവർ കാലതാമസം	0–7	സ്വിച്ച്ഓവർ പ്രക്രിയയിലേക്ക് സൈക്കിൾ കാലതാമസത്തിന്റെ ഒരു പ്രത്യേക തുക ചേർക്കുന്നു. സ്ഥിര മൂല്യം 0 ആണ്.
PLL LVDS_CLK/ LOADEN ഔട്ട്പുട്ട് പോർട്ടിലേക്കുള്ള ആക്സസ്	അപ്രാപ്തമാക്കി, LVDS_CLK/ പ്രവർത്തനക്ഷമമാക്കുക ലോഡ് 0, അല്ലെങ്കിൽ LVDS_CLK/ പ്രവർത്തനക്ഷമമാക്കുക ലോഡ് 0 & 1	തിരഞ്ഞെടുക്കുക LVDS_CLK/LOADEN 0 പ്രവർത്തനക്ഷമമാക്കുക or LVDS_CLK/ LOADEN 0 & 1 പ്രവർത്തനക്ഷമമാക്കുക PLL lvds_clk അല്ലെങ്കിൽ ലോഡ് ചെയ്ത ഔട്ട്പുട്ട് പോർട്ട് പ്രവർത്തനക്ഷമമാക്കാൻ. ബാഹ്യ PLL ഉള്ള ഒരു LVDS SERDES ബ്ലോക്ക് PLL ഫീഡ് ചെയ്യുന്ന സാഹചര്യത്തിൽ ഈ പരാമീറ്റർ പ്രവർത്തനക്ഷമമാക്കുന്നു. LVDS പോർട്ടുകൾക്കൊപ്പം I/O PLL outclk പോർട്ടുകൾ ഉപയോഗിക്കുമ്പോൾ, lvds_clk[0], loaden[3] പോർട്ടുകൾക്ക് outclk[0,1..0,1] ഉപയോഗിക്കുന്നു, coreclk പോർട്ടുകൾക്ക് outclk4 ഉപയോഗിക്കാം.
PLL DPA ഔട്ട്‌പുട്ട് പോർട്ടിലേക്കുള്ള ആക്‌സസ് പ്രവർത്തനക്ഷമമാക്കുക	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	PLL DPA ഔട്ട്‌പുട്ട് പോർട്ട് പ്രവർത്തനക്ഷമമാക്കാൻ ഓണാക്കുക.
*തുടർന്നു…*

പരാമീറ്റർ	നിയമപരമായ മൂല്യം	വിവരണം
PLL ബാഹ്യ ക്ലോക്ക് ഔട്ട്പുട്ട് പോർട്ടിലേക്കുള്ള ആക്സസ് പ്രവർത്തനക്ഷമമാക്കുക	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	PLL ബാഹ്യ ക്ലോക്ക് ഔട്ട്പുട്ട് പോർട്ട് പ്രവർത്തനക്ഷമമാക്കാൻ ഓണാക്കുക.
extclk_out[0] ഉറവിടമായി ഏത് outclk ഉപയോഗിക്കണമെന്ന് വ്യക്തമാക്കുന്നു	C0 – C8	extclk_out[0] ഉറവിടമായി ഉപയോഗിക്കേണ്ട outclk പോർട്ട് വ്യക്തമാക്കുന്നു.
extclk_out[1] ഉറവിടമായി ഏത് outclk ഉപയോഗിക്കണമെന്ന് വ്യക്തമാക്കുന്നു	C0 – C8	extclk_out[1] ഉറവിടമായി ഉപയോഗിക്കേണ്ട outclk പോർട്ട് വ്യക്തമാക്കുന്നു.

കാസ്കേഡിംഗ് ടാബ്

പട്ടിക 3. IOPLL IP കോർ പാരാമീറ്ററുകൾ - കാസ്കേഡിംഗ് ടാബ്3

പരാമീറ്റർ	നിയമപരമായ മൂല്യം	വിവരണം
ഒരു ഡൗൺസ്ട്രീം PLL-മായി കണക്റ്റുചെയ്യാൻ ഒരു 'കാസ്കേഡ് ഔട്ട്' സിഗ്നൽ സൃഷ്ടിക്കുക	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	കാസ്‌കേഡ്_ഔട്ട് പോർട്ട് സൃഷ്‌ടിക്കാൻ ഓണാക്കുക, ഇത് ഈ PLL ഒരു ഉറവിടമാണെന്നും ഒരു ലക്ഷ്യസ്ഥാനം (താഴ്‌ന്ന സ്‌ട്രീം) PLL-മായി ബന്ധിപ്പിക്കുന്നുവെന്നും സൂചിപ്പിക്കുന്നു.
ഏത് outclk ആണ് കാസ്‌കേഡിംഗ് ഉറവിടമായി ഉപയോഗിക്കേണ്ടതെന്ന് വ്യക്തമാക്കുന്നു	0–8	കാസ്കേഡിംഗ് ഉറവിടം വ്യക്തമാക്കുന്നു.
ഒരു അപ്‌സ്ട്രീം PLL-മായി കണക്റ്റുചെയ്യാൻ ഒരു adjpllin അല്ലെങ്കിൽ cclk സിഗ്നൽ സൃഷ്‌ടിക്കുക	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	ഒരു ഇൻപുട്ട് പോർട്ട് സൃഷ്‌ടിക്കാൻ ഓണാക്കുക, ഇത് ഈ PLL ഒരു ലക്ഷ്യസ്ഥാനമാണെന്നും ഒരു ഉറവിടം (അപ്‌സ്ട്രീം) PLL-മായി ബന്ധിപ്പിക്കുന്നുവെന്നും സൂചിപ്പിക്കുന്നു.

ഡൈനാമിക് റീകോൺഫിഗറേഷൻ ടാബ്

പട്ടിക 4. IOPLL IP കോർ പാരാമീറ്ററുകൾ - ഡൈനാമിക് റീകോൺഫിഗറേഷൻ ടാബ്

പരാമീറ്റർ	നിയമപരമായ മൂല്യം	വിവരണം
PLL-ന്റെ ഡൈനാമിക് റീകോൺഫിഗറേഷൻ പ്രവർത്തനക്ഷമമാക്കുക	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	ഈ PLL-ന്റെ ഡൈനാമിക് റീകോൺഫിഗറേഷൻ പ്രവർത്തനക്ഷമമാക്കുക (PLL Reconfig Intel FPGA IP കോറുമായി ചേർന്ന്) ഓണാക്കുക.
ഡൈനാമിക് ഫേസ് ഷിഫ്റ്റ് പോർട്ടുകളിലേക്കുള്ള ആക്സസ് പ്രവർത്തനക്ഷമമാക്കുക	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	PLL ഉപയോഗിച്ച് ഡൈനാമിക് ഫേസ് ഷിഫ്റ്റ് ഇന്റർഫേസ് പ്രവർത്തനക്ഷമമാക്കുക.
MIF ജനറേഷൻ ഓപ്ഷൻ (3)	സൃഷ്ടിക്കുക പുതിയ MIF File, നിലവിലുള്ള MIF-ലേക്ക് കോൺഫിഗറേഷൻ ചേർക്കുക File, ഒപ്പം MIF സൃഷ്ടിക്കുക File IP ജനറേഷൻ സമയത്ത്	ഒന്നുകിൽ ഒരു പുതിയ .mif സൃഷ്ടിക്കുക file I/O PLL-ന്റെ നിലവിലെ കോൺഫിഗറേഷൻ അടങ്ങിയിരിക്കുന്നു, അല്ലെങ്കിൽ നിലവിലുള്ള ഒരു .mif-ലേക്ക് ഈ കോൺഫിഗറേഷൻ ചേർക്കുക file. നിങ്ങൾക്ക് ഈ .mif ഉപയോഗിക്കാം file ഡൈനാമിക് റീകോൺഫിഗറേഷൻ സമയത്ത് I/O PLL അതിന്റെ നിലവിലെ ക്രമീകരണങ്ങളിലേക്ക് പുനഃക്രമീകരിക്കാൻ.
പുതിയ MIF-ലേക്കുള്ള പാത file (4)	—	സ്ഥലം നൽകുക ഒപ്പം file പുതിയ .mif ന്റെ പേര് file സൃഷ്ടിക്കാൻ.
നിലവിലുള്ള MIF-ലേക്കുള്ള പാത file (5)	—	സ്ഥലം നൽകുക ഒപ്പം file നിലവിലുള്ള .mif ന്റെ പേര് file നിങ്ങൾ ചേർക്കാൻ ഉദ്ദേശിക്കുന്നു.
*തുടർന്നു…*

PLL-ന്റെ ഡൈനാമിക് റീകോൺഫിഗറേഷൻ പ്രവർത്തനക്ഷമമാക്കുമ്പോൾ മാത്രമേ ഈ പരാമീറ്റർ ലഭ്യമാകൂ.

പുതിയ MIF സൃഷ്ടിക്കുമ്പോൾ മാത്രമേ ഈ പരാമീറ്റർ ലഭ്യമാകൂ File MIF ജനറേഷനായി തിരഞ്ഞെടുത്തു
ഓപ്ഷൻ.

പരാമീറ്റർ	നിയമപരമായ മൂല്യം	വിവരണം
MIF സ്ട്രീമിംഗിനായി ഡൈനാമിക് ഫേസ് ഷിഫ്റ്റ് പ്രവർത്തനക്ഷമമാക്കുക (3)	ഓണാക്കുക അല്ലെങ്കിൽ ഓഫാക്കുക	PLL റീകോൺഫിഗറേഷനായി ഡൈനാമിക് ഫേസ് ഷിഫ്റ്റ് പ്രോപ്പർട്ടികൾ സംഭരിക്കാൻ ഓണാക്കുക.
ഡിപിഎസ് കൗണ്ടർ സെലക്ഷൻ (6)	C0-C8, എല്ലാ സി, or M	ഡൈനാമിക് ഫേസ് ഷിഫ്റ്റിന് വിധേയമാകാൻ കൗണ്ടർ തിരഞ്ഞെടുക്കുന്നു. M ആണ് ഫീഡ്‌ബാക്ക് കൗണ്ടറും C എന്നത് പോസ്റ്റ്-സ്കെയിൽ കൗണ്ടറുകളും.
ഡൈനാമിക് ഫേസ് ഷിഫ്റ്റുകളുടെ എണ്ണം (6)	1–7	ഘട്ടം ഷിഫ്റ്റ് ഇൻക്രിമെന്റുകളുടെ എണ്ണം തിരഞ്ഞെടുക്കുന്നു. സിംഗിൾ ഫേസ് ഷിഫ്റ്റ് ഇൻക്രിമെന്റിന്റെ വലുപ്പം VCO കാലയളവിന്റെ 1/8 ന് തുല്യമാണ്. സ്ഥിര മൂല്യം ആണ് 1.
ഡൈനാമിക് ഫേസ് ഷിഫ്റ്റ് ദിശ (6)	പോസിറ്റീവ് or നെഗറ്റീവ്	PLL MIF-ലേക്ക് സംഭരിക്കാനുള്ള ഡൈനാമിക് ഫേസ് ഷിഫ്റ്റ് ദിശ നിർണ്ണയിക്കുന്നു.

നിലവിലുള്ള MIF-ലേക്ക് കോൺഫിഗറേഷൻ ചേർക്കുമ്പോൾ മാത്രമേ ഈ പരാമീറ്റർ ലഭ്യമാകൂ File MIF ജനറേഷൻ ഓപ്ഷനായി തിരഞ്ഞെടുത്തു

IOPLL IP കോർ പാരാമീറ്ററുകൾ - വിപുലമായ പാരാമീറ്ററുകൾ ടാബ്

പട്ടിക 5. IOPLL IP കോർ പാരാമീറ്ററുകൾ - വിപുലമായ പാരാമീറ്ററുകൾ ടാബ്

പരാമീറ്റർ	നിയമപരമായ മൂല്യം	വിവരണം
വിപുലമായ പാരാമീറ്ററുകൾ	—	നിങ്ങളുടെ ഇൻപുട്ടിനെ അടിസ്ഥാനമാക്കി നടപ്പിലാക്കുന്ന ഫിസിക്കൽ PLL ക്രമീകരണങ്ങളുടെ ഒരു പട്ടിക പ്രദർശിപ്പിക്കുന്നു.

പ്രവർത്തന വിവരണം

ഒരു ഇൻപുട്ട് ക്ലോക്കിലേക്ക് സ്വയം സമന്വയിപ്പിച്ച് ഒരു ഔട്ട്പുട്ട് ക്ലോക്ക് സൃഷ്ടിക്കുന്ന ഒരു ഫ്രീക്വൻസി-കൺട്രോൾ സിസ്റ്റമാണ് ഒരു I/O PLL. ഒരു വോള്യത്തിന്റെ ഇൻപുട്ട് സിഗ്നലും ഔട്ട്പുട്ട് സിഗ്നലും തമ്മിലുള്ള ഘട്ട വ്യത്യാസം PLL താരതമ്യം ചെയ്യുന്നുtagഇ-നിയന്ത്രിത ഓസിലേറ്റർ (VCO) തുടർന്ന് ഇൻപുട്ട് അല്ലെങ്കിൽ റഫറൻസ് സിഗ്നലിന്റെ ആവൃത്തിയിൽ സ്ഥിരമായ ഘട്ടം ആംഗിൾ (ലോക്ക്) നിലനിർത്താൻ ഘട്ടം സമന്വയം നടത്തുന്നു. സിസ്റ്റത്തിന്റെ സിൻക്രൊണൈസേഷൻ അല്ലെങ്കിൽ നെഗറ്റീവ് ഫീഡ്ബാക്ക് ലൂപ്പ് PLL-നെ ഫേസ് ലോക്ക് ചെയ്യാൻ പ്രേരിപ്പിക്കുന്നു.
ഫ്രീക്വൻസി മൾട്ടിപ്ലയറുകൾ, ഡിവൈഡറുകൾ, ഡിമോഡുലേറ്ററുകൾ, ട്രാക്കിംഗ് ജനറേറ്ററുകൾ അല്ലെങ്കിൽ ക്ലോക്ക് റിക്കവറി സർക്യൂട്ടുകളായി നിങ്ങൾക്ക് PLL-കൾ കോൺഫിഗർ ചെയ്യാം. സ്ഥിരതയുള്ള ആവൃത്തികൾ സൃഷ്ടിക്കുന്നതിനും ശബ്ദമയമായ ആശയവിനിമയ ചാനലിൽ നിന്ന് സിഗ്നലുകൾ വീണ്ടെടുക്കുന്നതിനും അല്ലെങ്കിൽ നിങ്ങളുടെ ഡിസൈനിലുടനീളം ക്ലോക്ക് സിഗ്നലുകൾ വിതരണം ചെയ്യുന്നതിനും നിങ്ങൾക്ക് PLL-കൾ ഉപയോഗിക്കാം.

ഒരു PLL-ന്റെ നിർമ്മാണ ബ്ലോക്കുകൾ

I/O PLL-ന്റെ പ്രധാന ബ്ലോക്കുകൾ ഫേസ് ഫ്രീക്വൻസി ഡിറ്റക്ടർ (PFD), ചാർജ് പമ്പ്, ലൂപ്പ് ഫിൽട്ടർ, VCO, കൂടാതെ ഫീഡ്‌ബാക്ക് കൗണ്ടർ (M), ഒരു പ്രീ-സ്‌കെയിൽ കൗണ്ടർ (N), പോസ്‌റ്റ്-സ്‌കെയിൽ പോലുള്ള കൗണ്ടറുകൾ എന്നിവയാണ്. സ്കെയിൽ കൗണ്ടറുകൾ (സി). PLL ആർക്കിടെക്ചർ നിങ്ങളുടെ ഡിസൈനിൽ ഉപയോഗിക്കുന്ന ഉപകരണത്തെ ആശ്രയിച്ചിരിക്കുന്നു.

MIF സ്ട്രീമിംഗിനായി ഡൈനാമിക് ഫേസ് ഷിഫ്റ്റ് പ്രവർത്തനക്ഷമമാക്കുമ്പോൾ മാത്രമേ ഈ പാരാമീറ്റർ ലഭ്യമാകൂ.

സാധാരണ I/O PLL ആർക്കിടെക്ചർ

ഒരു PLL-ന്റെ സ്വഭാവം വിവരിക്കാൻ താഴെ പറയുന്ന പദങ്ങൾ സാധാരണയായി ഉപയോഗിക്കുന്നു:
PLL ലോക്ക് സമയം - PLL ഏറ്റെടുക്കൽ സമയം എന്നും അറിയപ്പെടുന്നു. പവർ-അപ്പിന് ശേഷമോ പ്രോഗ്രാം ചെയ്ത ഔട്ട്‌പുട്ട് ഫ്രീക്വൻസി മാറ്റത്തിന് ശേഷമോ അല്ലെങ്കിൽ ഒരു PLL റീസെറ്റിന് ശേഷമോ PLL-ന് ടാർഗെറ്റ് ഫ്രീക്വൻസിയും ഫേസ് ബന്ധവും നേടാനുള്ള സമയമാണ് PLL ലോക്ക് സമയം. ശ്രദ്ധിക്കുക: സിമുലേഷൻ സോഫ്‌റ്റ്‌വെയർ ഒരു റിയലിസ്റ്റിക് PLL ലോക്ക് സമയത്തെ മാതൃകയാക്കുന്നില്ല. അനുകരണം യാഥാർത്ഥ്യബോധമില്ലാത്ത വേഗത്തിലുള്ള ലോക്ക് സമയം കാണിക്കുന്നു. യഥാർത്ഥ ലോക്ക് ടൈം സ്പെസിഫിക്കേഷനായി, ഉപകരണ ഡാറ്റാഷീറ്റ് പരിശോധിക്കുക.
PLL റെസല്യൂഷൻ—ഒരു PLL VCO യുടെ ഏറ്റവും കുറഞ്ഞ ഫ്രീക്വൻസി ഇൻക്രിമെന്റ് മൂല്യം. M, N കൗണ്ടറുകളിലെ ബിറ്റുകളുടെ എണ്ണം PLL റെസലൂഷൻ മൂല്യം നിർണ്ണയിക്കുന്നു.
പിഎൽഎൽ എസ്ampലെ നിരക്ക് - FREF sampPLL-ൽ ഘട്ടവും ആവൃത്തിയും തിരുത്താൻ ആവശ്യമായ ലിംഗ് ഫ്രീക്വൻസി. പിഎൽഎൽ എസ്ample നിരക്ക് fREF /N ആണ്.

PLL ലോക്ക്

PLL ലോക്ക് ഫേസ് ഫ്രീക്വൻസി ഡിറ്റക്ടറിലെ രണ്ട് ഇൻപുട്ട് സിഗ്നലുകളെ ആശ്രയിച്ചിരിക്കുന്നു. ലോക്ക് സിഗ്നൽ PLL-കളുടെ ഒരു അസിൻക്രണസ് ഔട്ട്പുട്ടാണ്. ലോക്ക് സിഗ്നൽ ഗേറ്റ് ചെയ്യുന്നതിന് ആവശ്യമായ സൈക്കിളുകളുടെ എണ്ണം ഗേറ്റഡ്-ലോക്ക് സർക്യൂട്ട് ക്ലോക്ക് ചെയ്യുന്ന PLL ഇൻപുട്ട് ക്ലോക്കിനെ ആശ്രയിച്ചിരിക്കുന്നു. ലോക്ക് സിഗ്നൽ ഗേറ്റ് ചെയ്യുന്നതിന് ആവശ്യമായ ക്ലോക്ക് സൈക്കിളുകളുടെ എണ്ണം കണക്കാക്കാൻ PLL-ന്റെ പരമാവധി ലോക്ക് സമയം PLL ഇൻപുട്ട് ക്ലോക്കിന്റെ കാലയളവ് കൊണ്ട് ഹരിക്കുക.

ഓപ്പറേഷൻ മോഡുകൾ

IOPLL IP കോർ ആറ് വ്യത്യസ്ത ക്ലോക്ക് ഫീഡ്ബാക്ക് മോഡുകളെ പിന്തുണയ്ക്കുന്നു. ഓരോ മോഡും ക്ലോക്ക് ഗുണനവും വിഭജനവും, ഘട്ടം മാറ്റലും, ഡ്യൂട്ടി-സൈക്കിൾ പ്രോഗ്രാമിംഗും അനുവദിക്കുന്നു.

ഔട്ട്പുട്ട് ക്ലോക്കുകൾ

IOPLL IP കോറിന് ഒമ്പത് ക്ലോക്ക് ഔട്ട്പുട്ട് സിഗ്നലുകൾ വരെ സൃഷ്ടിക്കാൻ കഴിയും. ജനറേറ്റുചെയ്‌ത ക്ലോക്ക് ഔട്ട്‌പുട്ട് സിഗ്നലുകൾ കോർ അല്ലെങ്കിൽ കോറിന് പുറത്തുള്ള ബാഹ്യ ബ്ലോക്കുകളെ ക്ലോക്ക് ചെയ്യുന്നു.
ഔട്ട്‌പുട്ട് ക്ലോക്ക് മൂല്യം 0 ആയി പുനഃസജ്ജമാക്കാനും PLL ഔട്ട്‌പുട്ട് ക്ലോക്കുകൾ പ്രവർത്തനരഹിതമാക്കാനും നിങ്ങൾക്ക് റീസെറ്റ് സിഗ്നൽ ഉപയോഗിക്കാം.
ഓരോ ഔട്ട്‌പുട്ട് ക്ലോക്കിനും അഭ്യർത്ഥിച്ച ക്രമീകരണങ്ങളുടെ ഒരു കൂട്ടം ഉണ്ട്, അവിടെ നിങ്ങൾക്ക് ഔട്ട്‌പുട്ട് ഫ്രീക്വൻസി, ഫേസ് ഷിഫ്റ്റ്, ഡ്യൂട്ടി സൈക്കിൾ എന്നിവയ്‌ക്കായി ആവശ്യമുള്ള മൂല്യങ്ങൾ വ്യക്തമാക്കാനാകും. നിങ്ങളുടെ ഡിസൈനിൽ നടപ്പിലാക്കാൻ ആഗ്രഹിക്കുന്ന ക്രമീകരണങ്ങളാണ് ആവശ്യമുള്ള ക്രമീകരണങ്ങൾ.

ആവൃത്തി, ഘട്ടം ഷിഫ്റ്റ്, ഡ്യൂട്ടി സൈക്കിൾ എന്നിവയുടെ യഥാർത്ഥ മൂല്യങ്ങൾ PLL സർക്യൂട്ടിൽ നടപ്പിലാക്കാൻ കഴിയുന്ന ഏറ്റവും അടുത്തുള്ള ക്രമീകരണങ്ങളാണ് (ആവശ്യമുള്ള ക്രമീകരണങ്ങളുടെ ഏറ്റവും മികച്ച ഏകദേശം).

റഫറൻസ് ക്ലോക്ക് സ്വിച്ച്ഓവർ

രണ്ട് റഫറൻസ് ഇൻപുട്ട് ക്ലോക്കുകൾക്കിടയിൽ മാറാൻ റഫറൻസ് ക്ലോക്ക് സ്വിച്ച്ഓവർ ഫീച്ചർ PLL-നെ അനുവദിക്കുന്നു. ക്ലോക്ക് റിഡൻഡൻസിയ്‌ക്കോ അല്ലെങ്കിൽ ഒരു സിസ്റ്റത്തിലേതുപോലുള്ള ഡ്യുവൽ ക്ലോക്ക് ഡൊമെയ്‌ൻ ആപ്ലിക്കേഷനോ ഈ സവിശേഷത ഉപയോഗിക്കുക. പ്രൈമറി ക്ലോക്ക് പ്രവർത്തിക്കുന്നത് നിർത്തിയാൽ സിസ്റ്റത്തിന് അനാവശ്യ ക്ലോക്ക് ഓണാക്കാനാകും.
റഫറൻസ് ക്ലോക്ക് സ്വിച്ച്ഓവർ ഫീച്ചർ ഉപയോഗിച്ച്, നിങ്ങൾക്ക് രണ്ടാമത്തെ ഇൻപുട്ട് ക്ലോക്കിനുള്ള ഫ്രീക്വൻസി വ്യക്തമാക്കാം, കൂടാതെ സ്വിച്ച്ഓവറിനുള്ള മോഡും കാലതാമസവും തിരഞ്ഞെടുക്കുക.

ക്ലോക്ക് നഷ്ടം കണ്ടെത്തുന്നതിനും റഫറൻസ് ക്ലോക്ക് സ്വിച്ച്ഓവർ ബ്ലോക്കിനും ഇനിപ്പറയുന്ന പ്രവർത്തനങ്ങൾ ഉണ്ട്:

റഫറൻസ് ക്ലോക്ക് നില നിരീക്ഷിക്കുന്നു. റഫറൻസ് ക്ലോക്ക് പരാജയപ്പെടുകയാണെങ്കിൽ, ക്ലോക്ക് യാന്ത്രികമായി ഒരു ബാക്കപ്പ് ക്ലോക്ക് ഇൻപുട്ട് ഉറവിടത്തിലേക്ക് മാറുന്നു. ഇവന്റ് അലേർട്ട് ചെയ്യുന്നതിനായി ക്ലോക്ക് clkbad, Activeclk സിഗ്നലുകളുടെ സ്റ്റാറ്റസ് അപ്ഡേറ്റ് ചെയ്യുന്നു.
രണ്ട് വ്യത്യസ്ത ആവൃത്തികൾക്കിടയിൽ റഫറൻസ് ക്ലോക്ക് അങ്ങോട്ടും ഇങ്ങോട്ടും മാറ്റുന്നു. സ്വിച്ച് പ്രവർത്തനം സ്വമേധയാ നിയന്ത്രിക്കാൻ എക്‌സ്‌റ്റ്‌സ്വിച്ച് സിഗ്നൽ ഉപയോഗിക്കുക. ഒരു സ്വിച്ച്ഓവർ സംഭവിച്ചതിന് ശേഷം, PLL താൽക്കാലികമായി ലോക്ക് നഷ്‌ടപ്പെടുകയും കണക്കുകൂട്ടൽ പ്രക്രിയയിലൂടെ കടന്നുപോകുകയും ചെയ്യാം.

PLL-to-PLL കാസ്കേഡിംഗ്

നിങ്ങളുടെ രൂപകൽപ്പനയിൽ നിങ്ങൾ PLL-കൾ കാസ്‌കേഡ് ചെയ്യുകയാണെങ്കിൽ, ഉറവിട (അപ്‌സ്ട്രീം) PLL-ന് ഒരു ലോ ബാൻഡ്‌വിഡ്ത്ത് ക്രമീകരണം ഉണ്ടായിരിക്കണം, അതേസമയം ലക്ഷ്യസ്ഥാനം (ഡൗൺസ്ട്രീം) PLL-ന് ഉയർന്ന ബാൻഡ്‌വിഡ്ത്ത് ക്രമീകരണം ഉണ്ടായിരിക്കണം. കാസ്‌കേഡിംഗ് സമയത്ത്, ഉറവിട PLL-ന്റെ ഔട്ട്‌പുട്ട് ലക്ഷ്യസ്ഥാന PLL-ന്റെ റഫറൻസ് ക്ലോക്ക് (ഇൻപുട്ട്) ആയി വർത്തിക്കുന്നു. കാസ്‌കേഡ് ചെയ്ത PLL-കളുടെ ബാൻഡ്‌വിഡ്ത്ത് ക്രമീകരണം വ്യത്യസ്തമായിരിക്കണം. കാസ്‌കേഡ് ചെയ്ത PLL-കളുടെ ബാൻഡ്‌വിഡ്ത്ത് ക്രമീകരണം ഒന്നുതന്നെയാണെങ്കിൽ, കാസ്‌കേഡ് ചെയ്ത PLL-കൾ ampചില ആവൃത്തികളിൽ ഫേസ് നോയിസ് ലിഫൈ ചെയ്യുക. ഫ്രാക്ചറബിൾ ഫ്രാക്ഷണൽ PLL-കൾക്കിടയിൽ ഇന്റർ-കാസ്‌കേഡിംഗിനായി adjpllin ഇൻപുട്ട് ക്ലോക്ക് ഉറവിടം ഉപയോഗിക്കുന്നു.

തുറമുഖങ്ങൾ

പട്ടിക 6. IOPLL IP കോർ പോർട്ടുകൾ

പരാമീറ്റർ	ടൈപ്പ് ചെയ്യുക	അവസ്ഥ	വിവരണം
refclk	ഇൻപുട്ട്	ആവശ്യമാണ്	I/O PLL-നെ നയിക്കുന്ന റഫറൻസ് ക്ലോക്ക് ഉറവിടം.
ആദ്യം	ഇൻപുട്ട്	ആവശ്യമാണ്	ഔട്ട്പുട്ട് ക്ലോക്കുകൾക്കുള്ള അസിൻക്രണസ് റീസെറ്റ് പോർട്ട്. എല്ലാ ഔട്ട്‌പുട്ട് ക്ലോക്കുകളും 0-ന്റെ മൂല്യത്തിലേക്ക് പുനഃസജ്ജമാക്കാൻ ഈ പോർട്ട് ഹൈ ഡ്രൈവ് ചെയ്യുക. നിങ്ങൾ ഈ പോർട്ട് ഉപയോക്തൃ നിയന്ത്രണ സിഗ്നലുമായി ബന്ധിപ്പിക്കണം.
fbclk	ഇൻപുട്ട്	ഓപ്ഷണൽ	I/O PLL-നുള്ള ബാഹ്യ ഫീഡ്‌ബാക്ക് ഇൻപുട്ട് പോർട്ട്. IOPLL IP കോർ ഈ പോർട്ട് സൃഷ്ടിക്കുന്നത് I/O PLL ബാഹ്യ ഫീഡ്‌ബാക്ക് മോഡിലോ സീറോ-ഡിലേ ബഫർ മോഡിലോ പ്രവർത്തിക്കുമ്പോൾ. ഫീഡ്ബാക്ക് ലൂപ്പ് പൂർത്തിയാക്കാൻ, ഒരു ബോർഡ് ലെവൽ കണക്ഷൻ fbclk പോർട്ടും I/O PLL-ന്റെ ബാഹ്യ ക്ലോക്ക് ഔട്ട്പുട്ട് പോർട്ടും ബന്ധിപ്പിക്കണം.
fboutclk	ഔട്ട്പുട്ട്	ഓപ്ഷണൽ	മിമിക് സർക്യൂട്ട് വഴി fbclk പോർട്ട് നൽകുന്ന പോർട്ട്. I/O PLL ബാഹ്യ ഫീഡ്ബാക്ക് മോഡിൽ ആണെങ്കിൽ മാത്രമേ fboutclk പോർട്ട് ലഭ്യമാകൂ.
zdbfbclk	ഇരുവശത്തും	ഓപ്ഷണൽ	മിമിക് സർക്യൂട്ടറിയുമായി ബന്ധിപ്പിക്കുന്ന ദ്വിദിശ പോർട്ട്. ഈ പോർട്ട് I/O PLL-ന്റെ പോസിറ്റീവ് ഫീഡ്‌ബാക്ക് ഡെഡിക്കേറ്റഡ് ഔട്ട്‌പുട്ട് പിന്നിൽ സ്ഥാപിച്ചിരിക്കുന്ന ഒരു ദ്വിദിശ പിന്നിലേക്ക് കണക്‌റ്റ് ചെയ്യണം. I/O PLL സീറോ-ഡിലേ ബഫർ മോഡിൽ ആണെങ്കിൽ മാത്രമേ zdbfbclk പോർട്ട് ലഭ്യമാകൂ. സീറോ-ഡിലേ ബഫർ മോഡ് ഉപയോഗിക്കുമ്പോൾ സിഗ്നൽ പ്രതിഫലനം ഒഴിവാക്കാൻ, ബൈഡയറക്ഷണൽ I/O പിന്നിൽ ബോർഡ് ട്രെയ്‌സുകൾ സ്ഥാപിക്കരുത്.
പൂട്ടി	ഔട്ട്പുട്ട്	ഓപ്ഷണൽ	PLL ലോക്ക് നേടുമ്പോൾ IOPLL IP കോർ ഈ പോർട്ടിനെ ഉയർത്തുന്നു. ഐ‌ഒ‌പി‌എൽ‌എൽ പൂട്ടിയിരിക്കുന്നിടത്തോളം പോർട്ട് ഉയർന്ന നിലയിലായിരിക്കും. റഫറൻസ് ക്ലോക്കിന്റെയും ഫീഡ്ബാക്ക് ക്ലോക്കിന്റെയും ഘട്ടങ്ങളും ആവൃത്തികളും ആയിരിക്കുമ്പോൾ I/O PLL ലോക്ക് ചെയ്ത പോർട്ട് ഉറപ്പിക്കുന്നു
*തുടർന്നു…*

പരാമീറ്റർ	ടൈപ്പ് ചെയ്യുക	അവസ്ഥ	വിവരണം
			അതേ അല്ലെങ്കിൽ ലോക്ക് സർക്യൂട്ട് ടോളറൻസിനുള്ളിൽ. രണ്ട് ക്ലോക്ക് സിഗ്നലുകൾ തമ്മിലുള്ള വ്യത്യാസം ലോക്ക് സർക്യൂട്ട് ടോളറൻസിനേക്കാൾ കൂടുതലാകുമ്പോൾ, I/O PLL ലോക്ക് നഷ്ടപ്പെടും.
refclk1	ഇൻപുട്ട്	ഓപ്ഷണൽ	ക്ലോക്ക് സ്വിച്ച്ഓവർ ഫീച്ചറിനായി I/O PLL-നെ നയിക്കുന്ന രണ്ടാമത്തെ റഫറൻസ് ക്ലോക്ക് ഉറവിടം.
extswitch	ഇൻപുട്ട്	ഓപ്ഷണൽ	ക്ലോക്ക് സ്വിച്ച് സ്വിച്ചുചെയ്യുന്നതിന് കുറഞ്ഞത് 1 ക്ലോക്ക് സൈക്കിളുകൾക്കായി എക്‌സ്‌റ്റ്‌സ്വിച്ച് സിഗ്നൽ ലോ (0'b3) ഉറപ്പിക്കുക.
Activeclk	ഔട്ട്പുട്ട്	ഓപ്ഷണൽ	I/O PLL ഉപയോഗിക്കുന്ന റഫറൻസ് ക്ലോക്ക് ഉറവിടം സൂചിപ്പിക്കുന്ന ഔട്ട്‌പുട്ട് സിഗ്നൽ.
clkbad	ഔട്ട്പുട്ട്	ഓപ്ഷണൽ	റഫറൻസ് ക്ലോക്ക് ഉറവിടത്തിന്റെ നില നല്ലതോ ചീത്തയോ ആണെന്ന് സൂചിപ്പിക്കുന്ന ഔട്ട്പുട്ട് സിഗ്നൽ.
കാസ്കേഡ്_ഔട്ട്	ഔട്ട്പുട്ട്	ഓപ്ഷണൽ	ഡൗൺസ്‌ട്രീം I/O PLL-ലേക്ക് ഫീഡ് ചെയ്യുന്ന ഔട്ട്‌പുട്ട് സിഗ്നൽ.
adjpllin	ഇൻപുട്ട്	ഓപ്ഷണൽ	അപ്‌സ്ട്രീം I/O PLL-ൽ നിന്ന് നൽകുന്ന ഇൻപുട്ട് സിഗ്നൽ.
outclk_[]	ഔട്ട്പുട്ട്	ഓപ്ഷണൽ	I/O PLL-ൽ നിന്നുള്ള ഔട്ട്‌പുട്ട് ക്ലോക്ക്.

IOPLL ഇന്റൽ FPGA IP കോർ ഉപയോക്തൃ ഗൈഡ് ആർക്കൈവുകൾ

ഒരു IP കോർ പതിപ്പ് ലിസ്റ്റുചെയ്തിട്ടില്ലെങ്കിൽ, മുമ്പത്തെ IP കോർ പതിപ്പിനുള്ള ഉപയോക്തൃ ഗൈഡ് ബാധകമാണ്

IP കോർ പതിപ്പ്	ഉപയോക്തൃ ഗൈഡ്
17.0	Altera I/O ഫേസ്-ലോക്ക്ഡ് ലൂപ്പ് (Altera IOPLL) IP കോർ ഉപയോക്തൃ ഗൈഡ്
16.1	Altera I/O ഫേസ്-ലോക്ക്ഡ് ലൂപ്പ് (Altera IOPLL) IP കോർ ഉപയോക്തൃ ഗൈഡ്
16.0	Altera I/O ഫേസ്-ലോക്ക്ഡ് ലൂപ്പ് (Altera IOPLL) IP കോർ ഉപയോക്തൃ ഗൈഡ്
15.0	Altera I/O ഫേസ്-ലോക്ക്ഡ് ലൂപ്പ് (Altera IOPLL) IP കോർ ഉപയോക്തൃ ഗൈഡ്

IOPLL Intel FPGA IP കോർ ഉപയോക്തൃ ഗൈഡിനായുള്ള ഡോക്യുമെന്റ് റിവിഷൻ ചരിത്രം

പ്രമാണ പതിപ്പ്	ഇന്റൽ ക്വാർട്ടസ്® പ്രൈം പതിപ്പ്	മാറ്റങ്ങൾ
2019.06.24	18.1	എന്നതിലെ സമർപ്പിത ക്ലോക്ക് ഇൻപുട്ടുകൾക്കായി വിവരണം അപ്ഡേറ്റ് ചെയ്തു സാധാരണ I/O PLL ആർക്കിടെക്ചർ ഡയഗ്രം.
2019.01.03	18.1	• അപ്ഡേറ്റ് ചെയ്തു PLL LVDS_CLK/LOADEN ഔട്ട്പുട്ട് പോർട്ടിലേക്കുള്ള ആക്സസ് പരാമീറ്റർ IOPLL IP കോർ പാരാമീറ്ററുകൾ - ക്രമീകരണ ടാബ് മേശ. • ലെ zdbfbclk പോർട്ടിനായുള്ള വിവരണം അപ്‌ഡേറ്റ് ചെയ്തു IOPLL IP കോർ പോർട്ടുകൾ മേശ.
2018.09.28	18.1	• എക്‌സ്‌റ്റ്‌സ്വിച്ചിന്റെ വിവരണം ശരിയാക്കി IOPLL IP കോർ പോർട്ടുകൾ മേശ. • ഇന്റൽ റീബ്രാൻഡിംഗ് അനുസരിച്ച് ഇനിപ്പറയുന്ന IP കോറുകൾ പുനർനാമകരണം ചെയ്തു: — Altera IOPLL IP കോർ IOPLL Intel FPGA IP കോറിലേക്ക് മാറ്റി. — Altera PLL Reconfig IP കോർ PLL Reconfig Intel FPGA IP കോർ എന്നാക്കി മാറ്റി. — Arria 10 FPLL IP കോർ fPLL Intel Arria 10/Cyclone 10 FPGA IP കോർ എന്നാക്കി മാറ്റി.

തീയതി	പതിപ്പ്	മാറ്റങ്ങൾ
ജൂൺ 2017	2017.06.16	• Intel Cyclone 10 GX ഉപകരണങ്ങൾക്കുള്ള പിന്തുണ ചേർത്തു. • ഇന്റൽ എന്ന് പുനർനാമകരണം ചെയ്തു.
ഡിസംബർ 2016	2016.12.05	ഐപി കോറിന്റെ ആദ്യ പോർട്ടിന്റെ വിവരണം അപ്ഡേറ്റ് ചെയ്തു.
ജൂൺ 2016	2016.06.23	• അപ്ഡേറ്റ് ചെയ്ത IP കോർ പാരാമീറ്ററുകൾ - ക്രമീകരണ ടാബ് പട്ടിക. - മാനുവൽ അസാധുവാക്കൽ പാരാമീറ്ററുകൾ ഉപയോഗിച്ച് മാനുവൽ സ്വിച്ച്ഓവറിനും ഓട്ടോമാറ്റിക് സ്വിച്ചോവറിനുമുള്ള വിവരണം അപ്ഡേറ്റ് ചെയ്തു. ക്ലോക്ക് സ്വിച്ച്ഓവർ കൺട്രോൾ സിഗ്നൽ സജീവമാണ്. — സ്വിച്ച്ഓവർ ഡിലേ പാരാമീറ്ററിനുള്ള വിവരണം അപ്ഡേറ്റ് ചെയ്തു. • ഐപി കോർ പാരാമീറ്ററുകളിൽ ഡിപിഎസ് കൗണ്ടർ സെലക്ഷൻ പരാമീറ്ററിനുള്ള എം, സി കൗണ്ടറുകൾ - ഡൈനാമിക് റീകോൺഫിഗറേഷൻ ടാബ് പട്ടിക. • സാധാരണ I/O PLL ആർക്കിടെക്ചർ ഡയഗ്രാമിൽ ക്ലോക്ക് സ്വിച്ച്ഓവർ പോർട്ട് നാമം clkswitch-ൽ നിന്ന് extswitch-ലേക്ക് മാറ്റി.
മെയ് 2016	2016.05.02	പുതുക്കിയ IP കോർ പാരാമീറ്ററുകൾ - ഡൈനാമിക് റീകോൺഫിഗറേഷൻ ടാബ് പട്ടിക.
മെയ് 2015	2015.05.04	IP കോർ പാരാമീറ്ററുകളിൽ PLL LVDS_CLK/LOADEN ഔട്ട്‌പുട്ട് പോർട്ട് പാരാമീറ്ററിലേക്കുള്ള ആക്‌സസ് പ്രവർത്തനക്ഷമമാക്കുന്നതിനുള്ള വിവരണം അപ്‌ഡേറ്റുചെയ്‌തു - ക്രമീകരണ ടാബ് പട്ടിക. Altera IOPLL-നും Altera LVDS SERDES IP കോർസ് പട്ടികയ്ക്കും ഇടയിലുള്ള സിഗ്നൽ ഇന്റർഫേസിലേക്ക് I/O, ഹൈ സ്പീഡ് I/O എന്നിവയിലെ Arria 10 ഉപകരണങ്ങളുടെ അധ്യായത്തിൽ ഒരു ലിങ്ക് ചേർത്തു.
ഓഗസ്റ്റ് 2014	2014.08.18	പ്രാരംഭ റിലീസ്.

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

intel UG-01155 IOPLL FPGA IP കോർ [pdf] ഉപയോക്തൃ ഗൈഡ്
UG-01155 IOPLL FPGA IP കോർ, UG-01155, IOPLL FPGA IP കോർ, FPGA IP കോർ

റഫറൻസുകൾ

ഉപയോക്തൃ മാനുവൽ

intel UG-01155 IOPLL FPGA IP കോർ

IOPLL Intel® FPGA IP കോർ ഉപയോക്തൃ ഗൈഡ്