intel UG-01155 IOPLL FPGA ஐபி கோர்
Intel® Quartus® Prime Design Suiteக்காக புதுப்பிக்கப்பட்டது: 18.1
IOPLL Intel® FPGA ஐபி கோர் பயனர் வழிகாட்டி
IOPLL Intel® FPGA IP கோர், Intel Arria® 10 மற்றும் Intel Cyclone® 10 GX I/O PLL ஆகியவற்றின் அமைப்புகளை உள்ளமைக்க உங்களை அனுமதிக்கிறது.
IOPLL IP கோர் பின்வரும் அம்சங்களை ஆதரிக்கிறது:
- ஆறு வெவ்வேறு கடிகார பின்னூட்ட முறைகளை ஆதரிக்கிறது: நேரடி, வெளிப்புற பின்னூட்டம், இயல்பான, மூல ஒத்திசைவு, பூஜ்ஜிய தாமத இடையக மற்றும் LVDS பயன்முறை.
- Intel Arria 10 மற்றும் Intel CycloneM 10 GX சாதனங்களுக்கு ஒன்பது கடிகார வெளியீட்டு சமிக்ஞைகளை உருவாக்குகிறது.
- இரண்டு குறிப்பு உள்ளீட்டு கடிகாரங்களுக்கு இடையில் மாறுகிறது.
- PLL கேஸ்கேடிங் பயன்முறையில் அப்ஸ்ட்ரீம் PLL உடன் இணைக்க அருகிலுள்ள PLL (adjpllin) உள்ளீட்டை ஆதரிக்கிறது.
- நினைவக துவக்கத்தை உருவாக்குகிறது File (.mif) மற்றும் PLL dynamicVreconfiguration ஐ அனுமதிக்கிறது.
- பிஎல்எல் டைனமிக் கட்ட மாற்றத்தை ஆதரிக்கிறது.
தொடர்புடைய தகவல்
- Intel FPGA ஐபி கோர்ஸ் அறிமுகம்
Intel FPGA IP கோர்கள் மற்றும் அளவுரு எடிட்டர் பற்றிய கூடுதல் தகவல்களை வழங்குகிறது. - பக்கம் 9 இல் செயல்பாட்டு முறைகள்
- பக்கம் 10 இல் வெளியீடு கடிகாரங்கள்
- பக்கம் 10 இல் குறிப்பு கடிகாரம் மாறுதல்
- பக்கம் 11 இல் பிஎல்எல்-டு-பிஎல்எல் கேஸ்கேடிங்
- IOPLL Intel FPGA ஐபி கோர் பயனர் கையேடு பக்கம் 12 இல்
IOPLL இன்டெல் FPGA IP மையத்தின் முந்தைய பதிப்புகளுக்கான பயனர் வழிகாட்டிகளின் பட்டியலை வழங்குகிறது.
சாதன குடும்ப ஆதரவு
IOPLL IP கோர் Intel Arria 10 மற்றும் Intel Cyclone 10 GX சாதன குடும்பங்களை மட்டுமே ஆதரிக்கிறது.
IOPLL ஐபி கோர் அளவுருக்கள்
IOPLL IP கோர் அளவுரு எடிட்டர் IP அட்டவணையின் PLL பிரிவில் தோன்றும்.
| அளவுரு | சட்ட மதிப்பு | விளக்கம் |
| சாதன குடும்பம் | இன்டெல் அரியா 10, இன்டெல்
சூறாவளி 10 GX |
சாதன குடும்பத்தைக் குறிப்பிடுகிறது. |
| கூறு | — | இலக்கு சாதனத்தைக் குறிப்பிடுகிறது. |
| வேக தரம் | — | இலக்கு சாதனத்திற்கான வேக தரத்தைக் குறிப்பிடுகிறது. |
| பிஎல்எல் பயன்முறை | முழு எண்-N பிஎல்எல் | IOPLL IP மையத்திற்குப் பயன்படுத்தப்படும் பயன்முறையைக் குறிப்பிடுகிறது. ஒரே சட்டத் தேர்வு முழு எண்-N பிஎல்எல். உங்களுக்கு ஒரு பகுதியளவு PLL தேவைப்பட்டால், நீங்கள் fPLL Intel Arria 10/Cyclone 10 FPGA IP கோர் பயன்படுத்த வேண்டும். |
| குறிப்பு கடிகார அதிர்வெண் | — | உள்ளீட்டு கடிகாரத்திற்கான உள்ளீட்டு அதிர்வெண், refclk, MHz இல் குறிப்பிடுகிறது. இயல்புநிலை மதிப்பு 100.0 மெகா ஹெர்ட்ஸ். குறைந்தபட்ச மற்றும் அதிகபட்ச மதிப்பு தேர்ந்தெடுக்கப்பட்ட சாதனத்தைப் பொறுத்தது. |
| பூட்டப்பட்ட வெளியீட்டு துறைமுகத்தை இயக்கவும் | இயக்கவும் அல்லது அணைக்கவும் | பூட்டிய போர்ட்டை இயக்க ஆன் செய்யவும். |
| இயற்பியல் வெளியீட்டு கடிகார அளவுருக்களை இயக்கு | இயக்கவும் அல்லது அணைக்கவும் | விரும்பிய வெளியீட்டு கடிகார அதிர்வெண்ணைக் குறிப்பிடுவதற்குப் பதிலாக இயற்பியல் PLL கவுண்டர் அளவுருக்களை உள்ளிட ஆன் செய்யவும். |
| செயல்பாட்டு முறை | நேரடி, வெளிப்புற கருத்து, சாதாரண, மூல ஒத்திசைவு, பூஜ்ஜிய தாமதம் தாங்கல், அல்லது lvds | PLL இன் செயல்பாட்டைக் குறிப்பிடுகிறது. இயல்புநிலை செயல்பாடு ஆகும் நேரடி
முறை. • நீங்கள் தேர்ந்தெடுத்தால் நேரடி பயன்முறையில், PLL ஆனது PLL வெளியீட்டில் சாத்தியமான சிறிய நடுக்கத்தை உருவாக்க பின்னூட்டப் பாதையின் நீளத்தைக் குறைக்கிறது. PLL இன் உள்-கடிகாரம் மற்றும் வெளிப்புற-கடிகார வெளியீடுகள் PLL கடிகார உள்ளீட்டைப் பொறுத்து கட்டமாக மாற்றப்படுகின்றன. இந்த பயன்முறையில், PLL எந்த கடிகார நெட்வொர்க்குகளுக்கும் ஈடுசெய்யாது. • நீங்கள் தேர்ந்தெடுத்தால் சாதாரண பயன்முறையில், கடிகார வெளியீட்டால் பயன்படுத்தப்படும் உள் கடிகார நெட்வொர்க்கின் தாமதத்திற்கு PLL ஈடுசெய்கிறது. வெளிப்புற கடிகார வெளியீட்டு பின்னை இயக்க PLL பயன்படுத்தப்பட்டால், வெளியீட்டு பின்னில் சமிக்ஞையின் தொடர்புடைய கட்ட மாற்றம் ஏற்படுகிறது. • நீங்கள் தேர்ந்தெடுத்தால் மூல ஒத்திசைவு பயன்முறையில், பின் முதல் I/O உள்ளீட்டுப் பதிவேடு வரையிலான கடிகாரத் தாமதமானது பின் முதல் I/O உள்ளீட்டுப் பதிவேடு வரையிலான தரவு தாமதத்துடன் பொருந்துகிறது. • நீங்கள் தேர்ந்தெடுத்தால் வெளிப்புற கருத்து பயன்முறையில், நீங்கள் fbclk உள்ளீட்டு போர்ட்டை உள்ளீட்டு பின்னுடன் இணைக்க வேண்டும். பலகை-நிலை இணைப்பு உள்ளீட்டு முள் மற்றும் வெளிப்புற கடிகார வெளியீட்டு போர்ட், fboutclk இரண்டையும் இணைக்க வேண்டும். உள்ளீட்டு கடிகாரத்துடன் fbclk போர்ட் சீரமைக்கப்பட்டுள்ளது. • நீங்கள் தேர்ந்தெடுத்தால் பூஜ்ஜிய தாமதம் தாங்கல் பயன்முறையில், PLL ஆனது வெளிப்புற கடிகார வெளியீட்டு பின்னை ஊட்ட வேண்டும் மற்றும் அந்த முள் அறிமுகப்படுத்திய தாமதத்திற்கு ஈடுசெய்ய வேண்டும். பின்னில் காணப்பட்ட சமிக்ஞை உள்ளீட்டு கடிகாரத்துடன் ஒத்திசைக்கப்படுகிறது. PLL கடிகார வெளியீடு altbidir போர்ட்டுடன் இணைக்கிறது மற்றும் zdbfbclk ஐ வெளியீட்டு போர்ட்டாக இயக்குகிறது. PLL ஆனது உள் கடிகார வலையமைப்பையும் இயக்கினால், அந்த நெட்வொர்க்கின் தொடர்புடைய கட்ட மாற்றம் ஏற்படுகிறது. • நீங்கள் தேர்ந்தெடுத்தால் lvds பயன்முறையில், உள் SERDES பிடிப்பு பதிவேட்டில் உள்ள பின்களின் அதே தரவு மற்றும் கடிகார நேர உறவு பராமரிக்கப்படுகிறது. LVDS கடிகார நெட்வொர்க்கில் ஏற்படும் தாமதங்களுக்கும், டேட்டா பின் மற்றும் கடிகார உள்ளீடு பின்னுக்கும் இடையே SERDES கேப்சர் ரிஜிஸ்டர் பாதைகளுக்கு பயன்முறை ஈடுசெய்கிறது. |
| கடிகாரங்களின் எண்ணிக்கை | 1–9 | PLL வடிவமைப்பில் ஒவ்வொரு சாதனத்திற்கும் தேவையான வெளியீட்டு கடிகாரங்களின் எண்ணிக்கையைக் குறிப்பிடுகிறது. தேர்ந்தெடுக்கப்பட்ட கடிகாரங்களின் எண்ணிக்கையின் அடிப்படையில் வெளியீட்டு அதிர்வெண், கட்ட மாற்றம் மற்றும் கடமை சுழற்சிக்கான கோரப்பட்ட அமைப்புகள் காட்டப்படுகின்றன. |
| VCO அதிர்வெண்ணைக் குறிப்பிடவும் | இயக்கவும் அல்லது அணைக்கவும் | குறிப்பிட்ட மதிப்புக்கு VCO அதிர்வெண்ணைக் கட்டுப்படுத்த உங்களை அனுமதிக்கிறது. LVDS வெளிப்புற பயன்முறைக்கு PLL ஐ உருவாக்கும் போது அல்லது ஒரு குறிப்பிட்ட டைனமிக் ஃபேஸ் ஷிப்ட் படி அளவு விரும்பினால் இது பயனுள்ளதாக இருக்கும். |
| தொடர்ந்தது… | ||
| அளவுரு | சட்ட மதிப்பு | விளக்கம் |
| VCO அதிர்வெண் (1) | — | • எப்பொழுது இயற்பியல் வெளியீட்டு கடிகார அளவுருக்களை இயக்கு இயக்கப்பட்டது- க்கான மதிப்புகளின் அடிப்படையில் VCO அதிர்வெண்ணைக் காட்டுகிறது குறிப்பு கடிகார அதிர்வெண், பெருக்கல் காரணி (எம்-கவுண்டர்), மற்றும் பிரிப்பு காரணி (N-கவுண்டர்).
• எப்பொழுது இயற்பியல் வெளியீட்டு கடிகார அளவுருக்களை இயக்கு முடக்கப்பட்டுள்ளது- VCO அதிர்வெண்ணுக்கான கோரப்பட்ட மதிப்பைக் குறிப்பிட உங்களை அனுமதிக்கிறது. இயல்புநிலை மதிப்பு 600.0 மெகா ஹெர்ட்ஸ். |
| கடிகாரத்தின் உலகளாவிய பெயரைக் கொடுங்கள் | இயக்கவும் அல்லது அணைக்கவும் | வெளியீட்டு கடிகாரத்தின் பெயரை மறுபெயரிட உங்களை அனுமதிக்கிறது. |
| கடிகாரத்தின் பெயர் | — | Synopsis Design Constraints (SDC)க்கான பயனர் கடிகாரப் பெயர். |
| விரும்பிய அதிர்வெண் | — | MHz இல் தொடர்புடைய வெளியீட்டு கடிகார போர்ட், outclk[] வெளியீட்டு கடிகார அதிர்வெண்ணைக் குறிப்பிடுகிறது. இயல்புநிலை மதிப்பு 100.0 மெகா ஹெர்ட்ஸ். குறைந்தபட்ச மற்றும் அதிகபட்ச மதிப்புகள் பயன்படுத்தப்படும் சாதனத்தைப் பொறுத்தது. PLL ஆனது முதல் ஆறு தசம இடங்களில் உள்ள எண்களை மட்டுமே படிக்கும். |
| உண்மையான அதிர்வெண் | — | அடையக்கூடிய அதிர்வெண்களின் பட்டியலிலிருந்து உண்மையான வெளியீட்டு கடிகார அதிர்வெண்ணைத் தேர்ந்தெடுக்க உங்களை அனுமதிக்கிறது. இயல்புநிலை மதிப்பு என்பது விரும்பிய அதிர்வெண்ணுக்கு மிக நெருக்கமான அடையக்கூடிய அதிர்வெண் ஆகும். |
| கட்ட ஷிப்ட் அலகுகள் | ps or பட்டங்கள் | தொடர்புடைய வெளியீட்டு கடிகார போர்ட்டிற்கான கட்ட மாற்ற அலகு குறிப்பிடுகிறது,
outclk[], picoseconds (ps) அல்லது டிகிரிகளில். |
| விரும்பிய கட்ட மாற்றம் | — | கட்ட மாற்றத்திற்கான கோரப்பட்ட மதிப்பைக் குறிப்பிடுகிறது. இயல்புநிலை மதிப்பு
0 பி.எஸ். |
| உண்மையான கட்ட மாற்றம் | — | அடையக்கூடிய கட்ட மாற்ற மதிப்புகளின் பட்டியலிலிருந்து உண்மையான கட்ட மாற்றத்தைத் தேர்ந்தெடுக்க உங்களை அனுமதிக்கிறது. இயல்புநிலை மதிப்பு என்பது விரும்பிய கட்ட மாற்றத்திற்கு மிக நெருக்கமான அடையக்கூடிய கட்ட மாற்றமாகும். |
| விரும்பிய கடமை சுழற்சி | 0.0–100.0 | கடமை சுழற்சிக்கான கோரப்பட்ட மதிப்பைக் குறிப்பிடுகிறது. இயல்புநிலை மதிப்பு
50.0%. |
| உண்மையான கடமை சுழற்சி | — | அடையக்கூடிய கடமை சுழற்சி மதிப்புகளின் பட்டியலிலிருந்து உண்மையான கடமை சுழற்சியைத் தேர்ந்தெடுக்க உங்களை அனுமதிக்கிறது. இயல்புநிலை மதிப்பு என்பது விரும்பிய கடமைச் சுழற்சிக்கு மிக நெருக்கமான அடையக்கூடிய கடமைச் சுழற்சி ஆகும். |
| பெருக்கல் காரணி (எம்-கவுண்டர்)
(2) |
4–511 | எம்-கவுண்டரின் பெருக்கல் காரணியைக் குறிப்பிடுகிறது.
எம் கவுண்டரின் சட்ட வரம்பு 4–511 ஆகும். இருப்பினும், குறைந்தபட்ச சட்டப்பூர்வ PFD அதிர்வெண் மற்றும் அதிகபட்ச சட்ட VCO அதிர்வெண் மீதான கட்டுப்பாடுகள் பயனுள்ள M கவுண்டர் வரம்பை 4-160 வரை கட்டுப்படுத்துகிறது. |
| பிரிப்பு காரணி (N-கவுண்டர்) (2) | 1–511 | N-கவுண்டரின் பிளவு காரணியைக் குறிப்பிடுகிறது.
N கவுண்டரின் சட்ட வரம்பு 1–511 ஆகும். இருப்பினும், குறைந்தபட்ச சட்டரீதியான PFD அதிர்வெண் மீதான கட்டுப்பாடுகள் N கவுண்டரின் செயல்திறன் வரம்பை 1-80 வரை கட்டுப்படுத்துகிறது. |
| பிரிப்பு காரணி (சி-கவுண்டர்) (2) | 1–511 | வெளியீட்டு கடிகாரத்திற்கான (சி-கவுண்டர்) பிரிக்கும் காரணியைக் குறிப்பிடுகிறது. |
- இயற்பியல் வெளியீட்டு கடிகார அளவுருக்களை இயக்கு அணைக்கப்படும் போது மட்டுமே இந்த அளவுரு கிடைக்கும்.
- இயற்பியல் வெளியீட்டு கடிகார அளவுருக்களை இயக்கு இயக்கப்பட்டிருக்கும் போது மட்டுமே இந்த அளவுரு கிடைக்கும்.
IOPLL IP கோர் அளவுருக்கள் - அமைப்புகள் தாவல்
அட்டவணை 2. IOPLL IP கோர் அளவுருக்கள் - அமைப்புகள் தாவல்
| அளவுரு | சட்ட மதிப்பு | விளக்கம் |
| PLL அலைவரிசை முன்னமைவு | குறைந்த, நடுத்தர, அல்லது உயர் | PLL அலைவரிசை முன்னமைக்கப்பட்ட அமைப்பைக் குறிப்பிடுகிறது. இயல்புநிலை தேர்வு ஆகும்
குறைந்த. |
| பிஎல்எல் தானியங்கு மீட்டமைப்பு | இயக்கவும் அல்லது அணைக்கவும் | பூட்டை இழந்தால் தானாகவே பிஎல்எல்லை சுய-ரீசெட் செய்யும். |
| இரண்டாவது உள்ளீடு clk 'refclk1' ஐ உருவாக்கவும் | இயக்கவும் அல்லது அணைக்கவும் | உங்களின் அசல் குறிப்பு கடிகாரத்துடன் மாறக்கூடிய உங்கள் PLL உடன் இணைக்கப்பட்ட காப்பு கடிகாரத்தை வழங்க ஆன் செய்யவும். |
| இரண்டாவது குறிப்பு கடிகார அதிர்வெண் | — | இரண்டாவது உள்ளீட்டு கடிகார சமிக்ஞையின் அதிர்வெண்ணைத் தேர்ந்தெடுக்கிறது. இயல்புநிலை மதிப்பு 100.0 மெகா ஹெர்ட்ஸ். குறைந்தபட்ச மற்றும் அதிகபட்ச மதிப்பு பயன்படுத்தப்படும் சாதனத்தைப் பொறுத்தது. |
| பயன்பாட்டில் உள்ள உள்ளீட்டு கடிகாரத்தைக் குறிக்க 'active_clk' சிக்னலை உருவாக்கவும் | இயக்கவும் அல்லது அணைக்கவும் | Activeclk வெளியீட்டை உருவாக்க இயக்கவும். Activeclk வெளியீடு PLL ஆல் பயன்பாட்டில் உள்ள உள்ளீட்டு கடிகாரத்தைக் குறிக்கிறது. குறைந்த வெளியீட்டு சமிக்ஞை refclk ஐக் குறிக்கிறது மற்றும் வெளியீடு சமிக்ஞை உயர்வானது refclk1 ஐக் குறிக்கிறது. |
| உள்ளீட்டு கடிகாரங்கள் ஒவ்வொன்றிற்கும் 'clkbad' சமிக்ஞையை உருவாக்கவும் | இயக்கவும் அல்லது அணைக்கவும் | இரண்டு clkbad வெளியீடுகளை உருவாக்க இயக்கவும், ஒவ்வொரு உள்ளீட்டு கடிகாரத்திற்கும் ஒன்று. குறைந்த வெளியீட்டு சமிக்ஞை கடிகாரம் வேலை செய்வதைக் குறிக்கிறது மற்றும் அதிக வெளியீட்டு சமிக்ஞை கடிகாரம் வேலை செய்யவில்லை என்பதைக் குறிக்கிறது. |
| மாறுதல் முறை | தானியங்கி மாறுதல், கைமுறையாக மாறுதல், அல்லது மேனுவல் ஓவர்ரைடுடன் தானியங்கி மாறுதல் | வடிவமைப்பு பயன்பாட்டிற்கான மாறுதல் பயன்முறையைக் குறிப்பிடுகிறது. IP மூன்று மாறுதல் முறைகளை ஆதரிக்கிறது:
• நீங்கள் தேர்ந்தெடுத்தால் தானியங்கி மாறுதல் பயன்முறையில், PLL சுற்று தேர்ந்தெடுக்கப்பட்ட குறிப்பு கடிகாரத்தை கண்காணிக்கிறது. ஒரு கடிகாரம் நின்றால், சுற்று தானாகவே சில கடிகார சுழற்சிகளில் காப்பு கடிகாரத்திற்கு மாறுகிறது மற்றும் நிலை சமிக்ஞைகள், clkbad மற்றும் activeclk ஆகியவற்றை புதுப்பிக்கிறது. • நீங்கள் தேர்ந்தெடுத்தால் கைமுறையாக மாறுதல் முறை, கட்டுப்பாட்டு சமிக்ஞை, எக்ஸ்ட்ஸ்விட்ச், லாஜிக் ஹையிலிருந்து லாஜிக் லோவுக்கு மாறி, குறைந்தது மூன்று கடிகார சுழற்சிகளுக்கு குறைவாக இருக்கும் போது, உள்ளீட்டு கடிகாரம் மற்ற கடிகாரத்திற்கு மாறுகிறது. எக்ஸ்ட்ஸ்விட்ச் FPGA கோர் லாஜிக் அல்லது இன்புட் பின்னிலிருந்து உருவாக்கப்படலாம். • நீங்கள் தேர்ந்தெடுத்தால் மேனுவல் ஓவர்ரைடுடன் தானியங்கி மாறுதல் முறை, extswitch சமிக்ஞை குறைவாக இருக்கும் போது, அது தானியங்கி சுவிட்ச் செயல்பாட்டை மீறுகிறது. எக்ஸ்ட்ஸ்விட்ச் குறைவாக இருக்கும் வரை, மேலும் மாறுதல் நடவடிக்கை தடுக்கப்படும். இந்த பயன்முறையைத் தேர்ந்தெடுக்க, உங்கள் இரண்டு கடிகார ஆதாரங்களும் இயங்க வேண்டும் மற்றும் இரண்டு கடிகாரங்களின் அதிர்வெண் 20% க்கும் அதிகமாக வேறுபடக்கூடாது. இரண்டு கடிகாரங்களும் ஒரே அலைவரிசையில் இல்லை, ஆனால் அவற்றின் கால வேறுபாடு 20% க்குள் இருந்தால், கடிகார இழப்பு கண்டறிதல் தொகுதி தொலைந்த கடிகாரத்தைக் கண்டறிய முடியும். பிஎல்எல் கடிகார உள்ளீடு மாறிய பிறகு, பிஎல்எல் பெரும்பாலும் பூட்டப்படாமல் போய்விடும், மீண்டும் பூட்டுவதற்கு நேரம் தேவைப்படுகிறது. |
| மாறுதல் தாமதம் | 0–7 | ஸ்விட்ச்ஓவர் செயல்முறைக்கு குறிப்பிட்ட அளவு சுழற்சி தாமதத்தைச் சேர்க்கிறது. இயல்புநிலை மதிப்பு 0. |
| PLL LVDS_CLK/ LOADEN அவுட்புட் போர்ட்டிற்கான அணுகல் | முடக்கப்பட்டது, LVDS_CLK/ஐ இயக்கு ஏற்று 0, அல்லது
LVDS_CLK/ஐ இயக்கு LOADEN 0 & 1 |
தேர்ந்தெடு LVDS_CLK/LOADEN 0 ஐ இயக்கவும் or LVDS_CLK/ LOADEN 0 & 1 ஐ இயக்கவும் PLL lvds_clk அல்லது loaden output port ஐ இயக்க. வெளிப்புற PLL உடன் LVDS SERDES தொகுதியை PLL ஊட்டினால் இந்த அளவுருவை இயக்கும்.
LVDS போர்ட்களுடன் I/O PLL outclk போர்ட்களைப் பயன்படுத்தும் போது, lvds_clk[0] மற்றும் loaden[3] போர்ட்களுக்கு outclk[0,1..0,1] பயன்படுத்தப்படுகிறது, outclk4 ஆனது coreclk போர்ட்களுக்குப் பயன்படுத்தப்படலாம். |
| PLL DPA அவுட்புட் போர்ட்டிற்கான அணுகலை இயக்கவும் | இயக்கவும் அல்லது அணைக்கவும் | PLL DPA அவுட்புட் போர்ட்டை இயக்க ஆன் செய்யவும். |
| தொடர்ந்தது… | ||
| அளவுரு | சட்ட மதிப்பு | விளக்கம் |
| PLL வெளிப்புற கடிகார வெளியீட்டு போர்ட்டிற்கான அணுகலை இயக்கவும் | இயக்கவும் அல்லது அணைக்கவும் | PLL வெளிப்புற கடிகார வெளியீட்டு போர்ட்டை இயக்க இயக்கவும். |
| extclk_out[0] மூலமாக எந்த outclk ஐப் பயன்படுத்த வேண்டும் என்பதைக் குறிப்பிடுகிறது | C0 – C8 | extclk_out[0] மூலமாக பயன்படுத்தப்பட வேண்டிய outclk போர்ட்டைக் குறிப்பிடுகிறது. |
| extclk_out[1] மூலமாக எந்த outclk ஐப் பயன்படுத்த வேண்டும் என்பதைக் குறிப்பிடுகிறது | C0 – C8 | extclk_out[1] மூலமாக பயன்படுத்தப்பட வேண்டிய outclk போர்ட்டைக் குறிப்பிடுகிறது. |
அடுக்கு தாவல்
அட்டவணை 3. IOPLL IP கோர் அளவுருக்கள் - அடுக்கு தாவல்3
| அளவுரு | சட்ட மதிப்பு | விளக்கம் |
| கீழ்நிலை PLL உடன் இணைக்க 'கேஸ்கேட் அவுட்' சிக்னலை உருவாக்கவும் | இயக்கவும் அல்லது அணைக்கவும் | கேஸ்கேட்_அவுட் போர்ட்டை உருவாக்க ஆன் செய்யவும், இது இந்த PLL ஒரு ஆதாரம் மற்றும் இலக்கு (கீழ்நிலை) PLL உடன் இணைக்கிறது என்பதைக் குறிக்கிறது. |
| கேஸ்கேடிங் மூலமாக எந்த outclk ஐப் பயன்படுத்த வேண்டும் என்பதைக் குறிப்பிடுகிறது | 0–8 | கேஸ்கேடிங் மூலத்தைக் குறிப்பிடுகிறது. |
| அப்ஸ்ட்ரீம் PLL உடன் இணைக்க adjpllin அல்லது cclk சிக்னலை உருவாக்கவும் | இயக்கவும் அல்லது அணைக்கவும் | உள்ளீட்டு போர்ட்டை உருவாக்க ஆன் செய்யவும், இது இந்த PLL ஒரு இலக்கு மற்றும் ஒரு மூல (அப்ஸ்ட்ரீம்) PLL உடன் இணைக்கிறது என்பதைக் குறிக்கிறது. |
டைனமிக் மறுகட்டமைப்பு தாவல்
அட்டவணை 4. IOPLL IP கோர் அளவுருக்கள் - டைனமிக் மறுகட்டமைப்பு தாவல்
| அளவுரு | சட்ட மதிப்பு | விளக்கம் |
| PLL இன் டைனமிக் மறுகட்டமைப்பை இயக்கு | இயக்கவும் அல்லது அணைக்கவும் | இந்த PLL இன் டைனமிக் மறுகட்டமைப்பை இயக்கு என்பதை இயக்கவும் (PLL Reconfig Intel FPGA IP கோர் உடன் இணைந்து). |
| டைனமிக் ஃபேஸ் ஷிப்ட் போர்ட்களுக்கான அணுகலை இயக்கவும் | இயக்கவும் அல்லது அணைக்கவும் | PLL உடன் டைனமிக் ஃபேஸ் ஷிப்ட் இடைமுகத்தை இயக்கு என்பதை இயக்கவும். |
| MIF தலைமுறை விருப்பம் (3) | உருவாக்கு புதிய MIF File, ஏற்கனவே உள்ள MIF இல் உள்ளமைவைச் சேர்க்கவும் File, மற்றும் MIF ஐ உருவாக்கவும் File ஐபி உருவாக்கத்தின் போது | புதிய .mif ஐ உருவாக்கவும் file I/O PLL இன் தற்போதைய உள்ளமைவைக் கொண்டுள்ளது அல்லது இந்த உள்ளமைவை ஏற்கனவே உள்ள .mif இல் சேர்க்கவும் file. நீங்கள் இந்த .mif ஐப் பயன்படுத்தலாம் file டைனமிக் மறுகட்டமைப்பின் போது I/O PLL ஐ அதன் தற்போதைய அமைப்புகளுக்கு மறுகட்டமைக்க. |
| புதிய MIFக்கான பாதை file (4) | — | இருப்பிடத்தை உள்ளிடவும் மற்றும் file புதிய .mif இன் பெயர் file உருவாக்க வேண்டும். |
| தற்போதுள்ள MIFக்கான பாதை file (5) | — | இருப்பிடத்தை உள்ளிடவும் மற்றும் file தற்போதுள்ள .mif இன் பெயர் file நீங்கள் சேர்க்க நினைக்கிறீர்கள். |
| தொடர்ந்தது… | ||
- PLL இன் டைனமிக் மறுகட்டமைப்பை இயக்கு இயக்கப்பட்டிருக்கும் போது மட்டுமே இந்த அளவுரு கிடைக்கும்.
- புதிய MIF ஐ உருவாக்கும் போது மட்டுமே இந்த அளவுரு கிடைக்கும் File MIF தலைமுறையாக தேர்ந்தெடுக்கப்பட்டது
விருப்பம்.அளவுரு சட்ட மதிப்பு விளக்கம் MIF ஸ்ட்ரீமிங்கிற்கு டைனமிக் பேஸ் ஷிப்டை இயக்கவும் (3) இயக்கவும் அல்லது அணைக்கவும் பிஎல்எல் மறுகட்டமைப்பிற்கான டைனமிக் ஃபேஸ் ஷிப்ட் பண்புகளைச் சேமிக்க இயக்கவும். டிபிஎஸ் கவுண்டர் தேர்வு (6) C0-C8, அனைத்து சி, or M
டைனமிக் ஃபேஸ் ஷிப்ட் செய்ய கவுண்டரைத் தேர்ந்தெடுக்கிறது. M என்பது பின்னூட்ட கவுண்டர் மற்றும் C என்பது பிந்தைய அளவிலான கவுண்டர்கள். டைனமிக் கட்ட மாற்றங்களின் எண்ணிக்கை (6) 1–7 கட்ட மாற்ற அதிகரிப்புகளின் எண்ணிக்கையைத் தேர்ந்தெடுக்கிறது. ஒற்றை கட்ட ஷிப்ட் அதிகரிப்பின் அளவு VCO காலத்தின் 1/8 க்கு சமம். இயல்புநிலை மதிப்பு 1. டைனமிக் ஃபேஸ் ஷிப்ட் டைரக்ஷன் (6) நேர்மறை or எதிர்மறை
PLL MIF இல் சேமிக்க டைனமிக் ஃபேஸ் ஷிப்ட் திசையைத் தீர்மானிக்கிறது. - இந்த அளவுரு இருக்கும் MIF இல் உள்ளமைவைச் சேர்க்கும் போது மட்டுமே கிடைக்கும் File MIF தலைமுறை விருப்பமாக தேர்ந்தெடுக்கப்பட்டது
IOPLL IP கோர் அளவுருக்கள் - மேம்பட்ட அளவுருக்கள் தாவல்
அட்டவணை 5. IOPLL IP கோர் அளவுருக்கள் - மேம்பட்ட அளவுருக்கள் தாவல்
| அளவுரு | சட்ட மதிப்பு | விளக்கம் |
| மேம்பட்ட அளவுருக்கள் | — | உங்கள் உள்ளீட்டின் அடிப்படையில் செயல்படுத்தப்படும் இயற்பியல் PLL அமைப்புகளின் அட்டவணையைக் காட்டுகிறது. |
செயல்பாட்டு விளக்கம்
- ஒரு I/O PLL என்பது ஒரு அதிர்வெண்-கட்டுப்பாட்டு அமைப்பாகும், இது ஒரு உள்ளீட்டு கடிகாரத்துடன் தன்னை ஒத்திசைப்பதன் மூலம் வெளியீட்டு கடிகாரத்தை உருவாக்குகிறது. ஒரு தொகுதியின் உள்ளீட்டு சமிக்ஞைக்கும் வெளியீட்டு சமிக்ஞைக்கும் இடையிலான கட்ட வேறுபாட்டை PLL ஒப்பிடுகிறதுtagமின்-கட்டுப்படுத்தப்பட்ட ஆஸிலேட்டர் (VCO) பின்னர் உள்ளீடு அல்லது குறிப்பு சமிக்ஞையின் அதிர்வெண்ணில் நிலையான கட்ட கோணத்தை (பூட்டு) பராமரிக்க கட்ட ஒத்திசைவைச் செய்கிறது. கணினியின் ஒத்திசைவு அல்லது எதிர்மறை பின்னூட்டம் பிஎல்எல்-ஐ கட்டம் பூட்டப்படுவதற்கு கட்டாயப்படுத்துகிறது.
- நீங்கள் பிஎல்எல்களை அதிர்வெண் பெருக்கிகள், வகுப்பிகள், டெமோடுலேட்டர்கள், டிராக்கிங் ஜெனரேட்டர்கள் அல்லது கடிகார மீட்பு சுற்றுகளாக உள்ளமைக்கலாம். நிலையான அதிர்வெண்களை உருவாக்க, சத்தமில்லாத தகவல்தொடர்பு சேனலில் இருந்து சிக்னல்களை மீட்டெடுக்க அல்லது உங்கள் வடிவமைப்பு முழுவதும் கடிகார சிக்னல்களை விநியோகிக்க நீங்கள் பிஎல்எல்களைப் பயன்படுத்தலாம்.
ஒரு PLL இன் கட்டுமானத் தொகுதிகள்
I/O PLL இன் முக்கிய தொகுதிகள் கட்ட அதிர்வெண் கண்டறிதல் (PFD), சார்ஜ் பம்ப், லூப் வடிகட்டி, VCO மற்றும் கவுண்டர்கள், பின்னூட்ட கவுண்டர் (M), ஒரு முன்-அளவிலான கவுண்டர் (N) மற்றும் பின்- அளவிலான கவுண்டர்கள் (சி). PLL கட்டமைப்பு உங்கள் வடிவமைப்பில் நீங்கள் பயன்படுத்தும் சாதனத்தைப் பொறுத்தது.
MIF ஸ்ட்ரீமிங்கிற்கான டைனமிக் ஃபேஸ் ஷிப்டை இயக்கும் போது மட்டுமே இந்த அளவுரு கிடைக்கும்.
வழக்கமான I/O PLL கட்டிடக்கலை
- PLL இன் நடத்தையை விவரிக்க பின்வரும் சொற்கள் பொதுவாகப் பயன்படுத்தப்படுகின்றன:
பிஎல்எல் பூட்டு நேரம்-பிஎல்எல் கையகப்படுத்தும் நேரம் என்றும் அழைக்கப்படுகிறது. PLL பூட்டு நேரம் என்பது PLL ஆனது, பவர்-அப் செய்த பிறகு, திட்டமிடப்பட்ட வெளியீட்டு அதிர்வெண் மாற்றத்திற்குப் பிறகு அல்லது PLL மீட்டமைக்கப்பட்ட பிறகு, இலக்கு அதிர்வெண் மற்றும் கட்ட உறவை அடையும் நேரமாகும். குறிப்பு: உருவகப்படுத்துதல் மென்பொருள் ஒரு யதார்த்தமான PLL பூட்டு நேரத்தை மாதிரியாகக் கொண்டிருக்கவில்லை. உருவகப்படுத்துதல் உண்மையற்ற வேகமான பூட்டு நேரத்தைக் காட்டுகிறது. உண்மையான பூட்டு நேர விவரக்குறிப்புக்கு, சாதனத் தரவுத் தாளைப் பார்க்கவும். - PLL தெளிவுத்திறன் - PLL VCO இன் குறைந்தபட்ச அதிர்வெண் அதிகரிப்பு மதிப்பு. எம் மற்றும் என் கவுண்டர்களில் உள்ள பிட்களின் எண்ணிக்கை பிஎல்எல் தீர்மான மதிப்பை தீர்மானிக்கிறது.
- பிஎல்எல் எஸ்ample விகிதம் - FREF கள்ampPLL இல் கட்டம் மற்றும் அதிர்வெண் திருத்தம் செய்ய லிங் அதிர்வெண் தேவைப்படுகிறது. பிஎல்எல் எஸ்ample விகிதம் fREF /N.
பிஎல்எல் பூட்டு
பிஎல்எல் பூட்டு என்பது கட்ட அதிர்வெண் டிடெக்டரில் உள்ள இரண்டு உள்ளீட்டு சிக்னல்களைப் பொறுத்தது. பூட்டு சமிக்ஞை என்பது பிஎல்எல்களின் ஒத்திசைவற்ற வெளியீடு ஆகும். லாக் சிக்னலை நுழைப்பதற்கு தேவையான சுழற்சிகளின் எண்ணிக்கை, கேட்-லாக் சர்க்யூட்ரியை கடிகாரம் செய்யும் பிஎல்எல் உள்ளீட்டு கடிகாரத்தைப் பொறுத்தது. லாக் சிக்னலை நுழைப்பதற்கு தேவையான கடிகார சுழற்சிகளின் எண்ணிக்கையைக் கணக்கிட, PLL இன் அதிகபட்ச பூட்டு நேரத்தை PLL உள்ளீட்டு கடிகாரத்தின் காலகட்டத்தால் வகுக்கவும்.
செயல்பாட்டு முறைகள்
IOPLL IP கோர் ஆறு வெவ்வேறு கடிகார பின்னூட்ட முறைகளை ஆதரிக்கிறது. ஒவ்வொரு பயன்முறையும் கடிகார பெருக்கல் மற்றும் வகுத்தல், கட்ட மாற்றம் மற்றும் கடமை சுழற்சி நிரலாக்கத்தை அனுமதிக்கிறது.
வெளியீட்டு கடிகாரங்கள்
- IOPLL IP கோர் ஒன்பது கடிகார வெளியீட்டு சமிக்ஞைகளை உருவாக்க முடியும். உருவாக்கப்பட்ட கடிகார வெளியீட்டு சமிக்ஞைகள் மையத்தை அல்லது மையத்திற்கு வெளியே உள்ள வெளிப்புற தொகுதிகளை கடிகாரம் செய்கிறது.
- வெளியீட்டு கடிகார மதிப்பை 0 க்கு மீட்டமைக்கவும், PLL வெளியீட்டு கடிகாரங்களை முடக்கவும் மீட்டமைக்கும் சமிக்ஞையைப் பயன்படுத்தலாம்.
- ஒவ்வொரு வெளியீட்டு கடிகாரமும் கோரப்பட்ட அமைப்புகளின் தொகுப்பைக் கொண்டுள்ளது, அங்கு வெளியீட்டு அதிர்வெண், கட்ட மாற்றம் மற்றும் கடமை சுழற்சிக்கான தேவையான மதிப்புகளை நீங்கள் குறிப்பிடலாம். விரும்பிய அமைப்புகள் உங்கள் வடிவமைப்பில் செயல்படுத்த விரும்பும் அமைப்புகளாகும்.
- அதிர்வெண், கட்ட மாற்றம் மற்றும் கடமை சுழற்சிக்கான உண்மையான மதிப்புகள் பிஎல்எல் சர்க்யூட்டில் செயல்படுத்தக்கூடிய மிக நெருக்கமான அமைப்புகளாகும் (விரும்பிய அமைப்புகளின் சிறந்த தோராயமானவை).
குறிப்பு கடிகாரம் மாறுதல்
குறிப்பு கடிகார மாறுதல் அம்சம் PLL ஐ இரண்டு குறிப்பு உள்ளீட்டு கடிகாரங்களுக்கு இடையில் மாற அனுமதிக்கிறது. கடிகார பணிநீக்கத்திற்கு இந்த அம்சத்தைப் பயன்படுத்தவும் அல்லது கணினியில் உள்ள இரட்டை கடிகார டொமைன் பயன்பாட்டிற்காகவும். முதன்மை கடிகாரம் இயங்குவதை நிறுத்தினால், கணினி தேவையற்ற கடிகாரத்தை இயக்கலாம்.
குறிப்பு கடிகார ஸ்விட்ச்ஓவர் அம்சத்தைப் பயன்படுத்தி, நீங்கள் இரண்டாவது உள்ளீட்டு கடிகாரத்திற்கான அதிர்வெண்ணைக் குறிப்பிடலாம் மற்றும் மாறுதலுக்கான பயன்முறை மற்றும் தாமதத்தைத் தேர்ந்தெடுக்கலாம்.
கடிகார இழப்பைக் கண்டறிதல் மற்றும் குறிப்பு கடிகார மாறுதல் தொகுதி பின்வரும் செயல்பாடுகளைக் கொண்டுள்ளது:
- குறிப்பு கடிகார நிலையை கண்காணிக்கிறது. குறிப்பு கடிகாரம் தோல்வியுற்றால், கடிகாரம் தானாகவே காப்பு கடிகார உள்ளீட்டு மூலத்திற்கு மாறும். கடிகாரம் clkbad இன் நிலையை மேம்படுத்துகிறது மற்றும் நிகழ்வை எச்சரிக்க ஆக்டிவ்கிள்க் சிக்னல்களை வழங்குகிறது.
- இரண்டு வெவ்வேறு அலைவரிசைகளுக்கு இடையே குறிப்பு கடிகாரத்தை முன்னும் பின்னுமாக மாற்றுகிறது. சுவிட்ச் செயலை கைமுறையாகக் கட்டுப்படுத்த extswitch சமிக்ஞையைப் பயன்படுத்தவும். மாறுதல் ஏற்பட்ட பிறகு, பிஎல்எல் தற்காலிகமாக பூட்டை இழந்து கணக்கீட்டு செயல்முறைக்கு செல்லலாம்.
பிஎல்எல்-டு-பிஎல்எல் கேஸ்கேடிங்
உங்கள் வடிவமைப்பில் பிஎல்எல்களை அடுக்கினால், மூல (அப்ஸ்ட்ரீம்) பிஎல்எல் குறைந்த அலைவரிசை அமைப்பைக் கொண்டிருக்க வேண்டும், அதே நேரத்தில் இலக்கு (கீழ்நிலை) பிஎல்எல் உயர் அலைவரிசை அமைப்பைக் கொண்டிருக்க வேண்டும். அடுக்கின் போது, மூல PLL இன் வெளியீடு இலக்கு PLL இன் குறிப்பு கடிகாரமாக (உள்ளீடு) செயல்படுகிறது. அடுக்கடுக்கான PLLகளின் அலைவரிசை அமைப்புகள் வேறுபட்டிருக்க வேண்டும். அடுக்கடுக்கான PLLகளின் அலைவரிசை அமைப்புகள் ஒரே மாதிரியாக இருந்தால், அடுக்கடுக்கான PLLகள் இருக்கலாம் ampசில அதிர்வெண்களில் கட்ட இரைச்சலைத் தூண்டுகிறது. உடைக்கக்கூடிய பகுதியளவு பிஎல்எல்களுக்கு இடையில் இடை-கேடிங்கிற்கு adjpllin உள்ளீட்டு கடிகார ஆதாரம் பயன்படுத்தப்படுகிறது.
துறைமுகங்கள்
அட்டவணை 6. IOPLL IP கோர் போர்ட்கள்
| அளவுரு | வகை | நிபந்தனை | விளக்கம் |
| refclk | உள்ளீடு | தேவை | I/O PLL ஐ இயக்கும் குறிப்பு கடிகார ஆதாரம். |
| முதல் | உள்ளீடு | தேவை | வெளியீட்டு கடிகாரங்களுக்கான ஒத்திசைவற்ற மீட்டமைப்பு போர்ட். அனைத்து வெளியீட்டு கடிகாரங்களையும் 0 இன் மதிப்புக்கு மீட்டமைக்க இந்த போர்ட்டை உயர்வாக இயக்கவும். இந்த போர்ட்டை நீங்கள் பயனர் கட்டுப்பாட்டு சிக்னலுடன் இணைக்க வேண்டும். |
| fbclk | உள்ளீடு | விருப்பமானது | I/O PLLக்கான வெளிப்புற பின்னூட்ட உள்ளீடு போர்ட்.
IOPLL IP கோர் இந்த போர்ட்டை I/O PLL ஆனது வெளிப்புற பின்னூட்ட பயன்முறையில் அல்லது பூஜ்ஜிய-தாமத இடையக பயன்முறையில் செயல்படும் போது உருவாக்குகிறது. பின்னூட்ட வளையத்தை முடிக்க, போர்டு-நிலை இணைப்பு fbclk போர்ட் மற்றும் I/O PLL இன் வெளிப்புற கடிகார வெளியீடு போர்ட்டை இணைக்க வேண்டும். |
| fboutclk | வெளியீடு | விருப்பமானது | மிமிக் சர்க்யூட்ரி மூலம் fbclk போர்ட்டை ஊட்டுகின்ற போர்ட்.
I/O PLL வெளிப்புற பின்னூட்ட பயன்முறையில் இருந்தால் மட்டுமே fboutclk போர்ட் கிடைக்கும். |
| zdbfbclk | இருவழித் | விருப்பமானது | மிமிக் சர்க்யூட்ரியுடன் இணைக்கும் இருதரப்பு போர்ட். இந்த போர்ட் I/O PLL இன் நேர்மறை பின்னூட்டம் அர்ப்பணிக்கப்பட்ட வெளியீட்டு பின்னில் வைக்கப்படும் இருதரப்பு பின்னுடன் இணைக்கப்பட வேண்டும்.
I/O PLL பூஜ்ஜிய-தாமத இடையக பயன்முறையில் இருந்தால் மட்டுமே zdbfbclk போர்ட் கிடைக்கும். பூஜ்ஜிய-தாமத இடையக பயன்முறையைப் பயன்படுத்தும் போது சிக்னல் பிரதிபலிப்பைத் தவிர்க்க, இருதரப்பு I/O பின்னில் போர்டு தடயங்களை வைக்க வேண்டாம். |
| பூட்டப்பட்டது | வெளியீடு | விருப்பமானது | PLL பூட்டைப் பெறும்போது IOPLL IP கோர் இந்த போர்ட்டை உயர்வாக இயக்குகிறது. IOPLL பூட்டப்பட்டிருக்கும் வரை துறைமுகம் அதிகமாக இருக்கும். குறிப்பு கடிகாரம் மற்றும் பின்னூட்ட கடிகாரத்தின் கட்டங்கள் மற்றும் அதிர்வெண்கள் இருக்கும் போது I/O PLL பூட்டப்பட்ட போர்ட்டை உறுதிப்படுத்துகிறது |
| தொடர்ந்தது… | |||
| அளவுரு | வகை | நிபந்தனை | விளக்கம் |
| அதே அல்லது பூட்டு சுற்று சகிப்புத்தன்மைக்குள். இரண்டு கடிகார சமிக்ஞைகளுக்கு இடையிலான வேறுபாடு பூட்டு சுற்று சகிப்புத்தன்மையை மீறும் போது, I/O PLL பூட்டை இழக்கிறது. | |||
| refclk1 | உள்ளீடு | விருப்பமானது | கடிகார மாறுதல் அம்சத்திற்கான I/O PLL ஐ இயக்கும் இரண்டாவது குறிப்பு கடிகார ஆதாரம். |
| எக்ஸ்ட்ஸ்விட்ச் | உள்ளீடு | விருப்பமானது | கடிகாரத்தை கைமுறையாக மாற்ற குறைந்தபட்சம் 1 கடிகார சுழற்சிகளுக்கு எக்ஸ்ட்ஸ்விட்ச் சிக்னல் குறைவாக (0'b3) உறுதிப்படுத்தவும். |
| Activeclk | வெளியீடு | விருப்பமானது | I/O PLL ஆல் எந்த குறிப்பு கடிகார ஆதாரம் பயன்படுத்தப்படுகிறது என்பதைக் குறிக்க வெளியீட்டு சமிக்ஞை. |
| clkbad | வெளியீடு | விருப்பமானது | குறிப்பு கடிகார மூலத்தின் நிலை நல்லது அல்லது கெட்டது என்பதைக் குறிக்கும் வெளியீட்டு சமிக்ஞை. |
| கேஸ்கேட்_அவுட் | வெளியீடு | விருப்பமானது | கீழ்நிலை I/O PLLக்கு ஊட்டப்படும் வெளியீட்டு சமிக்ஞை. |
| adjpllin | உள்ளீடு | விருப்பமானது | அப்ஸ்ட்ரீம் I/O PLL இலிருந்து ஊட்டப்படும் உள்ளீட்டு சமிக்ஞை. |
| outclk_[] | வெளியீடு | விருப்பமானது | I/O PLL இலிருந்து வெளியீட்டு கடிகாரம். |
IOPLL இன்டெல் FPGA ஐபி கோர் பயனர் வழிகாட்டி காப்பகங்கள்
ஐபி கோர் பதிப்பு பட்டியலிடப்படவில்லை என்றால், முந்தைய ஐபி கோர் பதிப்பிற்கான பயனர் வழிகாட்டி பொருந்தும்
| ஐபி கோர் பதிப்பு | பயனர் வழிகாட்டி |
| 17.0 | ஆல்டெரா ஐ/ஓ ஃபேஸ்-லாக்டு லூப் (ஆல்டெரா ஐஓபிஎல்எல்) ஐபி கோர் பயனர் வழிகாட்டி |
| 16.1 | ஆல்டெரா ஐ/ஓ ஃபேஸ்-லாக்டு லூப் (ஆல்டெரா ஐஓபிஎல்எல்) ஐபி கோர் பயனர் வழிகாட்டி |
| 16.0 | ஆல்டெரா ஐ/ஓ ஃபேஸ்-லாக்டு லூப் (ஆல்டெரா ஐஓபிஎல்எல்) ஐபி கோர் பயனர் வழிகாட்டி |
| 15.0 | ஆல்டெரா ஐ/ஓ ஃபேஸ்-லாக்டு லூப் (ஆல்டெரா ஐஓபிஎல்எல்) ஐபி கோர் பயனர் வழிகாட்டி |
IOPLL இன்டெல் FPGA ஐபி கோர் பயனர் வழிகாட்டிக்கான ஆவண திருத்த வரலாறு
| ஆவணப் பதிப்பு | இன்டெல் குவார்டஸ்® முதன்மை பதிப்பு | மாற்றங்கள் |
| 2019.06.24 | 18.1 | இல் பிரத்யேக கடிகார உள்ளீடுகளுக்கான விளக்கம் புதுப்பிக்கப்பட்டது வழக்கமான I/O PLL கட்டிடக்கலை வரைபடம். |
| 2019.01.03 | 18.1 | • புதுப்பிக்கப்பட்டது PLL LVDS_CLK/LOADEN வெளியீட்டு துறைமுகத்திற்கான அணுகல்
உள்ள அளவுரு IOPLL IP கோர் அளவுருக்கள் - அமைப்புகள் தாவல் அட்டவணை. • இல் உள்ள zdbfbclk போர்ட்டிற்கான விளக்கம் புதுப்பிக்கப்பட்டது IOPLL ஐபி கோர் போர்ட்கள் அட்டவணை. |
| 2018.09.28 | 18.1 | • எக்ஸ்ட்ஸ்விச்சிற்கான விளக்கம் சரி செய்யப்பட்டது IOPLL ஐபி கோர் போர்ட்கள்
அட்டவணை. • இன்டெல் மறுபெயரிடலின்படி பின்வரும் ஐபி கோர்கள் மறுபெயரிடப்பட்டன: — Altera IOPLL IP கோர், IOPLL Intel FPGA IP கோர் ஆக மாற்றப்பட்டது. — Altera PLL Reconfig IP கோர், PLL Reconfig Intel FPGA IP கோர் ஆக மாற்றப்பட்டது. — Arria 10 FPLL IP கோர், fPLL Intel Arria 10/Cyclone 10 FPGA IP கோர் என மாற்றப்பட்டது. |
| தேதி | பதிப்பு | மாற்றங்கள் |
| ஜூன் 2017 | 2017.06.16 | • Intel Cyclone 10 GX சாதனங்களுக்கான ஆதரவு சேர்க்கப்பட்டது.
• இன்டெல் என மறுபெயரிடப்பட்டது. |
| டிசம்பர் 2016 | 2016.12.05 | ஐபி மையத்தின் முதல் போர்ட்டின் விளக்கம் புதுப்பிக்கப்பட்டது. |
| ஜூன் 2016 | 2016.06.23 | • புதுப்பிக்கப்பட்ட IP கோர் அளவுருக்கள் - அமைப்புகள் தாவல் அட்டவணை.
— மேனுவல் ஓவர்ரைடு அளவுருக்களுடன் மேனுவல் ஸ்விட்ச்சோவர் மற்றும் ஆட்டோமேட்டிக் ஸ்விட்ச்சோவருக்கான விளக்கம் புதுப்பிக்கப்பட்டது. கடிகார சுவிட்ச்ஓவர் கட்டுப்பாட்டு சமிக்ஞை செயலில் குறைவாக உள்ளது. — ஸ்விட்ச்ஓவர் தாமத அளவுருக்கான விளக்கம் புதுப்பிக்கப்பட்டது. • ஐபி கோர் அளவுருக்களில் டிபிஎஸ் கவுண்டர் தேர்வு அளவுருவுக்கான எம் மற்றும் சி கவுண்டர்கள் வரையறுக்கப்பட்டுள்ளன - டைனமிக் மறுகட்டமைப்பு தாவல் அட்டவணை. • வழக்கமான I/O PLL கட்டிடக்கலை வரைபடத்தில் கடிகார மாறுதல் போர்ட் பெயர் clkswitch இலிருந்து extswitch ஆக மாற்றப்பட்டது. |
| மே 2016 | 2016.05.02 | புதுப்பிக்கப்பட்ட ஐபி கோர் அளவுருக்கள் - டைனமிக் மறுகட்டமைப்பு தாவல் அட்டவணை. |
| மே 2015 | 2015.05.04 | IP கோர் அளவுருக்கள் - அமைப்புகள் தாவல் அட்டவணையில் PLL LVDS_CLK/LOADEN வெளியீட்டு போர்ட் அளவுருக்கான அணுகலை இயக்குவதற்கான விளக்கம் புதுப்பிக்கப்பட்டது. Altera IOPLL மற்றும் Altera LVDS SERDES IP கோர்ஸ் அட்டவணைக்கு இடையேயான சிக்னல் இடைமுகத்திற்கு I/O மற்றும் அதிவேக I/O இல் Arria 10 சாதனங்கள் அத்தியாயத்தில் இணைப்பு சேர்க்கப்பட்டது. |
| ஆகஸ்ட் 2014 | 2014.08.18 | ஆரம்ப வெளியீடு. |
ஆவணங்கள் / ஆதாரங்கள்
 |
intel UG-01155 IOPLL FPGA ஐபி கோர் [pdf] பயனர் வழிகாட்டி UG-01155 IOPLL FPGA IP கோர், UG-01155, IOPLL FPGA ஐபி கோர், FPGA ஐபி கோர் |
