intel UG-01155 IOPLL FPGA IP mojuto olumulo Itọsọna

Ṣe atilẹyin igbewọle PLL (adjpllin) ti o wa nitosi lati sopọ pẹlu PLL oke kan ni ipo cascading PLL.
Ṣe ipilẹṣẹ Ibẹrẹ Iranti File (.mif) ati ki o gba PLL dynamicVreconfiguration.

Atilẹyin PLL ìmúdàgba alakoso ayipada.

Alaye ti o jọmọ

Ifihan to Intel FPGA IP ohun kohun
Pese alaye diẹ sii nipa awọn ohun kohun Intel FPGA IP ati olootu paramita.
Awọn ipo iṣẹ ni oju-iwe 9

Awọn aago iṣejade ni oju-iwe 10
Iyipada Aago Itọkasi ni oju-iwe 10

PLL-to-PLL Cascading loju iwe 11
IOPLL Intel FPGA IP Awọn ile ifipamọ Itọsọna Olumulo Core loju iwe 12

Pese atokọ ti awọn itọsọna olumulo fun awọn ẹya iṣaaju ti IOPLL Intel FPGA IP mojuto.

Device Family Support

IOPLL IP mojuto nikan ṣe atilẹyin Intel Arria 10 ati Intel Cyclone 10 GX awọn idile ẹrọ.

IOPLL IP mojuto paramita

Olootu paramita ipilẹ IOPLL IP han ninu ẹya PLL ti Katalogi IP.

Paramita	Ofin Iye	Apejuwe
Ẹrọ Ìdílé	Intel Aria 10, Intel Cyclone 10 GX	Ni pato ebi ẹrọ.
Ẹya ara ẹrọ	—	Sọtọ ẹrọ ìfọkànsí.
Iyara ite	—	Ni pato iwọn iyara fun ẹrọ ìfọkànsí.
Ipo PLL	Odidi-N PLL	Pato ipo ti a lo fun IOPLL IP mojuto. Aṣayan ofin nikan ni Odidi-N PLL. Ti o ba nilo PLL ida kan, o gbọdọ lo fPLL Intel Arria 10/Cyclone 10 FPGA IP mojuto.
Igbohunsafẹfẹ Aago	—	Ntọka igbohunsafẹfẹ titẹ sii fun aago titẹ sii, refclk, ni MHz. Awọn aiyipada iye ni 100.0 MHz. Iwọn to kere julọ ati iye to pọju da lori ẹrọ ti o yan.
Mu Ibudo Ijade Titiipa ṣiṣẹ	Tan-an tabi Pa a	Tan-an lati mu ibudo titii pa ṣiṣẹ.
Mu awọn paramita aago iṣejade ti ara ṣiṣẹ	Tan-an tabi Pa a	Tan-an lati tẹ awọn paramita kika PLL ti ara dipo ti ṣalaye igbohunsafẹfẹ aago iṣejade ti o fẹ.
Ipo Isẹ	taara, ita esi, deede, amuṣiṣẹpọ orisun, ifipamọ idaduro odo, tabi lvds	Ni pato iṣẹ ti PLL. Awọn aiyipada isẹ ti taara mode. Ti o ba yan awọn taara mode, awọn PLL din awọn ipari ti awọn ọna esi lati gbe awọn ti o kere ṣee jitter ni PLL o wu. Ni ipo yii, PLL ko ni isanpada fun eyikeyi awọn nẹtiwọọki aago. Ti o ba yan awọn deede mode, PLL isanpada fun awọn idaduro ti awọn ti abẹnu aago nẹtiwọki lo nipa aago o wu. Ti o ba ti tun lo PLL lati wakọ ohun ita aago pin pin, waye a bamu alakoso ayipada ti awọn ifihan agbara lori awọn wu pin. Ti o ba yan awọn amuṣiṣẹpọ orisun mode, idaduro aago lati PIN to I/O input Forukọsilẹ ibaamu idaduro data lati pin to I/O input Forukọsilẹ. Ti o ba yan awọn ita esi mode, o gbọdọ so fbclk input ibudo si ohun input pin. Asopọ-ipele igbimọ gbọdọ sopọ mejeeji PIN igbewọle ati ibudo iṣelọpọ aago ita, fboutclk. Ibudo fbclk wa ni ibamu pẹlu aago titẹ sii. Ti o ba yan awọn ifipamọ idaduro odo mode, awọn PLL gbọdọ ifunni ohun ita aago pin pin ati ki o isanpada fun idaduro ti a ṣe nipasẹ ti pin. Ifihan agbara ti a ṣe akiyesi lori pin jẹ mimuuṣiṣẹpọ si aago titẹ sii. Iṣẹjade aago PLL so pọ si ibudo altbidir ati ki o wakọ zdbfbclk gẹgẹbi ibudo iṣelọpọ. Ti PLL ba tun n ṣe awakọ nẹtiwọọki aago inu, iyipada alakoso ti o baamu ti nẹtiwọọki yẹn yoo waye. Ti o ba yan awọn lvds mode, kanna data ati aago ibasepo ti awọn pinni ni ti abẹnu SERDES Yaworan Forukọsilẹ ti wa ni muduro. Ipo naa sanpada fun awọn idaduro ni nẹtiwọọki aago LVDS, ati laarin PIN data ati PIN titẹ sii aago si awọn ọna iforukọsilẹ gbigba SERDES.
Nọmba ti Agogo	1–9	Pato nọmba awọn aago iṣejade ti o nilo fun ẹrọ kọọkan ninu apẹrẹ PLL. Awọn eto ti o beere fun ipo igbohunsafẹfẹ, iyipada alakoso, ati iṣẹ-ṣiṣe ni a fihan da lori nọmba awọn aago ti a yan.
Pato Igbohunsafẹfẹ VCO	Tan-an tabi Pa a	Gba ọ laaye lati ni ihamọ igbohunsafẹfẹ VCO si iye pàtó kan. Eyi wulo nigba ṣiṣẹda PLL kan fun ipo ita LVDS, tabi ti iwọn igbesẹ iyipada ipele ti o ni agbara kan pato ba fẹ.
*tesiwaju…*

Paramita	Ofin Iye	Apejuwe
VCO Igbohunsafẹfẹ (1)	—	• Nigbawo Mu awọn paramita aago iṣejade ti ara ṣiṣẹ ti wa ni titan- ṣe afihan igbohunsafẹfẹ VCO ti o da lori awọn iye fun Igbohunsafẹfẹ Aago, Okunfa isodipupo (M-Counter), ati Opin ipin (N-Counter). • Nigbawo Mu awọn paramita aago iṣejade ti ara ṣiṣẹ ti wa ni pipa- faye gba o lati tokasi iye ti o beere fun igbohunsafẹfẹ VCO. Awọn aiyipada iye ni 600.0 MHz.
Fun aago agbaye orukọ	Tan-an tabi Pa a	Gba ọ laaye lati tunrukọ orukọ aago ti o wu jade.
Orukọ aago	—	Orukọ aago olumulo fun Awọn ihamọ Oniru Afoyemọ (SDC).
Igbohunsafẹfẹ ti o fẹ	—	Sọtọka igbohunsafẹfẹ aago iṣejade ti ibudo aago ti o baamu ti o baamu, outclk[], ni MHz. Awọn aiyipada iye ni 100.0 MHz. Awọn iye ti o kere julọ ati ti o pọju da lori ẹrọ ti a lo. PLL nikan ka awọn nọmba ni awọn aaye eleemewa mẹfa akọkọ.
Igbohunsafẹfẹ gangan	—	Gba ọ laaye lati yan igbohunsafẹfẹ aago iṣejade gangan lati atokọ ti awọn loorekoore ti o ṣee ṣe. Iye aiyipada jẹ ipo igbohunsafẹfẹ ti o sunmọ julọ si igbohunsafẹfẹ ti o fẹ.
Alakoso Yi lọ sipo	ps or awọn iwọn	Ni pato apakan iyipada alakoso fun ibudo aago iṣẹjade ti o baamu, outclk[], ni picoseconds (ps) tabi awọn iwọn.
Yipada Alakoso ti o fẹ	—	Ni pato iye ti o beere fun iyipada alakoso. Awọn aiyipada iye ni 0 p.
Gangan Alakoso Yi lọ	—	Gba ọ laaye lati yan iyipada alakoso gangan lati atokọ ti awọn iye iyipada alakoso ti o ṣee ṣe. Iye aiyipada jẹ iyipada alakoso ti o sunmọ julọ si iyipada alakoso ti o fẹ.
Fẹ Ojuse ọmọ	0.0–100.0	Ni pato iye ti o beere fun iṣẹ-ṣiṣe. Awọn aiyipada iye ni 50.0%.
Gangan Ojuse ọmọ	—	Gba ọ laaye lati yan iṣẹ-ṣiṣe ojuṣe gangan lati atokọ ti awọn iye akoko iṣẹ ṣiṣe aṣeyọri. Iye aiyipada ni akoko iṣẹ ṣiṣe aṣeyọri ti o sunmọ julọ si iṣẹ-ṣiṣe ti o fẹ.
Okunfa isodipupo (M-Counter) (2)	4–511	Pato isodipupo ifosiwewe ti M-counter. Iwọn ofin ti M counter jẹ 4-511. Bibẹẹkọ, awọn ihamọ lori iwọn igbohunsafẹfẹ PFD ti ofin ti o kere ju ati igbohunsafẹfẹ VCO ti ofin ti o pọ julọ ṣe ihamọ sakani counter M ti o munadoko si 4–160.
Opin ipin (N-Counter) (2)	1–511	Pato ipin ipin ti N-counter. Iwọn ofin ti counter N jẹ 1-511. Bibẹẹkọ, awọn ihamọ lori iwọn igbohunsafẹfẹ PFD ti ofin ti o kere ju ni ihamọ ibiti o munadoko ti counter N si 1-80.
Opin ipin (C-Counter) (2)	1–511	So ipin ifosiwewe fun aago o wu (C-counter).

Paramita yii wa nikan nigbati Mu awọn paramita aago iṣejade ti ara wa ni pipa.

Paramita yii wa nikan nigbati Mu awọn paramita aago iṣejade ti ara wa ni titan.

IOPLL IP Core Parameters – Taabu Eto

Table 2. IOPLL IP mojuto paramita – Eto Tab

Paramita	Ofin Iye	Apejuwe
Tito Bandiwidi PLL	Kekere, Alabọde, tabi Ga	Ṣeto eto tito tẹlẹ bandiwidi PLL. Aṣayan aiyipada jẹ Kekere.
PLL laifọwọyi Tun	Tan-an tabi Pa a	Ni adase atunto PLL funrararẹ lori pipadanu titiipa.
Ṣẹda igbewọle keji clk 'refclk1'	Tan-an tabi Pa a	Tan-an lati pese aago afẹyinti ti o so mọ PLL rẹ ti o le yipada pẹlu aago itọkasi atilẹba rẹ.
Igbohunsafẹfẹ Aago Itọkasi Keji	—	Yan awọn igbohunsafẹfẹ ti awọn keji input aago ifihan agbara. Awọn aiyipada iye ni 100.0 MHz. Iwọn to kere julọ ati iye to pọju da lori ẹrọ ti a lo.
Ṣẹda ifihan 'active_clk' lati tọka aago titẹ sii ni lilo	Tan-an tabi Pa a	Tan-an lati ṣẹda iṣẹjade ti nṣiṣe lọwọ. Ijade ti nṣiṣe lọwọ tọkasi aago titẹ sii eyiti o wa ni lilo nipasẹ PLL. Ifihan kekere ti o wujade tọkasi refclk ati ifihan agbara ti o ga julọ tọkasi refclk1.
Ṣẹda ifihan 'clkbad' fun ọkọọkan awọn aago titẹ sii	Tan-an tabi Pa a	Tan-an lati ṣẹda awọn abajade clkbad meji, ọkan fun aago titẹ sii kọọkan. Ifihan kekere ti o wujade tọkasi aago naa n ṣiṣẹ ati pe ifihan agbara giga tọkasi aago ko ṣiṣẹ.
Ipo Yipada	Iyipada Aifọwọyi, Afowoyi Yipada, tabi Iyipada Aifọwọyi pẹlu Yiyọkuro Afowoyi	Ni pato ipo iyipada fun ohun elo apẹrẹ. IP ṣe atilẹyin awọn ọna iyipada mẹta: Ti o ba yan awọn Iyipada Aifọwọyi mode, awọn PLL circuitry diigi aago itọkasi ti o yan. Ti aago kan ba duro, Circuit yoo yipada laifọwọyi si aago afẹyinti ni awọn akoko aago diẹ ati ṣe imudojuiwọn awọn ifihan agbara ipo, clkbad ati activeclk. Ti o ba yan awọn Afowoyi Yipada mode, nigbati awọn iṣakoso ifihan agbara, extswitch, ayipada lati kannaa ga to kannaa kekere, ati ki o duro kekere fun o kere mẹta aago iyika, awọn input aago yipada si awọn miiran aago. Awọn extswitch le ti wa ni ti ipilẹṣẹ lati FPGA mojuto kannaa tabi input pin. Ti o ba yan Iyipada Aifọwọyi pẹlu Yiyọkuro Afowoyi mode, nigbati awọn extswitch ifihan agbara ni kekere, idojuk awọn laifọwọyi yipada iṣẹ. Niwọn igba ti extswitch wa ni kekere, iṣẹ-ṣiṣe iyipada siwaju ti dina. Lati yan ipo yii, awọn orisun aago meji rẹ gbọdọ ṣiṣẹ ati igbohunsafẹfẹ ti awọn aago meji ko le yatọ nipasẹ diẹ sii ju 20%. Ti awọn aago mejeeji ko ba wa lori igbohunsafẹfẹ kanna, ṣugbọn iyatọ akoko wọn wa laarin 20%, bulọọki wiwa pipadanu aago le rii aago ti o sọnu. PLL ṣeese ju silẹ ni titiipa lẹhin titẹ sii aago PLL ati nilo akoko lati tii lẹẹkansi.
Idaduro Yipada	0–7	Ṣe afikun iye kan pato ti idaduro ọmọ si ilana iyipada. Iye aiyipada jẹ 0.
Wiwọle si ibudo iṣẹjade PLL LVDS_CLK/ LOADEN	Alaabo, Mu LVDS_CLK ṣiṣẹ GBIGBE 0, tabi Mu LVDS_CLK ṣiṣẹ GBIGBE 0 & 1	Yan Mu LVDS_CLK/LOADEN ṣiṣẹ or Mu LVDS_CLK/ LOADEN 0 & 1 ṣiṣẹ lati jeki awọn PLL lvds_clk tabi fifuye o wu ibudo. Mu paramita yii ṣiṣẹ bi o ba jẹ pe PLL jẹ ifunni LVDS SERDES bulọki pẹlu PLL ita. Nigbati o ba nlo awọn ebute oko oju omi I/O PLL pẹlu awọn ebute oko oju omi LVDS, outclk [0..3] ni a lo fun awọn ebute oko oju omi lvds_clk [0,1] ati fifuye [0,1], outclk4 le ṣee lo fun awọn ebute oko oju omi.
Mu iraye si ibudo igbejade PLL DPA	Tan-an tabi Pa a	Tan-an lati mu ibudo igbejade PLL DPA ṣiṣẹ.
*tesiwaju…*

Paramita	Ofin Iye	Apejuwe
Mu iraye si ibudo iṣelọpọ aago PLL ita	Tan-an tabi Pa a	Tan-an lati mu ibudo iṣelọpọ aago PLL ṣiṣẹ.
Pato iru outclk lati ṣee lo bi orisun extclk_out[0].	C0 – C8	Ni pato ibudo outclk lati ṣee lo bi orisun extclk_out[0].
Pato iru outclk lati ṣee lo bi orisun extclk_out[1].	C0 – C8	Ni pato ibudo outclk lati ṣee lo bi orisun extclk_out[1].

Cascading Tab

Table 3. IOPLL IP mojuto paramita - Cascading Tab3

Paramita	Ofin Iye	Apejuwe
Ṣẹda ifihan agbara 'kascade jade' lati sopọ pẹlu PLL kan ibosile	Tan-an tabi Pa a	Tan-an lati ṣẹda ibudo cascade_out, eyiti o tọka si pe PLL yii jẹ orisun ati sopọ pẹlu opin irin ajo (isalẹ) PLL.
Pato eyi ti outclk lati ṣee lo bi orisun cascading	0–8	Ni pato orisun cascading.
Ṣẹda adjpllin tabi ifihan agbara cclk lati sopọ pẹlu PLL oke kan	Tan-an tabi Pa a	Tan-an lati ṣẹda ibudo titẹ sii, eyiti o tọka pe PLL yii jẹ opin irin ajo ati sopọ pẹlu orisun kan (oke oke) PLL.

Taabu Atunto Yiyi

Table 4. IOPLL IP mojuto paramita - Yiyi to atunto Tab

Paramita	Ofin Iye	Apejuwe
Jeki atunto to ni agbara ti PLL	Tan-an tabi Pa a	Tan-an jeki atunto agbara ti PLL yii (ni apapo pẹlu PLL Reconfig Intel FPGA IP mojuto).
Mu iraye si awọn ebute oko oju omi alakoso ti o ni agbara	Tan-an tabi Pa a	Tan-an jeki awọn ìmúdàgba alakoso ayipada ni wiwo pẹlu PLL.
MIF generation Aṣayan (3)	Ṣẹda MIF tuntun File, Ṣafikun iṣeto ni MIF ti o wa tẹlẹ File, ati Ṣẹda MIF File nigba IP generation	Boya ṣẹda titun .mif file ti o ni awọn ti isiyi iṣeto ni ti I/O PLL, tabi fi yi iṣeto ni to wa tẹlẹ .mif file. O le lo .mif file lakoko atunto ìmúdàgba lati tunto I/O PLL si awọn eto lọwọlọwọ rẹ.
Ona to New MIF file (4)	—	Tẹ awọn ipo ati file oruko titun .mif file lati ṣẹda.
Ona to wa tẹlẹ MIF file (5)	—	Tẹ awọn ipo ati file orukọ ti wa tẹlẹ .mif file o pinnu lati fi kun.
*tesiwaju…*

Paramita yii wa nikan nigbati Mu atunto atunto agbara ti PLL wa ni titan.

Paramita yii wa nikan nigbati Ṣe ipilẹṣẹ MIF Tuntun File ti yan bi MIF Generation
Aṣayan.

Paramita	Ofin Iye	Apejuwe
Mu Yiyi Alakoso Yiyi ṣiṣẹ fun Ṣiṣanwọle MIF (3)	Tan-an tabi Pa a	Tan-an lati ṣafipamọ awọn ohun-ini iyipada alakoso ti o ni agbara fun atunto PLL.
DPS Counter Yiyan (6)	C0–C8, Gbogbo C, or M	Yan counter lati faragba ìmúdàgba alakoso naficula. M jẹ counter esi ati C jẹ awọn iṣiro lẹhin-iwọn.
Nọmba ti Yiyi Alakoso Yiyi (6)	1–7	Yan nọmba awọn ilọsiwaju iyipada alakoso. Iwọn ti ilọsiwaju iṣipopada alakoso kan jẹ dogba si 1/8 ti akoko VCO. Awọn aiyipada iye ni 1.
Yiyi Alakoso Yi lọ yi bọ Alakoso (6)	Rere or Odi	Ṣe ipinnu itọsọna iyipada alakoso agbara lati fipamọ sinu PLL MIF.

Paramita yii wa nikan nigbati Fi Iṣeto kun si MIF ti o wa tẹlẹ File ti yan bi MIF generation Aṣayan

IOPLL IP mojuto paramita – To ti ni ilọsiwaju paramita Tab

Table 5. IOPLL IP mojuto paramita - To ti ni ilọsiwaju paramita Tab

Paramita	Ofin Iye	Apejuwe
To ti ni ilọsiwaju paramita	—	Ṣe afihan tabili ti awọn eto PLL ti ara ti yoo ṣe imuse ti o da lori titẹ sii rẹ.

Apejuwe iṣẹ-ṣiṣe

I/O PLL jẹ eto iṣakoso-igbohunsafẹfẹ ti o ṣe agbejade aago iṣejade nipa mimuuṣiṣẹpọ ararẹ si aago titẹ sii. PLL ṣe afiwe iyatọ alakoso laarin ifihan agbara titẹ sii ati ifihan agbara ti voltage-controlled oscillator (VCO) ati lẹhinna ṣe amuṣiṣẹpọ alakoso lati ṣetọju igun alakoso igbagbogbo (titiipa) lori igbohunsafẹfẹ ti titẹ sii tabi ifihan itọkasi. Amuṣiṣẹpọ tabi ijabọ esi odi ti eto fi agbara mu PLL lati wa ni titiipa alakoso.
O le tunto awọn PLLs bi awọn onilọpo igbohunsafẹfẹ, awọn onipinpin, awọn demodulators, awọn olupilẹṣẹ ipasẹ, tabi awọn iyika imularada aago. O le lo awọn PLL lati ṣe ina awọn igbohunsafẹfẹ iduroṣinṣin, gba awọn ifihan agbara pada lati ikanni ibaraẹnisọrọ alariwo, tabi kaakiri awọn ifihan agbara aago jakejado apẹrẹ rẹ.

Awọn bulọọki ile ti PLL

Awọn bulọọki akọkọ ti I/O PLL jẹ aṣawari igbohunsafẹfẹ alakoso (PFD), fifa idiyele, àlẹmọ lupu, VCO, ati awọn iṣiro, gẹgẹbi counter esi (M), counter-asekale counter (N), ati lẹhin- asekale ounka (C). Ilana PLL da lori ẹrọ ti o lo ninu apẹrẹ rẹ.

Paramita yii wa nikan nigbati Mu Yiyi Alakoso Yiyi ṣiṣẹ fun ṣiṣan MIF ti wa ni titan.

Aṣoju I/O PLL Architecture

Awọn ofin wọnyi ni a lo nigbagbogbo lati ṣe apejuwe ihuwasi ti PLL:
PLL titiipa akoko-tun mo bi awọn PLL akomora akoko. Akoko titiipa PLL jẹ akoko fun PLL lati ni ipo igbohunsafẹfẹ ibi-afẹde ati ibatan alakoso lẹhin agbara-soke, lẹhin iyipada ipo igbohunsafẹfẹ ti eto, tabi lẹhin atunto PLL kan. Akiyesi: Sọfitiwia kikopa ko ṣe awoṣe akoko titiipa PLL gidi kan. Simulation ṣe afihan akoko titiipa iyara ti ko daju. Fun pato akoko titiipa gangan, tọka si iwe data ẹrọ naa.
Ipinnu PLL — iye alekun igbohunsafẹfẹ ti o kere ju ti PLL VCO kan. Nọmba awọn die-die ninu awọn iṣiro M ati N pinnu iye ipinnu PLL.
PLL sample oṣuwọn-awọn FREF sampIgbohunsafẹfẹ ling nilo lati ṣe alakoso ati atunṣe igbohunsafẹfẹ ni PLL. PLL sample oṣuwọn fREF / N.

Titiipa PLL

Titiipa PLL da lori awọn ifihan agbara titẹ sii meji ninu aṣawari igbohunsafẹfẹ alakoso. Ifihan agbara titiipa jẹ abajade asynchronous ti awọn PLLs. Nọmba awọn iyika ti o nilo lati ẹnu-ọna ifihan agbara titiipa da lori aago titẹ sii PLL eyiti o ṣe aago Circuit titiipa-gated. Pin akoko titiipa ti o pọju ti PLL nipasẹ akoko ti aago titẹ sii PLL lati ṣe iṣiro nọmba awọn iyipo aago ti o nilo lati ẹnu-ọna ifihan agbara titiipa.

Awọn ọna ṣiṣe

IOPLL IP mojuto ṣe atilẹyin awọn ọna esi aago mẹfa oriṣiriṣi. Ipo kọọkan ngbanilaaye isodipupo aago ati pipin, iyipada alakoso, ati siseto-ọmọ-iṣẹ.

Awọn aago iṣejade

IOPLL IP mojuto le ṣe ina awọn ifihan agbara iṣelọpọ aago mẹsan. Awọn ifihan agbara aago ti ipilẹṣẹ aago mojuto tabi awọn bulọọki ita ita mojuto.
O le lo ifihan agbara atunto lati tun iye aago iṣejade pada si 0 ati mu awọn aago iṣejade PLL ṣiṣẹ.
Aago o wu kọọkan ni eto awọn eto ti o beere nibiti o ti le pato awọn iye ti o fẹ fun ipo igbohunsafẹfẹ, iyipada alakoso, ati iṣẹ-ṣiṣe. Awọn eto ti o fẹ jẹ awọn eto ti o fẹ lati ṣe ninu apẹrẹ rẹ.

Awọn iye gangan fun igbohunsafẹfẹ, iyipada alakoso, ati iṣẹ-ṣiṣe iṣẹ jẹ awọn eto ti o sunmọ julọ (isunmọ ti o dara julọ ti awọn eto ti o fẹ) ti o le ṣe imuse ni agbegbe PLL.

Reference Aago Yipada

Ẹya iyipada aago itọkasi gba PLL laaye lati yipada laarin awọn aago titẹ sii itọkasi meji. Lo ẹya yii fun idinku aago, tabi fun ohun elo agbegbe aago meji gẹgẹbi ninu eto kan. Eto naa le tan aago laiṣe ti aago akọkọ ba duro ṣiṣiṣẹ.
Lilo awọn itọkasi aago switchover ẹya-ara, o le pato awọn igbohunsafẹfẹ fun awọn keji input aago, ki o si yan awọn mode ati idaduro fun awọn yipada.

Wiwa pipadanu aago ati bulọki iyipada aago ni awọn iṣẹ wọnyi:

Ṣe abojuto ipo aago itọkasi. Ti aago itọkasi ba kuna, aago naa yoo yipada laifọwọyi si orisun titẹ sii aago afẹyinti. Aago naa ṣe imudojuiwọn ipo clkbad ati awọn ifihan agbara clk lati titaniji iṣẹlẹ naa.
Yi aago itọkasi pada ati siwaju laarin awọn igbohunsafẹfẹ oriṣiriṣi meji. Lo ifihan agbara extswitch lati ṣakoso iṣẹ iyipada pẹlu ọwọ. Lẹhin ti iyipada ba waye, PLL le padanu titiipa fun igba diẹ ki o lọ nipasẹ ilana ṣiṣe iṣiro.

PLL-to-PLL Cascading

Ti o ba ṣaja awọn PLLs ninu apẹrẹ rẹ, orisun (soke) PLL gbọdọ ni eto bandiwidi kekere, lakoko ti opin irin ajo (isalẹ) PLL gbọdọ ni eto bandiwidi giga kan. Lakoko tituka, abajade ti orisun PLL ṣiṣẹ bi aago itọkasi (titẹwọle) ti ibi-ajo PLL. Awọn eto bandiwidi ti PLLs cascaded gbọdọ jẹ iyatọ. Ti awọn eto bandiwidi ti awọn PLL ti kasikedi jẹ kanna, awọn PLLs cascaded le ampariwo alakoso gbe ariwo ni awọn igbohunsafẹfẹ kan.Orisun aago titẹ sii adjpllin ni a lo fun isunmọ laarin awọn PLLs ida ti o fọ.

Awọn ibudo

Table 6. IOPLL IP mojuto Ports

Paramita	Iru	Ipo	Apejuwe
refclk	Iṣawọle	Ti beere fun	Awọn orisun aago itọkasi ti o iwakọ I/O PLL.
akọkọ	Iṣawọle	Ti beere fun	Ibudo atunto asynchronous fun awọn aago iṣejade. Wakọ ibudo yii ga lati tun gbogbo awọn aago iṣejade pada si iye ti 0. O gbọdọ so ibudo yii pọ si ifihan iṣakoso olumulo.
fbclk	Iṣawọle	iyan	Ibudo igbewọle esi ita fun I/O PLL. IOPLL IP mojuto ṣẹda ibudo yii nigbati I/O PLL n ṣiṣẹ ni ipo esi ita tabi ipo idaduro odo. Lati pari lupu esi, asopọ ipele-igbimọ gbọdọ so ibudo fbclk ati ibudo iṣelọpọ aago ita ti I/O PLL.
fboutclk	Abajade	iyan	Awọn ibudo ti o ifunni fbclk ibudo nipasẹ awọn mimic circuitry. Ibudo fboutclk wa nikan ti I/O PLL ba wa ni ipo esi ita.
zdbfbclk	Iduro ọja	iyan	Ibudo bidirectional ti o so pọ si Circuit mimic. Yi ibudo gbọdọ sopọ si a bidirectional pin ti o ti wa gbe lori rere esi igbẹhin o wu PIN ti I/O PLL. Ibudo zdbfbclk wa nikan ti I/O PLL ba wa ni ipo idaduro odo. Lati yago fun ifihan ifihan nigba lilo ipo idaduro odo, ma ṣe gbe awọn itọpa igbimọ sori pin I/O bidirectional.
titii pa	Abajade	iyan	IOPLL IP mojuto n ṣe awakọ ibudo yii ga nigbati PLL gba titiipa. Ibudo naa wa ni giga niwọn igba ti IOPLL ti wa ni titiipa. I/O PLL n ṣe afihan ibudo titiipa nigbati awọn ipele ati awọn igbohunsafẹfẹ ti aago itọkasi ati aago esi jẹ
*tesiwaju…*

Paramita	Iru	Ipo	Apejuwe
			kanna tabi laarin ifarada Circuit titiipa. Nigbati iyatọ laarin awọn ifihan agbara aago meji ti kọja ifarada Circuit titiipa, I/O PLL npadanu titiipa.
refclk1	Iṣawọle	iyan	Keji itọkasi aago orisun ti o iwakọ I/O PLL fun aago switchover ẹya-ara.
extswitch	Iṣawọle	iyan	Sọ ifihan agbara extswitch kekere (1'b0) fun o kere ju awọn akoko aago mẹta lati yi aago pada pẹlu ọwọ.
lọwọclk	Abajade	iyan	Ifihan agbara ijade lati tọka iru orisun aago itọkasi ti o wa ni lilo nipasẹ I/O PLL.
clkbad	Abajade	iyan	Ifihan agbara ijade ti o tọkasi ipo orisun aago itọkasi dara tabi buburu.
kasikedi_jade	Abajade	iyan	Ifihan agbara ti o nbọ si isalẹ I/O PLL.
adjpllin	Iṣawọle	iyan	Ifihan agbara igbewọle ti o jẹ ifunni lati oke I/O PLL.
outclk_[]	Abajade	iyan	Aago ti njade lati I/O PLL.

IOPLL Intel FPGA IP mojuto User Itọsọna Archives

Ti ẹya IP mojuto ko ba ṣe akojọ, itọsọna olumulo fun ẹya IP mojuto ti tẹlẹ kan

IP Core Version	Itọsọna olumulo
17.0	Altera I/O Ipele Titiipa Yipu (Altera IOPLL) Itọnisọna Olumulo Core IP
16.1	Altera I/O Ipele Titiipa Yipu (Altera IOPLL) Itọnisọna Olumulo Core IP
16.0	Altera I/O Ipele Titiipa Yipu (Altera IOPLL) Itọnisọna Olumulo Core IP
15.0	Altera I/O Ipele Titiipa Yipu (Altera IOPLL) Itọnisọna Olumulo Core IP

Itan Atunyẹwo iwe fun IOPLL Intel FPGA IP Itọsọna Olumulo Core

Ẹya Iwe aṣẹ	Intel Quartus® Ẹya akọkọ	Awọn iyipada
2019.06.24	18.1	Ṣe imudojuiwọn apejuwe fun awọn igbewọle aago igbẹhin ninu Aṣoju I/O PLL Architecture aworan atọka.
2019.01.03	18.1	• imudojuiwọn awọn Wiwọle si ibudo iṣẹjade PLL LVDS_CLK/LOADEN paramita ninu awọn IOPLL IP Core Parameters – Taabu Eto tabili. • Ṣe imudojuiwọn apejuwe fun ibudo zdbfbclk ninu IOPLL IP mojuto Ports tabili.
2018.09.28	18.1	• Atunse apejuwe fun extswitch ninu awọn IOPLL IP mojuto Ports tabili. Fun lorukọ mii awọn ohun kohun IP wọnyi gẹgẹbi fun isọdọtun Intel: - Yi pada Altera IOPLL IP mojuto to IOPLL Intel FPGA IP mojuto. - Yi pada Altera PLL Reconfig IP mojuto to PLL Reconfig Intel FPGA IP mojuto. - Yi pada Arria 10 FPLL IP mojuto to fPLL Intel Arria 10/Cyclone 10 FPGA IP mojuto.

Ọjọ	Ẹya	Awọn iyipada
Oṣu Kẹfa ọdun 2017	2017.06.16	• Atilẹyin ti a ṣafikun fun awọn ẹrọ Intel Cyclone 10 GX. • Rebranded bi Intel.
Oṣu kejila ọjọ 2016	2016.12.05	Ṣe imudojuiwọn apejuwe ti ibudo akọkọ ti ipilẹ IP.
Oṣu Kẹfa ọdun 2016	2016.06.23	• Imudojuiwọn IP Core Parameters – Tabili Tabili Eto. - Ṣe imudojuiwọn ijuwe fun Iyipada Afowoyi ati Yipada Aifọwọyi pẹlu awọn igbelewọn Yipada Afowoyi. Ifihan agbara iṣakoso aago yipada ṣiṣẹ kekere. - Ṣe imudojuiwọn apejuwe fun paramita Idaduro Yipada. • Awọn iṣiro M ati C ti a ti ṣalaye fun paramita Aṣayan DPS Counter ni Awọn paramita IP Core – Tabili Taabu Atunto Yiyi. • Yi pada aago switchover orukọ ibudo lati clkswitch to extswitch ni Aṣoju I/O PLL Architecture aworan atọka.
Oṣu Karun ọdun 2016	2016.05.02	Awọn ipilẹ IP Core ti a ṣe imudojuiwọn – Tabili Tabili Atunto Iyiyi.
Oṣu Karun ọdun 2015	2015.05.04	Ṣe imudojuiwọn apejuwe naa fun Muu iraye si PLL LVDS_CLK/LOADEN o wu ibudo paramita ni IP Core Parameters – Eto Taabu tabili. Ṣafikun ọna asopọ kan si Interface Signal Laarin Altera IOPLL ati Altera LVDS SERDES IP Cores tabili ni I/O ati Iyara giga I/O ni Arria 10 Awọn ẹrọ ipin.
Oṣu Kẹjọ ọdun 2014	2014.08.18	Itusilẹ akọkọ.

Awọn iwe aṣẹ / Awọn orisun

intel UG-01155 IOPLL FPGA IP mojuto [pdf] Itọsọna olumulo
UG-01155 IOPLL FPGA IP Core, UG-01155, IOPLL FPGA IP Core, FPGA IP Core

Awọn itọkasi

Itọsọna olumulo

intel UG-01155 IOPLL FPGA IP mojuto

IOPLL Intel® FPGA IP mojuto olumulo Itọsọna