intel UG-01155 IOPLL FPGA IP isi
Emelitere maka Intel® Quartus® Prime Design Suite: 18.1
IOPLL Intel® FPGA IP isi ntuziaka onye ọrụ
Isi IOPLL Intel® FPGA IP na-enye gị ohere ịhazi ntọala nke Intel Arria® 10 na Intel Cyclone® 10 GX I/O PLL.
IOPLL IP core na-akwado atụmatụ ndị a:
- Na-akwado ụdị nzaghachi elekere isii dị iche iche: nzaghachi ozugbo, nzaghachi mpụga, nkịtị, isi mmalite mekọrịta, ihe nchekwa oge efu, yana ụdị LVDS.
- Na-ewepụta akara ngosi mmepụta elekere itoolu maka ngwaọrụ Intel Arria 10 na Intel CycloneM 10 GX.
- Na-agbanye n'etiti elekere ntinye ntụaka abụọ.
- Na-akwado ntinye PLL (adjpllin) dị n'akụkụ iji jikọọ na PLL dị elu na ọnọdụ cascading PLL.
- Na-emepụta mmalite ebe nchekwa File (.mif) na-enye ohere PLL dynamicVreconfiguration.
- Na-akwado PLL mgbanwe usoro ngbanwe.
Ozi metụtara
- Okwu mmalite nke Intel FPGA IP Cores
Na-enye ozi ndị ọzọ gbasara cores IP FPGA Intel na onye nchịkọta akụkọ paramita. - Ụdị ọrụ na ibe 9
- Elekere mmepụta na ibe 10
- Ngbanwe elekere ntụaka na ibe 10
- PLL-to-PLL Cascading na ibe 11
- IOPLL Intel FPGA IP isi ihe nleba anya ntuziaka onye ọrụ na ibe 12
Na-enye ndepụta ntuziaka onye ọrụ maka ụdị mbụ nke IOPLL Intel FPGA IP core.
Nkwado Ezinụlọ ngwaọrụ
Isi IOPLL IP na-akwado naanị ezinụlọ ngwaọrụ Intel Arria 10 na Intel Cyclone 10 GX.
IOPLL IP Core Parameters
Ihe ndezi paramita IOPLL IP na-egosi na ụdị PLL nke katalọgụ IP.
| Oke | Uru Iwu | Nkọwa |
| Ezinụlọ ngwaọrụ | Intel Aria 10, Intel
Cyclone 10 GX |
Na-akọwapụta ezinụlọ ngwaọrụ. |
| Akụkụ | — | Na-akọwapụta ngwaọrụ ezubere iche. |
| Ọsọ Ọsọ | — | Na-akọwapụta ọkwa ọsọ maka ngwaọrụ ezubere iche. |
| Ụdị PLL | Integer-N PLL | Na-akọwapụta usoro eji maka isi IOPLL IP. Naanị nhọrọ iwu bụ Integer-N PLL. Ọ bụrụ na ịchọrọ obere PLL, ị ga-eji fPLL Intel Arria 10/Cyclone 10 FPGA IP core. |
| Ugboro elekere ntụaka | — | Na-akọwapụta ugboro ntinye maka elekere ntinye, refclk, na MHz. Uru ndabara bụ 100.0 MHz. Opekempe yana uru kachasị dabere na ngwaọrụ ahọpụtara. |
| Kwado ọdụ ụgbọ mmiri ekpochi akpọchi | Gbanwuo ma ọ bụ gbanyụọ | Gbanwuo ka ọ mee ka ọdụ ụgbọ mmiri akpọchiri. |
| Kwado parampat elekere mmepụta anụ ahụ | Gbanwuo ma ọ bụ gbanyụọ | Gbanye ka ịbanye parampat counter PLL anụ ahụ kama ịkọwapụta ugboro elekere mmepụta achọrọ. |
| Ụdị ọrụ | kpọmkwem, nzaghachi mpụga, nkịtị, isi mmalite mekọrịta, ihe nchekwa oge efu efu, ma ọ bụ lvds | Na-akọwapụta ọrụ PLL. Ọrụ ndabara bụ kpọmkwem
ọnọdụ. • Ọ bụrụ na ị họrọ kpọmkwem mode, PLL na-ebelata ogologo nke ụzọ nzaghachi iji mepụta obere jitter na mmepụta PLL. A na-emegharị elekere n'ime ime na elekere elekere nke PLL n'ihe gbasara ntinye elekere PLL. Na ọnọdụ a, PLL anaghị akwụ ụgwọ maka netwọk elekere ọ bụla. • Ọ bụrụ na ị họrọ nkịtị mode, PLL na-akwụ ụgwọ maka igbu oge nke netwọk elekere ime nke mmepụta elekere na-eji. Ọ bụrụ na a na-ejikwa PLL kwọọ ntụtụ mmepụta elekere dị n'èzí, ngbanwe oge kwekọrọ na mgbama na ntụtụ mmepụta na-apụta. • Ọ bụrụ na ị họrọ isi mmalite mekọrịta mode, oge igbu oge site na pin gaa na ndekọ ntinye I/O dabara na igbu oge data site na pin gaa na ndekọ ntinye I/O. • Ọ bụrụ na ị họrọ nzaghachi mpụga mode, ị ga-ejikọrịrị fbclk ọdụ ụgbọ mmiri na ntụtụ ntinye. Njikọ ọkwa bọọdụ ga-ejikọrịrị ma pin ntinye yana ọdụ mpụta elekere mpụta, fboutclk. Ọdụ ụgbọ mmiri fbclk dabara na elekere ntinye. • Ọ bụrụ na ị họrọ ihe nchekwa oge efu efu ọnọdụ, PLL ga-enyerịrị pin mmepụta elekere na mpụga ma kwụọ ụgwọ maka igbu oge nke pin ahụ webatara. A na-ejikọta mgbama a hụrụ na ntụtụ na elekere ntinye. Mmepụta elekere PLL na-ejikọta na ọdụ ụgbọ mmiri altbidir ma na-ebugharị zdbfbclk dị ka ọdụ ụgbọ mmiri mmepụta. Ọ bụrụ na PLL na-anyakwa netwọk elekere ime, ngbanwe usoro nke netwọk ahụ na-eme. • Ọ bụrụ na ị họrọ lvds mode, a na-edobe otu data na mmekọrịta oge elekere nke ntụtụ na ndekọ njide nke ime SERDES. Ụdị ahụ na-akwụ ụgwọ maka igbu oge dị na netwọk elekere LVDS, yana n'etiti ntụtụ data na ntụtụ ntinye elekere na okporo ụzọ ndekọ aha SERDES. |
| Ọnụọgụ nke elekere | 1–9 | Na-akọwapụta ọnụọgụ elekere mmepụta achọrọ maka ngwaọrụ ọ bụla na nhazi PLL. A na-egosi ntọala nke achọrọ maka oge mmepụta, mgbanwe nke oge, na okirikiri ọrụ dabere na ọnụọgụ elekere ahọpụtara. |
| Ezipụta ugboro ugboro VCO | Gbanwuo ma ọ bụ gbanyụọ | Na-enye gị ohere machibido ugboro VCO ka ọ bụrụ uru akọwapụtara. Nke a bara uru mgbe ị na-eke PLL maka ọnọdụ mpụga LVDS, ma ọ bụ ọ bụrụ na achọrọ nha ngbanwe usoro ike dị mkpa. |
| gara n'ihu… | ||
| Oke | Uru Iwu | Nkọwa |
| Ugboro VCO (1) | — | • Mgbe ole Kwado parampat elekere mmepụta anụ ahụ agbanwuru - na-egosiputa ugboro VCO dabere na ụkpụrụ maka Ugboro elekere ntụaka, Ihe na-abawanye ụba (M-Counter), na Nkewa ihe (N-Counter).
• Mgbe ole Kwado parampat elekere mmepụta anụ ahụ agbanyụrụ - na-enye gị ohere ịkọwa uru achọrọ maka ugboro VCO. Uru ndabara bụ 600.0 MHz. |
| Nye aha elekere ụwa | Gbanwuo ma ọ bụ gbanyụọ | Na-enye gị ohere ịnyegharị aha elekere mmepụta aha. |
| Aha elekere | — | Aha elekere onye ọrụ maka Mgbochi Mwepụta nke Synopsis (SDC). |
| Ugboro ugboro achọrọ | — | Na-akọwapụta ugboro elekere mmepụta nke ọdụ ụgbọ mmiri nrụpụta kwekọrọ, outclk[], na MHz. Uru ndabara bụ 100.0 MHz. Opekempe na kacha kacha dabere na ngwaọrụ eji. PLL na-agụ naanị ọnụọgụgụ na ebe isii izizi. |
| Ugboro ugboro | — | Na-enye gị ohere ịhọrọ ugboro elekere mmepụta n'ezie site na ndepụta nke ugboro ole enwere ike iru. Uru ndabara bụ ugboro kacha nso enwere ike ruo ugboro achọrọ. |
| Ngalaba Mgbanwe Oge | ps or ogo | Na-akọwapụta ngalaba ngbanwe usoro maka ọdụ ụgbọ mmiri elekere nke kwekọrọ,
outclk[], na picoseconds (ps) ma ọ bụ ogo. |
| Mgbanwe Usoro achọrọ | — | Na-akọwapụta uru achọrọ maka ngbanwe usoro. Uru ndabara bụ
0. |
| Ngbanwe Oge Oge | — | Na-enye gị ohere ịhọrọ ngbanwe usoro n'ezie site na ndepụta nke ụkpụrụ mgbanwe usoro a ga-enweta. Uru ndabara bụ ngbanwe usoro kacha nso a ga-enweta na ngbanwe oge achọrọ. |
| Usoro ọrụ achọrọ | 0.0–100.0 | Na-akọwapụta uru achọrọ maka okirikiri ọrụ. Uru ndabara bụ
50.0%. |
| Usoro ọrụ n'ezie | — | Na-enye gị ohere ịhọrọ okirikiri ọrụ n'ezie site na ndepụta nke ụkpụrụ okirikiri ọrụ enwere ike iru. Uru ndabara bụ okirikiri ọrụ kacha nso a ga-enweta na okirikiri ọrụ achọrọ. |
| Ihe na-abawanye ụba (M-Counter)
(2) |
4–511 | Na-akọwapụta ihe na-amụba nke M-counter.
Oke iwu nke M counter bụ 4–511. Agbanyeghị, mmachi na opekempe PFD iwu kwadoro yana ugboro ugboro VCO iwu kwadoro na-amachibido oke counter M dị irè ka ọ bụrụ 4-160. |
| Nkewa ihe (N-Counter) (2) | 1–511 | Na-akọwapụta ihe nkesa nke N-counter.
Oke iwu nke counter N bụ 1–511. Agbanyeghị, mmachi na opekempe ugboro PFD iwu kwadoro na-amachibido oke ọnụọgụ N ka ọ bụrụ 1-80. |
| Nkewa ihe (C-Counter) (2) | 1–511 | Na-akọwapụta ihe nkesa maka elekere mmepụta (C-counter). |
- Oke a dị naanị mgbe Gbanyụọ paramita elekere mmepụta anụ ahụ.
- Oke a dị naanị mgbe agbanyere paramita elekere mmepụta anụ ahụ.
IOPLL IP isi paramita – tab ntọala
Tebụl 2. IOPLL IP Core Parameters - Ntọala Tab
| Oke | Uru Iwu | Nkọwa |
| Ntọala bandwit PLL | Dị ala, Ọkara, ma ọ bụ Elu | Na-akọwapụta ntọala ntọala bandwit PLL. Nhọrọ ndabara bụ
Dị ala. |
| Ntọgharị akpaaka PLL | Gbanwuo ma ọ bụ gbanyụọ | Tụgharịa PLL n'onwe ya na enweghị mkpọchi. |
| Mepụta ntinye nke abụọ clk 'refclk1' | Gbanwuo ma ọ bụ gbanyụọ | Gbanwuo ka ịnye elekere ndabere agbakwunyere na PLL gị nke nwere ike iji elekere ntụaka izizi gị gbanwee. |
| Ugboro elekere ntụaka nke abụọ | — | Na-ahọrọ ugboro nke mgbaama elekere ntinye nke abụọ. Uru ndabara bụ 100.0 MHz. Opekempe yana uru kachasị dabere na ngwaọrụ eji. |
| Mepụta mgbama 'active_clk' iji gosi elekere ntinye eji | Gbanwuo ma ọ bụ gbanyụọ | Gbanwuo ka imepụta mmepụta klikk ọrụ. Mwepụta ọrụ clk na-egosi elekere ntinye nke PLL na-eji. Mgbama mmepụta dị ala na-egosi refclk na mgbama mmepụta dị elu na-egosi refclk1. |
| Mepụta akara 'clkbad' maka elekere ntinye ọ bụla | Gbanwuo ma ọ bụ gbanyụọ | Gbanye ka ịmepụta clkbad abụọ, otu maka elekere ntinye ọ bụla. Mgbama mmepụta dị ala na-egosi na elekere na-arụ ọrụ yana mgbama mmepụta dị elu na-egosi na elekere anaghị arụ ọrụ. |
| Ụdị ngbanwe | Ngbanwe akpaaka, Ngbanwe akwụkwọ ntuziaka, ma ọ bụ Ngbanwe akpaaka na iji akwụkwọ ntuziaka | Na-akọwapụta ọnọdụ ngbanwe maka ngwa imewe. IP na-akwado ụdị ngbanwe atọ:
• Ọ bụrụ na ị họrọ Ngbanwe akpaaka ọnọdụ, sekit PLL na-enyocha elekere ntụaka ahọpụtara. Ọ bụrụ na otu elekere akwụsị, sekit ahụ na-atụgharị na-akpaghị aka na elekere nkwado ndabere na mpaghara okirikiri elekere ole na ole ma na-emelite akara ọkwa, clkbad na actictiveclk. • Ọ bụrụ na ị họrọ Ngbanwe akwụkwọ ntuziaka mode, mgbe akara njikwa, extswitch, na-agbanwe site na mgbagha dị elu gaa na mgbagha dị ala, ma nọrọ obere ma ọ dịkarịa ala elekere atọ, elekere ntinye na-agbanye na elekere ọzọ. Enwere ike ịmepụta extswitch site na mgbagha isi FPGA ma ọ bụ ntinye ntinye. • Ọ bụrụ na ịhọrọ Ngbanwe akpaaka na iji akwụkwọ ntuziaka mode, mgbe mgbama extswitch dị ala, ọ na-ewepụ ọrụ ngbanwe akpaka. Ọ bụrụhaala na extswitch ka dị ala, a na-egbochi mmegharị mgbanwe ọzọ. Iji họrọ ọnọdụ a, isi mmalite elekere abụọ ga-agbarịrịrịrị ma ugboro nke elekere abụọ enweghị ike ịdị iche karịa 20%. Ọ bụrụ na clocks abụọ adịghị n'otu oge, mana ọdịiche nke oge ha dị n'ime 20%, nkwụsị nchọpụta nkwụsị elekere nwere ike ịchọpụta elekere furu efu. O yikarịrị ka PLL ga-apụ na mkpọchi ka mgbanye ntinye elekere PLL wee chọọ oge iji kpọchie ọzọ. |
| Ngbanwe Ngbanwe | 0–7 | Na-agbakwụnye ọnụ ọgụgụ nke igbu oge okirikiri na usoro ngbanwe. Uru ndabara bụ 0. |
| Ịnweta PLL LVDS_CLK/ LOADEN ọdụ ụgbọ mmiri | Agbanyụrụ, Kwado LVDS_CLK/ Ibu Ibu 0, ma ọ bụ
Kwado LVDS_CLK/ Ibu Ibu 0 & 1 |
Họrọ Kwado LVDS_CLK/LOADEN 0 or Kwado LVDS_CLK/ LOADEN 0 & 1 iji mee ka PLL lvds_clk ma ọ bụ ebupụta ọdụ ụgbọ mmiri. Na-enyere oke a aka ma ọ bụrụ na PLL na-enye ngọngọ LVDS SERDES na PLL mpụga.
Mgbe ị na-eji ọdụ ụgbọ mmiri I/O PLL nwere ọdụ ụgbọ mmiri LVDS, a na-eji outclk[0..3] maka ọdụ ụgbọ mmiri lvds_clk [0,1] na ibu [0,1] ọdụ ụgbọ mmiri, enwere ike iji outclk4 maka ọdụ ụgbọ mmiri coreclk. |
| Kwado ohere ịbanye n'ọdụ ụgbọ mmiri PLL DPA | Gbanwuo ma ọ bụ gbanyụọ | Gbanye iji mee ka ọdụ ụgbọ mmiri PLL DPA nwee ike. |
| gara n'ihu… | ||
| Oke | Uru Iwu | Nkọwa |
| Kwado ohere ịbanye n'ọdụ ụgbọ mmiri mmepụta elekere PLL | Gbanwuo ma ọ bụ gbanyụọ | Gbanye iji mee ka ọdụ ụgbọ mmiri mmepụta elekere PLL dị na mpụga. |
| Na-akọwapụta outclk nke a ga-eji dị ka isi mmalite extclk_out[0]. | C0 – C8 | Na-akọwapụta ọdụ ụgbọ mmiri outclk a ga-eji dị ka isi mmalite extclk_out[0]. |
| Na-akọwapụta outclk nke a ga-eji dị ka isi mmalite extclk_out[1]. | C0 – C8 | Na-akọwapụta ọdụ ụgbọ mmiri outclk a ga-eji dị ka isi mmalite extclk_out[1]. |
Taabụ cascading
Isiokwu 3. IOPLL IP Core Parameters - Cascading Tab3
| Oke | Uru Iwu | Nkọwa |
| Mepụta akara 'cascade out' iji jikọọ na PLL mgbada | Gbanwuo ma ọ bụ gbanyụọ | Gbanwuo ka ịmepụta ọdụ ụgbọ mmiri cascade_out, nke na-egosi na PLL a bụ isi iyi yana jikọọ na ebe ebe (n'okpuru ala) PLL. |
| Na-akọwapụta mpụ nke a ga-eji dị ka isi iyi ntugharị | 0–8 | Na-akọwapụta isi mmalite nke cascading. |
| Mepụta akara adjpllin ma ọ bụ cclk iji jikọọ na PLL dị elu | Gbanwuo ma ọ bụ gbanyụọ | Gbanwuo ka ịmepụta ọdụ ụgbọ mmiri ntinye, nke na-egosi na PLL a bụ ebe njedebe na jikọọ na isi iyi (elu) PLL. |
Taabụ nhazigharị dị ike
Tebụl 4. IOPLL IP Core Parameters – Dynamic Reconfiguration Tab
| Oke | Uru Iwu | Nkọwa |
| Kwado nhazigharị PLL siri ike | Gbanwuo ma ọ bụ gbanyụọ | Gbanwuo mee ka nhazigharị ike nke PLL a (na njikọ PLL Reconfig Intel FPGA IP core). |
| Kwado ohere ịnweta ọdụ ụgbọ mmiri na-agbanwe oge na-agbanwe agbanwe | Gbanwuo ma ọ bụ gbanyụọ | Gbanwuo nwee ike ime ihe ngbanwe usoro mgbanwe na PLL. |
| Nhọrọ MIF Generation (3) | Mepụta MIF ọhụrụ File, Tinye nhazi na MIF dị adị File, na Mepụta MIF File n'oge IP Generation | Ma mepụta .mif ọhụrụ file nwere nhazi nke ugbu a nke I/O PLL, ma ọ bụ tinye nhazi a na .mif dị file. Ị nwere ike iji nke a .mif file n'oge dynamic reconfiguration ka reconfigure I/O PLL na ya ugbu a ntọala. |
| Ụzọ gaa MIF ọhụrụ file (4) | — | Tinye ebe na file aha nke ọhụrụ .mif file a ga-eke. |
| Ụzọ maka MIF dị adị file (5) | — | Tinye ebe na file aha nke di .mif file i bu n'obi ịgbakwunye na. |
| gara n'ihu… | ||
- Oke a dị naanị mgbe agbanwuru ike nhazigharị PLL.
- Oke a dị naanị mgbe Mepụta MIF ọhụrụ File ahọpụtara dị ka MIF Generation
Nhọrọ.Oke Uru Iwu Nkọwa Kwado Mgbanwe Oge Na-agbanwe agbanwe maka MIF gụgharia (3) Gbanwuo ma ọ bụ gbanyụọ Gbanwuo ka ịchekwaa akụrụngwa ngbanwe oge siri ike maka nhazigharị PLL. Nhọrọ Counter DPS (6) C0–C8, Ihe niile C, or M
Na-ahọpụta counter ka ọ ga-eme mgbanwe usoro dị ike. M bụ counter nzaghachi na C bụ ọnụ ọgụgụ post-scale counters. Ọnụọgụ nke Mgbanwe Oge Na-agbanwe agbanwe (6) 1–7 Na-ahọpụta ọnụọgụgụ ngbanwe nke usoro. Nha otu ngbanwe ngbanwe nke otu oge ruru 1/8 nke oge VCO. Uru ndabara bụ 1. Ntuziaka Ngbanwe Na-agbanwe agbanwe (6) Nke dị mma or Ihe ọjọọ
Na-ekpebi ntụzịaka ngbanwe usoro ike iji chekwaa n'ime PLL MIF. - Oke a dị naanị mgbe Tinye nhazi na MIF dị adị File ahọpụtara dị ka MIF Generation Nhọrọ
IOPLL IP Core Parameters – Advanced Parameters Tab
Tebụl 5. IOPLL IP Core Parameters – Advanced Parameters Tab
| Oke | Uru Iwu | Nkọwa |
| Oke oke | — | Na-egosiputa tebụl ntọala PLL anụ ahụ nke a ga-emejuputa dabere na ntinye gị. |
Nkọwa ọrụ
- Otu I/O PLL bụ usoro njikwa ugboro ole na-ewepụta elekere mmepụta site na ịmekọrịta onwe ya na elekere ntinye. PLL na-atụnyere ọdịiche nke akụkụ dị n'etiti mgbama ntinye na mgbama mmepụta nke voltage-controlled oscillator (VCO) wee na-eme mmekọrịta nke usoro iji nọgide na-enwe akụkụ akụkụ (mkpọchi) na ugboro ole ndenye ma ọ bụ nrụtụ aka. Mmekọrịta ma ọ bụ nzaghachi nzaghachi na-adịghị mma nke sistemu ahụ na-amanye PLL ka akpọchie oge.
- Ị nwere ike hazie PLL dị ka ndị na-ebuwanye ibu ugboro ugboro, ndị nkesa, ndị na-eme ihe ngosi, ndị na-emepụta ihe, ma ọ bụ sekit mgbake elekere. Ị nwere ike iji PLL ka ịmepụta frequency kwụsiri ike, nwetaghachi akara sitere na ọwa nkwurịta okwu na-eme mkpọtụ, ma ọ bụ kesaa akara elekere n'oge nhazi gị niile.
Ihe mgbochi ụlọ nke PLL
Ihe mgbochi nke I/O PLL bụ ihe nchọta ugboro ugboro (PFD), mgbapụta chaja, nzacha loop, VCO, na counters, dị ka counter nzaghachi (M), counter pre-scale counter (N), na post- ọnụ ọgụgụ (C). Ihe owuwu PLL dabere na ngwaọrụ ị na-eji na imewe gị.
Oke a dị naanị mgbe agbanwuru Dynamic Phase Shift maka MIF Streaming.
Ihe owuwu I/O PLL
- A na-ejikarị okwu ndị a kọwaa omume PLL:
Oge mkpọchi PLL-nke a makwaara dị ka oge nnweta PLL. Oge mkpọchi PLL bụ oge PLL ga-enweta ọnụọgụgụ ebumnuche na mmekọrịta oge mgbe ike gwụchara, mgbe mgbanwe mgbanwe ugboro ugboro, ma ọ bụ mgbe nrụpụta PLL gasịrị. Mara: Ngwa simulation anaghị egosipụta oge mkpọchi PLL. Simulation na-egosi oge mkpọchi ngwa ngwa na-enweghị isi. Maka nkọwapụta oge mkpọchi n'ezie, rụtụ aka na mpempe akwụkwọ ngwaọrụ. - Mkpebi PLL — uru nkwalite ugboro ole kacha nta nke PLL VCO. Ọnụọgụ nke ibe n'ibe dị na M na N na-ekpebi uru mkpebi PLL.
- PLL sample ọnụego — ndị FREF sampling ugboro achọrọ iji rụọ usoro na mmezi ugboro na PLL. Ndị PLL sampỌnụego ya bụ fREF/N.
Mkpọchi PLL
Mkpọchi PLL dabere na nrịbama ntinye abụọ dị na nchọta ugboro ugboro. Mgbama mkpọchi bụ mmepụta asynchronous nke PLL. Ọnụọgụ okirikiri achọrọ iji banye mgbama mkpọchi na-adabere na elekere ntinye PLL nke na-emechi sekit mkpọchi gated. Kewaa oge mkpọchi kacha elu nke PLL site na oge nke elekere ntinye PLL iji gbakọọ ọnụọgụ elekere elekere achọrọ iji banye mgbama mkpọchi.
Ụdị ọrụ
Isi IOPLL IP na-akwado ụdị nzaghachi elekere isii dị iche iche. Ụdị nke ọ bụla na-enye ohere ka elekere na-amụba na nkewa, mgbanwe usoro, na mmemme usoro okirikiri ọrụ.
Mmepụta elekere
- Isi IOPLL IP nwere ike iwepụta akara mmepụta elekere itoolu. Mmepụta elekere emepụtara na-egosi elekere isi ma ọ bụ mgbochi mpụga na mpụga isi.
- Ị nwere ike iji mgbaama nrụpụta iji tọgharịa uru elekere mmepụta na 0 wee gbanyụọ elekere mmepụta PLL.
- Elekere ọ bụla na-arụpụta nwere ntọala ntọala achọrọ ebe ị nwere ike ịkọwapụta ụkpụrụ achọrọ maka oge mmepụta, mgbanwe oge, na okirikiri ọrụ. Ntọala achọrọ bụ ntọala nke ịchọrọ itinye n'ime imewe gị.
- Ụkpụrụ ziri ezi maka ugboro ugboro, ngbanwe oge, na ọrụ ọrụ bụ ntọala kacha nso (nke kachasị mma nke ntọala achọrọ) nke enwere ike imejuputa na sekit PLL.
Ngbanwe elekere ntụaka
Njirimara ngbanwe elekere na-enye ohere ka PLL gbanwee n'etiti elekere ntinye ntụaka abụọ. Jiri njirimara a maka ịgbagharị elekere, ma ọ bụ maka ngwa ngalaba elekere abụọ dịka na sistemụ. Sistemu nwere ike ịgbanwuo elekere anaghị arụ ọrụ ma ọ bụrụ na elekere mbụ kwụsịrị ịgba ọsọ.
N'iji njirimara ntụgharị ntụgharị elekere, ị nwere ike ịkọwa ugboro ole maka elekere ntinye nke abụọ, wee họrọ ọnọdụ na igbu oge maka ntụgharị.
Nchọpụta ọnwụ elekere na ngọngọ ntụgharị elekere nwere ọrụ ndị a:
- Na-enyocha ọkwa elekere ntụaka. Ọ bụrụ na elekere ntụaka ada ada, elekere na-agbanye na-akpaghị aka na isi mmalite ntinye elekere. Elekere ahụ na-emelite ọkwa clkbad na akara actlk iji mee ka mmemme ahụ mara.
- Na-atụgharị elekere ntụaka azụ na azụ n'etiti ugboro abụọ dị iche iche. Jiri mgbama extswitch iji aka jikwaa ihe mgba ọkụ. Mgbe mgbanwe gbanwere, PLL nwere ike tufuo mkpọchi nwa oge wee gafee usoro ngụkọ.
PLL-na-PLL Cascading
Ọ bụrụ na ị na-atụgharị PLL n'ime imewe gị, isi iyi (elu) PLL ga-enwerịrị ntọala bandwidth dị ala, ebe ebe ebe (n'okpuru ala) PLL ga-enwerịrị ntọala bandwit dị elu. N'oge cascading, mmepụta nke isi iyi PLL na-eje ozi dị ka elekere ntụaka (ntinye) nke ebe PLL na-aga. Ntọala bandwit nke PLLs cascaded ga-adị iche. Ọ bụrụ na ntọala bandwit nke PLL cascaded bụ otu, PLL ndị cascaded nwere ike ampmee mkpọtụ usoro n'ụfọdụ ugboro. A na-eji isi iyi ntinye elekere adjpllin maka mbanye n'etiti PLL fracturable fractional.
ọdụ ụgbọ mmiri
Isiokwu 6. IOPLL IP isi ọdụ ụgbọ mmiri
| Oke | Ụdị | Ọnọdụ | Nkọwa |
| refclk | Ntinye | Achọrọ | Isi mmalite elekere ntụaka na-ebugharị I/O PLL. |
| mbụ | Ntinye | Achọrọ | Ọdụ ụgbọ mmiri nrụpụta asynchronous maka elekere mmepụta. Were ọdụ ụgbọ mmiri a dị elu iji tọgharịa elekere mmepụta niile na uru nke 0. Ị ga-ejikọta ọdụ ụgbọ mmiri a na akara njikwa onye ọrụ. |
| fbclk | Ntinye | Nhọrọ | Ọdụ ụgbọ ntinye nzaghachi mpụga maka I/O PLL.
Isi IOPLL IP na-emepụta ọdụ ụgbọ mmiri a mgbe I/O PLL na-arụ ọrụ na ọnọdụ nzaghachi mpụga ma ọ bụ ọnọdụ nchekwa efu. Iji mezue loop nzaghachi, njikọ ọkwa bọọdụ ga-ejikọrịrị ọdụ ụgbọ mmiri fbclk na ọdụ mpụta elekere nke I/O PLL. |
| fboutclk | Mpụta | Nhọrọ | Ọdụ ụgbọ mmiri na-enye ọdụ ụgbọ mmiri fbclk site na sekit mimic.
Ọdụ ụgbọ mmiri fboutclk dị naanị ma ọ bụrụ na I/O PLL nọ na ọnọdụ nzaghachi mpụga. |
| zdbfbclk | Nke abụọ | Nhọrọ | Ọdụ ụgbọ mmiri bidirectional na-ejikọta na sekit mimic. Ọdụ ụgbọ mmiri a ga-ejikọrịrị na ntụtụ bidirectional nke etinyere na nzịza dị mma nke mpụtara nke I/O PLL.
Ọdụ ụgbọ mmiri zdbfbclk dị naanị ma ọ bụrụ na I/O PLL nọ na ọnọdụ nchekwa efu. Iji zere ntugharị uche mgbe ị na-eji ọnọdụ nchekwa efu efu, etinyela akara bọọdụ na pin I/O bidirectional. |
| akpọchiri | Mpụta | Nhọrọ | Isi IOPLL IP na-ebu ọdụ ụgbọ mmiri a dị elu mgbe PLL nwetara mkpọchi. Ọdụ ụgbọ mmiri ahụ ka dị elu ma ọ bụrụhaala na akpọchiri IOPLL. I/O PLL na-ekwupụta ọdụ ụgbọ mmiri akpọchiri mgbe usoro na ugboro nke elekere ntụaka na elekere nzaghachi bụ |
| gara n'ihu… | |||
| Oke | Ụdị | Ọnọdụ | Nkọwa |
| otu ma ọ bụ n'ime mgbachi sekit ndidi. Mgbe ọdịiche dị n'etiti mgbaama elekere abụọ karịrị nnabata sekit mkpọchi, I/O PLL na-atụfu mkpọchi. | |||
| refclk1 | Ntinye | Nhọrọ | Isi mmalite elekere nke abụọ na-ebugharị I/O PLL maka njirimara mgbanwe elekere. |
| extswitch | Ntinye | Nhọrọ | Tinye mgbama extswitch ala (1'b0) maka opekata mpe okirikiri elekere 3 ka iji aka gị gbanwee elekere. |
| ọrụ ọrụ | Mpụta | Nhọrọ | Mgbama mmepụta iji gosi isi mmalite elekere nke I/O PLL na-eji. |
| clkbad | Mpụta | Nhọrọ | Mgbama mmepụta nke na-egosi ọkwa isi mmalite elekere dị mma ma ọ bụ njọ. |
| cascade_out | Mpụta | Nhọrọ | Mgbama mmepụta na-abanye n'ime ala I/O PLL. |
| adjpllin | Ntinye | Nhọrọ | Mgbama ntinye na-enye nri site na mgbago I/O PLL. |
| outclk_[] | Mpụta | Nhọrọ | Elekere mbupụta sitere na I/O PLL. |
IOPLL Intel FPGA IP isi akwụkwọ ntuziaka onye ọrụ
Ọ bụrụ na edepụtaghị ụdị isi IP, ntuziaka onye ọrụ maka ụdị IP isi gara aga na-emetụta
| Ụdị IP Core | Ntuziaka onye ọrụ |
| 17.0 | Altera I/O Usoro-akpọchiri akpọchi (Altera IOPLL) Ntuziaka onye ọrụ IP isi |
| 16.1 | Altera I/O Usoro-akpọchiri akpọchi (Altera IOPLL) Ntuziaka onye ọrụ IP isi |
| 16.0 | Altera I/O Usoro-akpọchiri akpọchi (Altera IOPLL) Ntuziaka onye ọrụ IP isi |
| 15.0 | Altera I/O Usoro-akpọchiri akpọchi (Altera IOPLL) Ntuziaka onye ọrụ IP isi |
Akụkọ ngbanwe akwụkwọ maka ntuziaka onye ọrụ IOPLL Intel FPGA IP
| Ụdị akwụkwọ | Intel Quartus® Ụdị nke mbụ | Mgbanwe |
| 2019.06.24 | 18.1 | Emelitere nkọwa maka ntinye elekere raara onwe ya nye na Ihe owuwu I/O PLL eserese. |
| 2019.01.03 | 18.1 | • emelitere ya Ịnweta PLL LVDS_CLK/LOADEN ọdụ ụgbọ mmiri
paramita n'ime IOPLL IP isi paramita – tab ntọala okpokoro. • emelitere nkọwa maka ọdụ ụgbọ mmiri zdbfbclk dị na IOPLL IP isi ọdụ ụgbọ mmiri okpokoro. |
| 2018.09.28 | 18.1 | • Gbaziri nkọwa maka extswitch na IOPLL IP isi ọdụ ụgbọ mmiri
okpokoro. • A kpọgharịrị aha cores IP ndị a dị ka nhazigharị Intel si dị: - Gbanwee Altera IOPLL IP core ka ọ bụrụ IOPLL Intel FPGA IP core. - Gbanwee Altera PLL Reconfig IP core ka ọ bụrụ PLL Reconfig Intel FPGA IP core. - Gbanwee Arria 10 FPLL IP isi ka ọ bụrụ fPLL Intel Arria 10/Cyclone 10 FPGA IP core. |
| Ụbọchị | Ụdị | Mgbanwe |
| June 2017 | 2017.06.16 | • Nkwado agbakwunyere maka ngwaọrụ Intel Cyclone 10 GX.
• Agbanwegharịrị aha ya dị ka Intel. |
| Disemba 2016 | 2016.12.05 | Emelitere nkọwa nke ọdụ ụgbọ mmiri mbụ nke isi IP. |
| June 2016 | 2016.06.23 | • Parameters isi IP emelitere – Tebụl tab ntọala.
- Emelitere nkọwa maka ngbanwe akwụkwọ ntuziaka na akpaaka site na iji paramita mkpochapụ ntuziaka. Mgbama njikwa ngbanwe elekere dị ala. - Emelitere nkọwa maka oke igbu oge ngbanwe. • Kọmpụta M na C akọwapụtara maka paramita Nhọrọ DPS Counter na IP Core Parameters – Tebụl ndozigharị dị egwu. • Gbanwee aha ọdụ ụgbọ mmiri ngbanwe elekere site na clkswitch gaa na extswitch na eserese I/O PLL Architecture. |
| Mee 2016 | 2016.05.02 | Parameters isi IP emelitere – Tebụl ndozigharị dị egwu. |
| Mee 2015 | 2015.05.04 | Emelitere nkọwa maka Kwado ịnweta PLL LVDS_CLK/LOADEN mmepụta ọdụ ụgbọ mmiri na IP Core Parameters - Tebụl Ntọala. Agbakwunyere njikọ na Interface Signal n'etiti Altera IOPLL na Altera LVDS SERDES IP Cores table na I/O na High Speed I/O na Arria 10 Devices Chapter. |
| Ọgọst 2014 | 2014.08.18 | Ntọhapụ mbụ. |
Akwụkwọ / akụrụngwa
 |
intel UG-01155 IOPLL FPGA IP isi [pdf] Ntuziaka onye ọrụ UG-01155 IOPLL FPGA IP isi, UG-01155, IOPLL FPGA IP isi, FPGA IP isi |
