Xilinx AXI4-Stream integroidun logiikka-analysaattorin opas

Johdanto

Integrated Logic Analyzer (ILA) AXI4-Stream Interface -ytimellä on mukautettava logiikka-analysaattorin IP, jota voidaan käyttää suunnittelun sisäisten signaalien ja liitäntöjen valvontaan. ILA-ydin sisältää monia nykyaikaisten logiikka-analysaattoreiden edistyneitä ominaisuuksia, mukaan lukien loogiset liipaisuyhtälöt ja reunasiirtymätriggerit. Ydin tarjoaa myös käyttöliittymän virheenkorjaus- ja valvontaominaisuudet sekä muistikartoitetun AXI:n ja AXI4-Streamin protokollatarkistuksen. Koska ILA-ydin on synkroninen valvottavan suunnittelun kanssa, kaikkia suunnittelussasi sovellettavia kellorajoituksia sovelletaan myös ILA-ytimen komponentteihin. Suunnitelman sisäisten rajapintojen virheenkorjausta varten ILA IP on lisättävä lohkosuunnitteluun Vivado® IP -integraattorissa. Vastaavasti AXI4/AXI4-Stream-protokollan tarkistusvaihtoehto voidaan ottaa käyttöön ILA IP:lle IP-integraattorissa. Protokollarikkomukset voidaan sitten näyttää aaltomuodossa viewer Vivado-logiikkaanalysaattorista.

Ominaisuudet

• Käyttäjän valittavissa oleva mittapään porttien määrä ja anturin leveys.
• Käyttäjän valittavissa olevat tallennuskohteet, kuten lohko-RAM ja UltraRAM
• Useita anturiportteja voidaan yhdistää yhdeksi liipaisutilanteeksi.
• Käyttäjän valittavissa olevat AXI-paikat suunnittelun AXI-liitäntöjen virheenkorjaukseen.
• AXI-liitäntöjen konfiguroitavat vaihtoehdot mukaan lukien liitäntätyypit ja jäljitysample syvyys.
• Tiedot ja laukaisuominaisuus antureille.
• Useita vertailijoita ja kunkin anturin leveys ja yksittäiset portit liitäntöjen sisällä.
• Tulo-/lähtöliitännät ristiin.
• Konfiguroitava liukuhihna syöttöantureille.
• AXI4-MM- ja AXI4-Stream-protokollan tarkistus.

Lisätietoja ILA-ytimestä on Vivado Design Suiten käyttöoppaassa: Ohjelmointi ja virheenkorjaus (UG908).

IP tosiasiat

LogiCORE™ IP -tietotaulukko
Perustiedot
Tuettu laiteperhe1	Versal™ ACAP
Tuetut käyttöliittymät	IEEE-standardi 1149.1 – JTAG
Mukana Core
Design Files	RTL
Example Suunnittelu	Verilog
Testipenkki	Ei toimitettu
Rajoitukset File	Xilinx® Design Constraints (XDC)
Simulointimalli	Ei toimitettu
Tuettu S/W-ohjain	Ei käytössä
Testatut suunnitteluvirrat2
Suunnittelun sisääntulo	Vivado® Design Suite
Simulointi	Katso tuetut simulaattorit kohdasta Xilinx-suunnittelutyökalut: Julkaisutiedot-opas.
Synteesi	Vivadon synteesi
Tukea
Kaikki Vivadon IP-muutoslokit	Master Vivado IP-muutoslokit: 72775
Xilinx tuki web sivu
Huomautuksia: 1. Täydellinen luettelo tuetuista laitteista on Vivado® IP -luettelossa. 2. Katso työkalujen tuetut versiot kohdasta Xilinx-suunnittelutyökalut: Julkaisutiedot-opas.

Yliview

Sisällön navigointi suunnitteluprosessin mukaan
Xilinx®-dokumentaatio on järjestetty vakiomuotoisten suunnitteluprosessien ympärille, jotta voit löytää relevanttia sisältöä nykyiseen kehitystehtävääsi. Tämä asiakirja kattaa seuraavat suunnitteluprosessit:

• Laitteiston, IP:n ja alustan kehittäminen: PL IP -lohkojen luominen laitteistoalustalle, PL-ytimien luominen, alijärjestelmän toiminnan simulointi ja Vivado®-ajoituksen, resurssien käytön ja virrankatkaisun arviointi. Sisältää myös laitteistoalustan kehittämisen järjestelmäintegraatiota varten. Tämän asiakirjan aiheita, jotka koskevat tätä suunnitteluprosessia, ovat mm.
• Satamakuvaukset
• Kello ja nollaukset
• Ytimen mukauttaminen ja luominen

Core ohiview
FPGA-mallin signaalit ja liitännät on kytketty ILA-sondiin ja paikkatuloihin. Nämä signaalit ja liitännät, jotka on liitetty anturiin ja vastaavasti paikkatuloihin, ovat sampjohdettu suunnittelunopeuksilla ja tallennettu käyttämällä sirulohkon RAM-muistia. Versal™ ACAP -mallin signaalit ja liitännät on kytketty ILA-sondiin ja paikkatuloihin. Nämä liitetyt signaalit ja liitännät ovat sampjohdettu suunnittelunopeuksilla käyttämällä ydinkellotuloa ja tallennettu sirulohkon RAM-muisteihin. Ydinparametrit määrittävät seuraavat:

• Anturin määrä (jopa 512) ja anturin leveys (1 - 1024).
• Useita paikkoja ja käyttöliittymävaihtoehtoja.
• Trace sample syvyys.
• Tiedot ja/tai laukaisuominaisuus antureille.
• Vertailulaitteiden lukumäärä jokaiselle anturille.

Viestintä ILA-ytimen kanssa tapahtuu käyttämällä AXI Debug Hubin esiintymää, joka muodostaa yhteyden ohjaus-, liitäntä- ja käsittelyjärjestelmän (CIPS) IP-ytimeen.

Kun malli on ladattu Versal ACAP:iin, käytä Vivado®-logiikkaanalysaattoriohjelmistoa liipaisutapahtuman määrittämiseen ILA-mittaukselle. Kun laukaisu tapahtuu, samppuskuri täytetään ja ladataan Vivado-logiikkaanalysaattoriin. Sinä pystyt view nämä tiedot aaltomuotoikkunan avulla. Luotain sample- ja trigger-toiminnallisuus on toteutettu ohjelmoitavalla logiikka-alueella. On-chip block RAM tai UltraRAM-muisti, joka perustuu mukauttamisen aikana valitsemaasi tallennuskohteeseen, joka tallentaa tiedot, kunnes ohjelmisto lataa ne. Tapahtumien laukaisemiseen, tietojen sieppaamiseen tai ILA-ytimen kanssa kommunikointiin ei tarvita käyttäjän syötteitä tai tulosteita. ILA-ydin pystyy valvomaan liitäntätason signaaleja, ja se voi välittää tapahtumatason tietoja, kuten AXI4-liitäntöjen jäljellä olevat tapahtumat.

ILA Probe Trigger Comparator
Jokainen anturin tulo on kytketty liipaisuvertailijaan, joka pystyy suorittamaan erilaisia ​​toimintoja. Ajon aikana vertailija voidaan asettaa suorittamaan = tai != vertailuja. Tämä sisältää vastaavat tasokuviot, kuten X0XX101. Se sisältää myös reunasiirtymien, kuten nousevan reunan (R), laskevan reunan (F), jommankumman reunan (B) tai ei siirtymän (N), havaitsemisen. Liipaisuvertailija voi suorittaa monimutkaisempia vertailuja, mukaan lukien >, <, ≥ ja ≤.

TÄRKEÄÄ! Vertailija asetetaan ajon aikana Vivado®-logiikkaanalysaattorin kautta.

ILA-laukaisun kunto
Liipaisuehto on tulos kunkin ILA-anturin liipaisuvertailutuloksen loogisen "AND"- tai "OR"-laskelman perusteella. Vivado®-logiikka-analysaattorilla voit valita, laukaistaako koetin "AND" vai "TAI"-koettimet. "AND"-asetus aiheuttaa liipaisutapahtuman, kun kaikki ILA-anturin vertailut täyttyvät. "OR"-asetus aiheuttaa liipaisutapahtuman, kun jokin ILA-anturin vertailuista täyttyy. Liipaisuehto on liipaisutapahtuma, jota käytetään ILA-jäljityksen mittauksessa.

Sovellukset

ILA-ydin on suunniteltu käytettäväksi sovelluksessa, joka vaatii vahvistusta tai virheenkorjausta Vivadolla®. Seuraavassa kuvassa näkyy CIPS-IP-ydinkirjoitus ja -luku AXI-lohkon RAM-ohjaimesta AXI Network on Chip (NoC) -verkon kautta. ILA-ydin on kytketty AXI NoC:n ja AXI-lohkon RAM-ohjaimen väliseen liitäntäverkkoon AXI4-tapahtuman valvomiseksi laitteistonhallinnassa.

Lisenssi ja tilaus
Tämä Xilinx® LogiCORE™ IP-moduuli toimitetaan ilman lisäkustannuksia Xilinx Vivado® Design Suiten kanssa Xilinx End User License -lisenssin ehtojen mukaisesti.
Huomautus: Tarkistaaksesi, että tarvitset lisenssin, tarkista IP-luettelon Lisenssi-sarake. Mukana tarkoittaa, että Vivado® Design Suiten mukana tulee lisenssi; Osto tarkoittaa, että sinun on ostettava lisenssi käyttääksesi ydintä. Tietoja muista Xilinx® LogiCORE™ IP-moduuleista on saatavilla Xilinx Intellectual Property -sivulla. Lisätietoja muiden Xilinx LogiCORE IP -moduulien ja -työkalujen hinnoista ja saatavuudesta saat paikalliselta Xilinx-myyntiedustajalta.

Tuotteen tiedot

Satamakuvaukset
Seuraavissa taulukoissa on tietoja ILA-porteista ja parametreista.
ILA-portit

Taulukko 1: ILA-portit
Portin nimi	I/O	Kuvaus
clk	I	Suunniteltu kello, joka käynnistää kaikki liipaisu- ja tallennuslogiikka.
koetin [ – 1:0]	I	Anturin portin tulo. Anturin portin numero on alueella 0 - 511. Anturin portin leveys (merkitty ) on välillä 1-1024. Sinun on ilmoitettava tämä portti vektoriksi. Käytä 1-bittiselle portille anturia [0:0].
trig_out	O	Trig_out-portti voidaan luoda joko liipaisuehdon perusteella tai ulkoisesta trig_in-portista. Logic Analyzer tarjoaa käyntiaikasäätimen liipaisutilan ja trig_in:n välillä vaihtamiseksi trig_out-ohjaukseen.
trig_in	I	Tulon liipaisuportti, jota käytetään prosessipohjaisessa järjestelmässä Embedded Cross Triggerille. Voidaan yhdistää toiseen ILA:han peräkkäisen triggerin luomiseksi.
aukko_ _	I	Slotin käyttöliittymä. Käyttöliittymän tyyppi luodaan dynaamisesti paikan_ perusteella _ liitäntätyypin parametri. Liitäntöjen yksittäiset portit ovat käytettävissä valvontaa varten laitteistohallinnassa.
trig_out_ack	I	Kuittaus trig_out:lle.
trig_in_ack	O	Kuittaus trig_in:lle.
nollaus	I	Kun ILA Input Type -asetukseksi on asetettu "Interface Monitor", tämän portin tulee olla sama nollaussignaali, joka on synkroninen paikkaan liitetyn suunnittelulogiikan kanssa. _ ILA-ytimen portit.
S_AXIS	I/O	Valinnainen portti. Käytetään manuaaliseen liittämiseen AXI Debug Hub -ytimen kanssa, kun 'Ota AXI4- Stream Interface for Manul Connection to AXI Debug Hub' valittuna Lisäasetuksissa.
M_AXIS	I/O	Valinnainen portti. Käytetään manuaaliseen liittämiseen AXI Debug Hub -ytimen kanssa, kun 'Lisäasetuksissa' on valittuna "Ota käyttöön AXI4- Stream Interface for Manual Connection to AXI Debug Hub".

Taulukko 1: ILA-portit (jatkoa)
Portin nimi	I/O	Kuvaus
aresetn	I	Valinnainen portti. Käytetään manuaaliseen liittämiseen AXI Debug Hub -ytimen kanssa, kun 'Lisäasetuksissa' on valittuna "Ota käyttöön AXI4- Stream Interface for Manual Connection to AXI Debug Hub". Tämän portin tulee olla synkroninen AXI Debug Hubin nollausportin kanssa.
alk	I	Valinnainen portti. Käytetään manuaaliseen liittämiseen AXI Debug Hub -ytimen kanssa, kun 'Lisäasetuksissa' on valittuna "Ota käyttöön AXI4- Stream Interface for Manual Connection to AXI Debug Hub". Tämän portin tulee olla synkroninen AXI Debug Hubin kelloportin kanssa.

ILA-parametrit

Taulukko 2: ILA-parametrit
Parametri	Sallittu Arvot	Oletusarvot	Kuvaus
Komponentin_nimi	Merkkijono A–Z, 0–9 ja _ (alaviiva)	ila_0	Instantoidun komponentin nimi.
C_NUM_OF_PROBES	1-512	1	ILA-anturiporttien lukumäärä.
C_MEMORY_TYPE	0, 1	0	Tallennuskohde kaapatuille tiedoille. 0 vastaa lohko-RAM-muistia ja 1 vastaa UltraRAM-muistia.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Anturin tallennuspuskurin syvyys. Tämä luku edustaa s:n enimmäismäärääampne, jotka voidaan tallentaa ajon aikana jokaiselle anturin sisääntulolle.
C_PROBE _LEVEYS	1-1024	1	Anturin portin leveys . Missä on anturin portti, jonka arvo on 0 - 1,023 XNUMX.
C_TRIGOUT_FI	Totta/Epätosi	EPÄTOSI	Ottaa käyttöön laukaisutoiminnon. Portteja trig_out ja trig_out_ack käytetään.
C_TRIGIN_FI	Totta/Epätosi	EPÄTOSI	Ottaa laukaisun käyttöön. Portteja trig_in ja trig_in_ack käytetään.
C_INPUT_PIPE_STAGES	0-6	0	Lisää ylimääräisiä floppeja anturiportteihin. Yksi parametri koskee kaikkia anturiportteja.
ALL_PROBE_SAME_MU	Totta/Epätosi	TOTTA	Tämä pakottaa samat vertailuarvoyksiköt (sovitusyksiköt) kaikkiin antureisiin.
C_PROBE _MU_CNT	1-16	1	Vertailuarvon (vastaavuuden) yksiköiden määrä anturia kohti. Tämä on voimassa vain, jos ALL_PROBE_SAME_MU on EPÄTOSI.
C_PROBE _TYYPPI	DATA ja TRIGGER, TRIGGER, DATA	DATA ja TRIGGER	Valitun anturin valitseminen liipaisuehdon määrittämiseksi tai tietojen tallennustarkoitukseen tai molempiin.
C_ADV_TRIGGER	Totta/Epätosi	EPÄTOSI	Ottaa käyttöön ennakkoliipaisuvaihtoehdon. Tämä mahdollistaa liipaisutilan koneen ja voit kirjoittaa oman liipaisusekvenssisi Vivado Logic Analyzeriin.

Taulukko 2: ILA-parametrit (jatkoa)
Parametri	Sallittu Arvot	Oletusarvot	Kuvaus
C_NUM_MONITOR_SLOTS	1-11	1	Liitäntäpaikkojen määrä.
Huomautuksia: 1. Vertailuarvoyksiköiden enimmäismäärä on rajoitettu 1,024 1,024:ään. Perusliipaisua varten (C_ADV_TRIGGER = EPÄTOSI) jokaisella anturilla on yksi vertailuarvoyksikkö (kuten aiemmassa versiossa). Mutta ennakkoliipaisuvaihtoehdolle (C_ADV_TRIGGER = TRUE) tämä tarkoittaa, että yksittäisillä antureilla voi silti olla mahdollista valita vertailuarvojen lukumäärä yhdestä neljään. Mutta kaikki vertailuarvoyksiköt eivät saa ylittää 256 XNUMX:ää. Tämä tarkoittaa, että jos tarvitset neljä vertailuyksikköä anturia kohden, voit käyttää vain XNUMX anturia.

Suunnittelu ytimen kanssa

Tämä osa sisältää ohjeita ja lisätietoja, jotka helpottavat suunnittelua ytimen kanssa.

Kello
Clk-tuloportti on kello, jota ILA-ydin käyttää anturiarvojen rekisteröimiseen. Parhaan tuloksen saavuttamiseksi sen pitäisi olla sama kellosignaali, joka on synkroninen ILA-ytimen anturiportteihin liitetyn suunnittelulogiikan kanssa. Kun kytketään manuaalisesti AXI Debug Hub -keskukseen, alk-signaalin tulee olla synkroninen AXI Debug Hub -kellon tuloporttiin.

Nollaa
Kun asetat ILA-tulotyypiksi Interface Monitor, nollausportin tulee olla sama nollaussignaali, joka on synkroninen sen suunnittelulogiikan kanssa, jonka liitäntä on liitetty.
aukko_ _ ILA-ytimen portti. Manuaalista yhteyttä varten AXI Debug Hub -ytimeen nykyisen portin tulee olla synkroninen AXI Debug Hub -ytimen nollausportin kanssa.

Suunnittele Flow Steps
Tässä osassa kuvataan ytimen mukauttaminen ja luominen, ytimen rajoittaminen sekä tälle IP-ytimelle ominaiset simulointi-, synteesi- ja toteutusvaiheet. Tarkempia tietoja Vivado®-standardien suunnitteluvirroista ja IP-integraattorista löytyy seuraavista Vivado Design Suiten käyttöoppaista:

• Vivado Design Suite -käyttöopas: IP-alijärjestelmien suunnittelu IP-integraattorilla (UG994)
• Vivado Design Suite -käyttöopas: IP-suunnittelu (UG896)
• Vivado Design Suite -käyttöopas: Aloitusopas (UG910)
• Vivado Design Suite -käyttöopas: Logic Simulation (UG900)

Ytimen mukauttaminen ja luominen

Tämä osio sisältää tietoja Xilinx®-työkalujen käyttämisestä Vivado® Design Suiten ytimen mukauttamiseen ja luomiseen. Jos mukautat ja luot Vivado IP -integraattorin ydintä, katso lisätietoja Vivado Design Suite -käyttöoppaasta: IP-alijärjestelmien suunnittelu IP-integraattorilla (UG994). IP-integraattori saattaa laskea automaattisesti tietyt konfiguraatioarvot, kun validoidaan tai luodaan suunnittelua. Jos haluat tarkistaa, muuttuvatko arvot, katso parametrin kuvaus tässä luvussa. Vastaanottaja view parametrin arvo, suorita validate_bd_design-komento Tcl-konsolissa. Voit mukauttaa IP-osoitteen käytettäväksi suunnittelussasi määrittämällä arvot IP-ytimeen liittyville eri parametreille seuraavien vaiheiden avulla:

1.  Valitse IP IP-luettelosta.
2.  Kaksoisnapsauta valittua IP-osoitetta tai valitse työkalupalkista Mukauta IP-komento tai napsauta valikkoa hiiren kakkospainikkeella.

Lisätietoja on Vivado Design Suiten käyttöoppaassa: Designing with IP (UG896) ja Vivado Design Suiten käyttöoppaassa: Aloitusopas (UG910). Tämän luvun kuvat ovat kuvia Vivado IDE:stä. Tässä kuvattu asettelu saattaa poiketa nykyisestä versiosta.

Päästäksesi ytimeen, toimi seuraavasti:

1.  Avaa projekti valitsemalla File sitten Avaa projekti tai luo uusi projekti valitsemalla File sitten Uusi projekti Vivadossa.
2.  Avaa IP-luettelo ja siirry mihin tahansa taksonomiaan.
3. Kaksoisnapsauta ILA-painiketta tuodaksesi esiin ydinnimen Vivado IDE.

Yleiset asetukset -paneeli
Seuraavassa kuvassa näkyy Yleiset asetukset -välilehti alkuperäisessä asetuksessa, jonka avulla voit määrittää asetukset:

Seuraavassa kuvassa näkyy AXI-asetuksen Yleiset asetukset -välilehti, jonka avulla voit määrittää asetukset:

• Komponentin nimi: Anna ILA-ytimelle yksilöllinen moduulinimi tässä tekstikentässä.
• ILA Input Type: Tämä vaihtoehto määrittää minkä tyyppisen liitännän tai signaalin ILA:n tulee suorittaa virheenkorjaus. Tällä hetkellä tämän parametrin arvot ovat "Native Probes", "Interface Monitor" ja "Mixed".
• Antureiden lukumäärä: Valitse tässä tekstikentässä ILA-ytimen anturiporttien määrä. Vivado® IDE:ssä käytetty kelvollinen alue on 1–64. Jos tarvitset yli 64 anturiporttia, sinun on käytettävä Tcl-komentokulkua ILA-ytimen luomiseen.
• Useita liitäntäpaikkoja (saatavilla vain Interface Monitor type ja Mixed type): Tämän vaihtoehdon avulla voit valita ILA:han liitettävän AXI-liitäntäpaikkojen määrän.
• Sama määrä vertailijoita kaikille anturiporteille: Vertailulaitteiden lukumäärä anturia kohti voidaan määrittää tässä paneelissa. Sama määrä vertailijoita kaikille antureille voidaan ottaa käyttöön valitsemalla.

Anturiporttipaneelit
Seuraavassa kuvassa näkyy Anturiportit-välilehti, jonka avulla voit määrittää asetuksia:

• Anturiporttipaneeli: Kunkin mittapään portin leveys voidaan määrittää Anturiporttipaneeleissa. Jokaisessa anturiporttipaneelissa on enintään seitsemän porttia.
• Anturin leveys: Jokaisen anturiportin leveys voidaan mainita. Kelvollinen alue on 1-1024.
• Vertailulaitteiden määrä: Tämä vaihtoehto on käytössä vain, kun "Sama määrä vertailijoita kaikille anturiporteille" -vaihtoehto on poistettu käytöstä. Jokaiselle anturille välillä 1 - 16 voidaan asettaa vertailija.
• Data ja/tai laukaisu: Tämän vaihtoehdon avulla voidaan määrittää kunkin anturin anturin tyyppi. Kelvolliset vaihtoehdot ovat DATA_and_TRIGGER, DATA ja TRIGGER.
• Vertailun asetukset: Toiminnan tai vertailun tyyppi kullekin mittapäälle voidaan asettaa tällä vaihtoehdolla.

Käyttöliittymävaihtoehdot
Seuraavassa kuvassa näkyy Interface Options -välilehti, kun Interface Monitor tai Mixed type on valittu ILA-tulotyypiksi:

• Liitäntätyyppi: ILA-ytimen valvoman liitännän toimittaja, kirjasto, nimi ja versio (VLNV).
• AXI-MM ID Width: Valitsee AXI-liitännän ID-leveyden, kun paikka_ liitäntätyypiksi on määritetty AXI-MM, jossa on paikan numero.
• AXI-MM Data Width: Valitsee parametrit, jotka vastaavat paikka_Valitsee AXI-liitännän dataleveyden, kun paikka_ liitäntätyypiksi on määritetty AXI-MM, jossa on paikan numero.
• AXI-MM Address Width: Valitsee AXI-liitännän osoitteen leveyden, kun paikka_ liitäntätyypiksi on määritetty AXI-MM, jossa on paikan numero.
• Ota AXI-MM/Stream-protokollatarkistus käyttöön: Ottaa käyttöön paikan AXI4-MM- tai AXI4-Stream-protokollatarkistuksen kun paikka_ liitäntätyypiksi on määritetty AXI-MM tai AXI4-Stream, jossa on paikan numero.
• Ota tapahtumaseurantalaskurit käyttöön: Ottaa käyttöön AXI4-MM-tapahtumien seurannan.
• Erääntyneiden lukutapahtumien määrä: Määrittää jäljellä olevien lukutapahtumien määrän tunnusta kohti. Arvon tulee olla yhtä suuri tai suurempi kuin kyseisen yhteyden jäljellä olevien lukutapahtumien määrä.
• Maksamattomien kirjoitustapahtumien määrä: Määrittää jäljellä olevien kirjoitustapahtumien määrän tunnusta kohden. Arvon tulee olla yhtä suuri tai suurempi kuin kyseisen yhteyden jäljellä olevien kirjoitustapahtumien määrä.
• Valvo APC-tilasignaaleja: Ota käyttöön paikan APC-tilasignaalien valvonta kun paikka_ liitäntätyypiksi on määritetty AXI-MM, jossa on paikan numero.
• Konfiguroi AXI-lukuosoitekanava tiedoksi: Valitse lukuosoitekanavan signaalit korttipaikan tietojen tallennustarkoituksiin kun paikka_ liitäntätyypiksi on määritetty AXI-MM, jossa on paikan numero.
• Määritä AXI-lukuosoitekanava triggeriksi: Valitse lukuosoitekanavan signaalit paikan liipaisuehdon määrittämiseksi kun paikka_ liitäntätyypiksi on määritetty AXI-MM, jossa on paikan numero.
• Määritä AXI-lukudatakanava tiedoiksi: Valitse lukudatakanavan signaalit paikan tietojen tallennustarkoituksiin kun paikka_ liitäntätyypiksi on määritetty AXI-MM, jossa on paikan numero.
• Määritä AXI-lukudatakanava triggeriksi: Valitse lukudatakanavan signaalit paikan liipaisuehtojen määrittämiseksi kun paikka_ liitäntätyypiksi on määritetty AXI-MM, jossa on paikan numero.
• Konfiguroi AXI-kirjoitusosoitekanava dataksi: Valitse kirjoitusosoitekanavan signaalit paikan tietojen tallennustarkoituksessa kun paikka_ liitäntätyypiksi on määritetty AXI-MM, jossa on paikan numero.
• Määritä AXI-kirjoitusosoitekanava triggeriksi: Valitse kirjoitusosoitekanavan signaalit paikan liipaisuehtojen määrittämiseksi kun paikka_ liitäntätyypiksi on määritetty AXI-MM, jossa on paikan numero.
• Konfiguroi AXI-kirjoitusdatakanava tiedoksi: Valitse kirjoitusdatakanavasignaalit korttipaikan tietojen tallennustarkoituksiin kun paikka_ liitäntätyypiksi on määritetty AXI-MM, jossa on paikan numero.
• Määritä AXI-kirjoitusdatakanava triggeriksi: Valitse kirjoitusdatakanavasignaalit paikan liipaisuehdon määrittämiseksi kun paikka_ liitäntätyypiksi on määritetty AXI-MM, jossa on paikan numero.
• Määritä AXI-kirjoitusvastekanava dataksi: Valitse kirjoitusvastauskanavan signaalit korttipaikan tietojen tallennustarkoituksiin kun paikka_ liitäntätyypiksi on määritetty AXI-MM, jossa on paikan numero.
• Määritä AXI-kirjoitusvastekanava triggeriksi: Valitse kirjoitusvastekanavan signaalit paikan liipaisuehdon määrittämiseksi kun paikka_ liitäntätyypiksi on määritetty AXI-MM, jossa on paikan numero.
• AXI-Stream Tdata Width: Valitsee AXI-Stream-liitännän Tdata-leveyden, kun paikka_ liitäntätyypiksi on määritetty AXI-Stream, jossa on paikan numero.
• AXI-Stream TID Width: Valitsee AXI-Stream-liitännän TID-leveyden, kun paikka_ liitäntätyypiksi on määritetty AXI-Stream, jossa on paikan numero.
• AXI-Stream TUSER Width: Valitsee AXI-Stream-liitännän TUSER-leveyden, kun paikka_ liitäntätyypiksi on määritetty AXI-Stream, jossa on paikan numero.
• AXI-Stream TDEST Width: Valitsee AXI-Stream-liitännän TDEST-leveyden, kun paikka_ liitäntätyypiksi on määritetty AXI-Stream, jossa on paikan numero.
• Määritä AXIS-signaalit tiedoksi: Valitse AXI4-Stream-signaalit korttipaikan tietojen tallennustarkoituksiin
  kun paikka_ liitäntätyypiksi on määritetty AXI-Stream where on paikan numero.
• Määritä AXIS-signaalit triggeriksi: Valitse AXI4-Stream-signaalit paikan liipaisuehdon määrittämiseksi kun paikka_ liitäntätyypiksi on määritetty AXI-Stream, jossa on paikan numero.
• Määritä paikka dataksi ja/tai triggeriksi: Valitsee ei-AXI-korttipaikan signaalit liipaisutilan määrittämiseksi tai tietojen tallennustarkoituksessa tai molemmissa paikoissa kun paikka_ liitäntätyypiksi on määritetty ei-AXI, jossa on paikan numero.

Tallennusvaihtoehdot
Seuraavassa kuvassa on Tallennusasetukset-välilehti, jonka avulla voit valita tallennuskohteen tyypin ja käytettävän muistin syvyyden:

• Tallennuskohde: Tällä parametrilla valitaan tallennuskohteen tyyppi avattavasta valikosta.
• Data Depth: Tällä parametrilla valitaan sopiva sample syvyys avattavasta valikosta.

Lisäasetukset
Seuraavassa kuvassa näkyy Lisäasetukset-välilehti:

• Ota AXI4-Stream-liitäntä käyttöön manuaalista yhteyttä varten AXI Debug Hubiin: Kun tämä asetus on käytössä, tämä vaihtoehto antaa IP-osoitteelle AXIS-liitännän AXI Debug Hubiin yhdistämistä varten.
• Enable Trigger Input Interface: Valitse tämä vaihtoehto, jos haluat ottaa valinnaisen liipaisutuloportin käyttöön.
• Enable Trigger Output Interface: Valitse tämä vaihtoehto, jos haluat ottaa valinnaisen liipaisulähtöportin käyttöön.
• Tuloputki Stages: Valitse niiden rekisterien määrä, jotka haluat lisätä koettimeen toteutustulosten parantamiseksi. Tämä parametri koskee kaikkia antureita.
• Advanced Trigger: Valitse tämä, jos haluat ottaa tilakonepohjaisen liipaisujärjestyksen käyttöön.

Tuotoksen generointi
Lisätietoja on Vivado Design Suite -käyttöoppaassa: Designing with IP (UG896).

Ytimen rajoittaminen

Vaaditut rajoitukset
ILA-ydin sisältää XDC:n file joka sisältää asianmukaiset väärät polkurajoitukset estämään kelloalueen ylirajoittamisen synkronointipolkujen yli. On myös odotettavissa, että ILA-ytimen clk-tuloporttiin kytketty kellosignaali on oikein rajoitettu suunnittelussasi.

Laitteen, paketin ja nopeusluokan valinnat
Tämä osio ei sovellu tälle IP-ytimelle.

• Kellon taajuudet
  Tämä osio ei sovellu tälle IP-ytimelle.
• Kellonhallinta
  Tämä osio ei sovellu tälle IP-ytimelle.
• Kellon sijoitus
  Tämä osio ei sovellu tälle IP-ytimelle.
• Pankkitoiminta
  Tämä osio ei sovellu tälle IP-ytimelle.
• Lähetin-vastaanottimen sijoitus
  Tämä osio ei sovellu tälle IP-ytimelle.
• I/O-standardi ja sijoittelu
  Tämä osio ei sovellu tälle IP-ytimelle.

Simulointi

Kattavia tietoja Vivado®-simulaatiokomponenteista sekä tietoja tuettujen kolmannen osapuolen työkalujen käytöstä on Vivado Design Suiten käyttöoppaassa: Logic Simulation (UG900).

Synteesi ja toteutus
Lisätietoja synteesistä ja toteutuksesta on Vivado Design Suiten käyttöoppaassa: Designing with IP (UG896).

Virheenkorjaus

Tämä liite sisältää tietoja Xilinx®-tuen resursseista websivusto ja virheenkorjaustyökalut. Jos IP vaatii lisenssiavaimen, avain on tarkistettava. Vivado®-suunnittelutyökaluissa on useita lisenssitarkistuspisteitä lisensoidun IP-osoitteen portittamiseen virran läpi. Jos lisenssin tarkistus onnistuu, IP voi jatkaa luomista. Muussa tapauksessa sukupolvi pysähtyy virheen vuoksi. Lisenssien tarkistuspisteitä valvotaan seuraavilla työkaluilla:

• Vivadon synteesi
• Vivadon toteutus
• write_bitstream (Tcl-komento)

TÄRKEÄÄ! IP-lisenssitaso jätetään huomiotta tarkistuspisteissä. Testi vahvistaa, että voimassa oleva lisenssi on olemassa. Se ei tarkista IP-lisenssitasoa.

Ohjeen löytäminen osoitteesta Xilinx.com

Xilinx-tuki auttaa suunnittelussa ja virheenkorjausprosessissa ydintä käytettäessä web -sivulla on tärkeitä resursseja, kuten tuotedokumentaatiota, julkaisutietoja, vastaustietueita, tietoa tunnetuista ongelmista ja linkkejä lisätuen saamiseksi. Xilinx-yhteisöfoorumit ovat myös saatavilla, joissa jäsenet voivat oppia, osallistua, jakaa ja kysyä kysymyksiä Xilinx-ratkaisuista.

Dokumentaatio
Tämä tuoteopas on ytimeen liittyvä pääasiakirja. Tämä opas sekä kaikkiin suunnitteluprosessia avustaviin tuotteisiin liittyvät asiakirjat löytyvät Xilinx-tuesta. web sivulle tai käyttämällä Xilinx® Documentation Navigatoria. Lataa Xilinx Documentation Navigator Lataukset-sivulta. Saat lisätietoja tästä työkalusta ja käytettävissä olevista ominaisuuksista avaamalla online-ohjeen asennuksen jälkeen.

Vastaus Records
Vastaustietueet sisältävät tietoja yleisimmistä ongelmista, hyödyllisiä tietoja näiden ongelmien ratkaisemisesta ja kaikista tunnetuista Xilinx-tuotteen ongelmista. Vastaustietueita luodaan ja ylläpidetään päivittäin, jotta käyttäjät saavat käyttöönsä tarkimmat saatavilla olevat tiedot. Tämän ytimen vastaustietueet löytyvät käyttämällä Xilinx-päätuen Hae tuki -ruutua web sivu. Voit maksimoida hakutulokset käyttämällä avainsanoja, kuten:

• Tuotteen nimi
• Työkaluviesti(t)
• Yhteenveto havaitusta ongelmasta

Suodatinhaku on käytettävissä tulosten palauttamisen jälkeen tulosten kohdistamiseksi tarkemmin.

Tekninen tuki
Xilinx tarjoaa teknistä tukea Xilinx-yhteisöfoorumeilla tälle LogiCORE™ IP -tuotteelle, kun sitä käytetään tuotteen dokumentaatiossa kuvatulla tavalla. Xilinx ei voi taata ajoitusta, toimivuutta tai tukea, jos teet jonkin seuraavista:

• Toteuta ratkaisu laitteissa, joita ei ole määritelty dokumentaatiossa.
• Mukauta ratkaisua tuotedokumentaatiossa sallittua pidemmälle.
• Muuta mitä tahansa mallin osaa, jossa on merkintä ÄLÄ MUOKKAA.

Jos haluat esittää kysymyksiä, siirry Xilinx-yhteisöfoorumeille.

Lisäresurssit ja oikeudelliset huomautukset

Xilinx Resurssit
Katso tukiresurssit, kuten vastaukset, dokumentaatio, lataukset ja foorumit, Xilinx-tuesta.

Documentation Navigator ja Design Hubs
Xilinx® Documentation Navigator (DocNav) tarjoaa pääsyn Xilinxin asiakirjoihin, videoihin ja tukiresursseihin, joita voit suodattaa ja etsiä löytääksesi tietoja. DocNavin avaaminen:

• • Valitse Vivado® IDE:stä Ohje → Documentation and Tutorials.
  • Valitse Windowsissa Käynnistä → Kaikki ohjelmat → Xilinx Design Tools → DocNav.
  • Kirjoita Linuxin komentokehotteeseen docnav.

Xilinx Design Hubs tarjoaa linkkejä suunnittelutehtävien ja muiden aiheiden mukaan järjestettyyn dokumentaatioon, jonka avulla voit oppia keskeisiä käsitteitä ja vastata usein kysyttyihin kysymyksiin. Pääset Design Hubiin seuraavasti:

• Napsauta DocNavissa Design Hubeja View -välilehti.
• Xilinxissä webkatso Design Hubs -sivulta.

Huomautus: Lisätietoja DocNavista on Xilinxin Documentation Navigator -sivulla websivusto.

Viitteet
Nämä asiakirjat tarjoavat tämän oppaan kanssa hyödyllistä lisämateriaalia:

1.  Vivado Design Suite -käyttöopas: Ohjelmointi ja virheenkorjaus (UG908)
2. Vivado Design Suite -käyttöopas: IP-suunnittelu (UG896)
3. Vivado Design Suite -käyttöopas: IP-alijärjestelmien suunnittelu IP-integraattorilla (UG994)
4. Vivado Design Suite -käyttöopas: Aloitusopas (UG910)
5. Vivado Design Suite -käyttöopas: Logic Simulation (UG900)
6. Vivado Design Suite -käyttöopas: Käyttöönotto (UG904)
7. ISE to Vivado Design Suiten siirtoopas (UG911)
8. AXI Protocol Checker LogiCORE IP -tuoteopas (PG101)
9. AXI4-Stream Protocol Checker LogiCORE IP -tuoteopas (PG145)

Versiohistoria
Seuraava taulukko näyttää tämän asiakirjan versiohistorian.

osio	Tarkistuksen yhteenveto
11 / 23 / 2020-versio 1.1
Alkuperäinen julkaisu.	Ei käytössä

Lue: Tärkeitä juridisia huomautuksia
Tässä sinulle annetut tiedot ("Materiaalit") on tarkoitettu vain Xilinx-tuotteiden valintaa ja käyttöä varten. Sovellettavan lain sallimissa rajoissa: (1) Materiaalit ovat saatavilla "SELLAISENAAN" ja kaikkine vikoineen, Xilinx KIISTÄÄ TÄMÄN KAIKISTA TAKUISTA JA EHDOT, NIMENOMAISISTA, OLETUISTA TAI LAKISÄÄTEISTÄ, MUKAAN LUKIEN MUTTA EI RAJOITETTUJA TAKUUT, N MERCHONIN TAKUUT -RIKKOMINEN TAI SOVELTUVUUS MINKÄÄN TIETTYYN TARKOITUKSEEN; ja (2) Xilinx ei ole vastuussa (joko sopimuksessa tai vahingonkorvausvelvollisuudessa, mukaan lukien huolimattomuus, tai minkään muun vastuuteorian perusteella) mistään menetyksistä tai vahingoista, jotka liittyvät materiaaliin tai jotka johtuvat materiaaleista tai liittyvät niihin. (mukaan lukien materiaalin käyttösi), mukaan lukien kaikki suorat, epäsuorat, erityiset, satunnaiset tai välilliset menetykset tai vahingot (mukaan lukien tietojen, voittojen, liikearvon menetys tai minkä tahansa tyyppinen menetys tai vahinko, joka on aiheutunut minkä tahansa nostettujen kanteiden seurauksena kolmannen osapuolen toimesta), vaikka tällainen vahinko tai menetys olisi kohtuudella ennakoitavissa tai Xilinxille olisi kerrottu sen mahdollisuudesta.

Xilinx ei ole velvollinen korjaamaan materiaaleihin sisältyviä virheitä tai ilmoittamaan sinulle materiaalien tai tuotteen teknisten tietojen päivityksistä. Et saa jäljentää, muokata, jakaa tai näyttää materiaalia julkisesti ilman kirjallista lupaa. Tietyt tuotteet ovat Xilinxin rajoitetun takuun ehtojen alaisia, katso Xilinxin myyntiehdot, jotka voidaan viewtoim https://www.xilinx.com/legal.htm#tos; IP-ytimet voivat olla Xilinxin sinulle myöntämän lisenssin sisältämien takuu- ja tukiehtojen alaisia. Xilinx-tuotteita ei ole suunniteltu tai tarkoitettu vikaturvallisiksi tai käytettäväksi missään sovelluksessa, joka vaatii vikaturvallista suorituskykyä; otat yksin riskin ja vastuun Xilinx-tuotteiden käytöstä tällaisissa kriittisissä sovelluksissa, katso Xilinxin myyntiehdot, jotka voidaan viewtoim https://www.xilinx.com/legal.htm#tos.
Tämä asiakirja sisältää alustavia tietoja ja sitä voidaan muuttaa ilman erillistä ilmoitusta. Tässä annetut tiedot liittyvät tuotteisiin ja/tai palveluihin, joita ei ole vielä saatavilla myyntiin, ja ne on annettu ainoastaan ​​tiedotustarkoituksessa, eikä niitä ole tarkoitettu tarjoukseksi myyntitarjoukseksi tai yritykseksi kaupallistaa tuotteita ja/tai palveluja, joihin viitataan. tässä.

AUTOMOOTTORIN SOVELLUKSET VASTUUVAPAUSLAUSEKE
AUTOTUOTTEET (TUNNISTETTU OSANUMEROSSA KUNNOSSA ”XA”) EI OLE TAKUUTTA KÄYTTÖÖN TURVATYYNYJEN KÄYTTÖÖN TAI KÄYTTÖÖN AJONEUVON HALLINTAAN ("TURVASOVELLUS") EI OLE TURVALLISUUSTUOTTEITA. ISO 26262 AUTOMOTIVE SAFETY STANDARDIN KANSSA ("TURVALLISUUSSUUNnittelu"). ASIAKKAAN TESTAA TURVALLISUUSTIEDOT ENNEN KUIN KÄYTTÄVÄT TAI JAKELUA JÄRJESTELMIÄ, JOISSA SISÄLTYY TUOTTEITA. TUOTTEIDEN KÄYTTÖ TURVALLISUUSSOVELTUKSESSA ILMAN TURVALLISUUSSUUNNITELMAA ON TÄYDELLINEN ASIAKKAAN RISKILLÄ, AINOASTAAN TUOTTEEN VASTUUN RAJOITUKSIA SOVELLETTAVISTA LAeista JA SÄÄNNÖSTÄ.
Copyright 2020 Xilinx, Inc. Xilinx, Xilinx-logo, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq ja muut tähän sisältyvät nimetyt tuotemerkit ovat Xilinxin tavaramerkkejä Yhdysvalloissa ja muissa maissa. Kaikki muut tavaramerkit ovat vastaavien omistajiensa omaisuutta.PG357 (v1.1) 23, ILA AXI2020-Stream Interface v4
Lataa PDF: Xilinx AXI4-Stream integroidun logiikka-analysaattorin opas

Viitteet

• Käyttöopas