Xilinx-லோகோXilinx AXI4-ஸ்ட்ரீம் ஒருங்கிணைந்த லாஜிக் அனலைசர் வழிகாட்டி

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-product

அறிமுகம்

AXI4-ஸ்ட்ரீம் இன்டர்ஃபேஸ் கோர் கொண்ட ஒருங்கிணைந்த லாஜிக் அனலைசர் (ILA) என்பது ஒரு தனிப்பயனாக்கக்கூடிய லாஜிக் அனலைசர் IP ஆகும், இது வடிவமைப்பின் உள் சமிக்ஞைகள் மற்றும் இடைமுகங்களைக் கண்காணிக்கப் பயன்படுகிறது. பூலியன் தூண்டுதல் சமன்பாடுகள் மற்றும் விளிம்பு நிலைமாற்ற தூண்டுதல்கள் உட்பட நவீன லாஜிக் பகுப்பாய்விகளின் பல மேம்பட்ட அம்சங்களை ILA கோர் கொண்டுள்ளது. நினைவகம்-மேப் செய்யப்பட்ட AXI மற்றும் AXI4-ஸ்ட்ரீமிற்கான நெறிமுறைச் சரிபார்ப்புடன் கோர் இடைமுக பிழைத்திருத்தம் மற்றும் கண்காணிப்பு திறனையும் வழங்குகிறது. ILA மையமானது கண்காணிக்கப்படும் வடிவமைப்பிற்கு ஒத்திசைவாக இருப்பதால், உங்கள் வடிவமைப்பிற்குப் பயன்படுத்தப்படும் அனைத்து வடிவமைப்பு கடிகாரக் கட்டுப்பாடுகளும் ILA மையத்தின் கூறுகளுக்கும் பயன்படுத்தப்படுகின்றன. ஒரு வடிவமைப்பிற்குள் இடைமுகங்களை பிழைத்திருத்த, Vivado® IP ஒருங்கிணைப்பாளரின் தொகுதி வடிவமைப்பில் ILA IP சேர்க்கப்பட வேண்டும். இதேபோல், AXI4/AXI4-ஸ்ட்ரீம் நெறிமுறை சரிபார்ப்பு விருப்பத்தை ஐபி ஒருங்கிணைப்பாளரில் ஐஎல்ஏ ஐபிக்கு இயக்கலாம். நெறிமுறை மீறல்கள் அலைவடிவத்தில் காட்டப்படும் viewவிவாடோ லாஜிக் அனலைசரின் எர்.

அம்சங்கள்

  • பயனர் தேர்ந்தெடுக்கக்கூடிய ஆய்வு துறைமுகங்களின் எண்ணிக்கை மற்றும் ஆய்வு அகலம்.
  • பிளாக் ரேம் மற்றும் அல்ட்ராராம் போன்ற பயனர் தேர்ந்தெடுக்கக்கூடிய சேமிப்பக இலக்குகள்
  • பல ஆய்வு போர்ட்களை ஒரு தூண்டுதல் நிலையில் இணைக்க முடியும்.
  • வடிவமைப்பில் AXI இடைமுகங்களை பிழைத்திருத்துவதற்கு பயனர் தேர்ந்தெடுக்கக்கூடிய AXI ஸ்லாட்டுகள்.
  • இடைமுக வகைகள் மற்றும் சுவடு கள் உட்பட AXI இடைமுகங்களுக்கான உள்ளமைக்கக்கூடிய விருப்பங்கள்ample ஆழம்.
  • ஆய்வுகளுக்கான தரவு மற்றும் தூண்டுதல் சொத்து.
  • பல ஒப்பீட்டாளர்கள் மற்றும் ஒவ்வொரு ஆய்வுக்கான அகலம் மற்றும் இடைமுகங்களுக்குள் உள்ள தனிப்பட்ட போர்ட்கள்.
  • உள்ளீடு/வெளியீடு குறுக்கு-தூண்டுதல் இடைமுகங்கள்.
  • உள்ளீட்டு ஆய்வுகளுக்கான கட்டமைக்கக்கூடிய பைப்லைனிங்.
  • AXI4-MM மற்றும் AXI4-ஸ்ட்ரீம் நெறிமுறை சரிபார்ப்பு.

ILA கோர் பற்றிய கூடுதல் தகவலுக்கு, Vivado Design Suite பயனர் கையேட்டைப் பார்க்கவும்: நிரலாக்க மற்றும் பிழைத்திருத்தம் (UG908).

ஐபி உண்மைகள்

LogiCORE™ IP உண்மைகள் அட்டவணை
முக்கிய விவரக்குறிப்புகள்
ஆதரிக்கப்படும் சாதன குடும்பம்1 வெர்சல்™ ACAP
ஆதரிக்கப்படும் பயனர் இடைமுகங்கள் IEEE தரநிலை 1149.1 – ஜேTAG
கோர் வழங்கப்பட்டுள்ளது
வடிவமைப்பு Files RTL
Example வடிவமைப்பு வெரிலோக்
சோதனை பெஞ்ச் வழங்கப்படவில்லை
கட்டுப்பாடுகள் File Xilinx® வடிவமைப்பு கட்டுப்பாடுகள் (XDC)
உருவகப்படுத்துதல் மாதிரி வழங்கப்படவில்லை
ஆதரிக்கப்படும் S/W இயக்கி N/A
சோதனை செய்யப்பட்ட வடிவமைப்பு ஓட்டங்கள்2
வடிவமைப்பு நுழைவு Vivado® வடிவமைப்பு தொகுப்பு
உருவகப்படுத்துதல் ஆதரிக்கப்படும் சிமுலேட்டர்களுக்கு, பார்க்கவும் Xilinx வடிவமைப்பு கருவிகள்: வெளியீட்டு குறிப்புகள் வழிகாட்டி.
தொகுப்பு விவாடோ தொகுப்பு
ஆதரவு
அனைத்து Vivado IP மாற்ற பதிவுகள் முதன்மை விவாடோ ஐபி மாற்ற பதிவுகள்: 72775
Xilinx ஆதரவு web பக்கம்
குறிப்புகள்:

1. ஆதரிக்கப்படும் சாதனங்களின் முழுமையான பட்டியலுக்கு, Vivado® IP அட்டவணையைப் பார்க்கவும்.

2. கருவிகளின் ஆதரிக்கப்படும் பதிப்புகளுக்கு, பார்க்கவும் Xilinx வடிவமைப்பு கருவிகள்: வெளியீட்டு குறிப்புகள் வழிகாட்டி.

முடிந்துவிட்டதுview

வடிவமைப்பு செயல்முறை மூலம் உள்ளடக்கத்தை வழிநடத்துதல்
Xilinx® ஆவணப்படுத்தல், உங்கள் தற்போதைய மேம்பாட்டுப் பணிக்கான தொடர்புடைய உள்ளடக்கத்தைக் கண்டறிய உதவும் நிலையான வடிவமைப்பு செயல்முறைகளின் தொகுப்பைச் சுற்றி ஒழுங்கமைக்கப்பட்டுள்ளது. இந்த ஆவணம் பின்வரும் வடிவமைப்பு செயல்முறைகளை உள்ளடக்கியது:

  • வன்பொருள், IP மற்றும் இயங்குதள மேம்பாடு: வன்பொருள் தளத்திற்கான PL IP தொகுதிகளை உருவாக்குதல், PL கர்னல்களை உருவாக்குதல், துணை அமைப்பு செயல்பாட்டு உருவகப்படுத்துதல் மற்றும் Vivado® நேரம், வள பயன்பாடு மற்றும் பவர் மூடல் ஆகியவற்றை மதிப்பீடு செய்தல். கணினி ஒருங்கிணைப்புக்கான வன்பொருள் தளத்தை உருவாக்குவதையும் உள்ளடக்கியது. இந்த வடிவமைப்பு செயல்முறைக்கு பொருந்தும் இந்த ஆவணத்தில் உள்ள தலைப்புகள்:
  • துறைமுக விளக்கங்கள்
  • கடிகாரம் மற்றும் மீட்டமைப்புகள்
  • மையத்தைத் தனிப்பயனாக்குதல் மற்றும் உருவாக்குதல்

கோர் ஓவர்view
FPGA வடிவமைப்பில் உள்ள சமிக்ஞைகள் மற்றும் இடைமுகங்கள் ILA ஆய்வு மற்றும் ஸ்லாட் உள்ளீடுகளுடன் இணைக்கப்பட்டுள்ளன. இந்த சமிக்ஞைகள் மற்றும் இடைமுகங்கள், முறையே ஆய்வு மற்றும் ஸ்லாட் உள்ளீடுகளுடன் இணைக்கப்பட்டுள்ளன.ampவடிவமைப்பு வேகத்தில் வழிநடத்தப்பட்டு ஆன்-சிப் பிளாக் ரேமைப் பயன்படுத்தி சேமிக்கப்படுகிறது. வெர்சல்™ ACAP வடிவமைப்பில் உள்ள சமிக்ஞைகள் மற்றும் இடைமுகங்கள் ILA ஆய்வு மற்றும் ஸ்லாட் உள்ளீடுகளுடன் இணைக்கப்பட்டுள்ளன. இந்த இணைக்கப்பட்ட சமிக்ஞைகள் மற்றும் இடைமுகங்கள் கள்ampகோர் கடிகார உள்ளீட்டைப் பயன்படுத்தி வடிவமைப்பு வேகத்தில் வழிநடத்தப்பட்டு, ஆன்-சிப் பிளாக் ரேம் நினைவுகளில் சேமிக்கப்படுகிறது. முக்கிய அளவுருக்கள் பின்வருவனவற்றைக் குறிப்பிடுகின்றன:

  • பல ஆய்வுகள் (512 வரை) மற்றும் ஆய்வு அகலம் (1 முதல் 1024 வரை).
  • பல இடங்கள் மற்றும் இடைமுக விருப்பங்கள்.
  • சுவடு எஸ்ample ஆழம்.
  • ஆய்வுகளுக்கான தரவு மற்றும்/அல்லது தூண்டுதல் சொத்து.
  • ஒவ்வொரு ஆய்வுக்கும் ஒப்பீட்டாளர்களின் எண்ணிக்கை.

கட்டுப்பாடு, இடைமுகம் மற்றும் செயலாக்க அமைப்பு (CIPS) IP மையத்துடன் இணைக்கும் AXI பிழைத்திருத்த மையத்தின் உதாரணத்தைப் பயன்படுத்தி ILA கோர் உடனான தொடர்பு நடத்தப்படுகிறது.

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-1

வடிவமைப்பு வெர்சல் ACAP இல் ஏற்றப்பட்ட பிறகு, ILA அளவீட்டிற்கான தூண்டுதல் நிகழ்வை அமைக்க Vivado® லாஜிக் அனலைசர் மென்பொருளைப் பயன்படுத்தவும். தூண்டுதல் ஏற்பட்ட பிறகு, எஸ்ample தாங்கல் நிரப்பப்பட்டு விவாடோ லாஜிக் பகுப்பாய்வியில் பதிவேற்றப்படுகிறது. உன்னால் முடியும் view அலைவடிவ சாளரத்தைப் பயன்படுத்தி இந்தத் தரவு. ஆய்வு எஸ்ample மற்றும் தூண்டுதல் செயல்பாடு நிரல்படுத்தக்கூடிய லாஜிக் பகுதியில் செயல்படுத்தப்படுகிறது. ஆன்-சிப் பிளாக் ரேம் அல்லது அல்ட்ராராம் நினைவகம் தனிப்பயனாக்கலின் போது நீங்கள் தேர்ந்தெடுத்த சேமிப்பக இலக்கை அடிப்படையாகக் கொண்டது, இது மென்பொருளால் பதிவேற்றப்படும் வரை தரவைச் சேமிக்கிறது. நிகழ்வுகளைத் தூண்டுவதற்கு, தரவைப் பிடிக்க அல்லது ILA மையத்துடன் தொடர்புகொள்வதற்கு பயனர் உள்ளீடு அல்லது வெளியீடு தேவையில்லை. ILA கோர் இடைமுக-நிலை சிக்னல்களை கண்காணிக்கும் திறன் கொண்டது, இது AXI4 இடைமுகங்களுக்கான நிலுவையில் உள்ள பரிவர்த்தனைகள் போன்ற பரிவர்த்தனை-நிலை தகவலை தெரிவிக்கும்.

ILA ஆய்வு தூண்டுதல் ஒப்பீட்டாளர்
ஒவ்வொரு ஆய்வு உள்ளீடும் பல்வேறு செயல்பாடுகளைச் செய்யக்கூடிய ஒரு தூண்டுதல் ஒப்பீட்டாளருடன் இணைக்கப்பட்டுள்ளது. இயங்கும் நேரத்தில் ஒப்பீட்டாளர் = அல்லது != ஒப்பீடுகளைச் செய்ய அமைக்கலாம். X0XX101 போன்ற பொருந்தக்கூடிய நிலை வடிவங்களும் இதில் அடங்கும். ரைசிங் எட்ஜ் (ஆர்), ஃபாலிங் எட்ஜ் (எஃப்), எட்ஜ் (பி) அல்லது டிரான்சிஷன் இல்லை (என்) போன்ற விளிம்பு மாற்றங்களைக் கண்டறிவதும் இதில் அடங்கும். தூண்டுதல் ஒப்பீட்டாளர் >, <, ≥ மற்றும் ≤ உட்பட மிகவும் சிக்கலான ஒப்பீடுகளைச் செய்ய முடியும்.

முக்கியமானது! Vivado® லாஜிக் பகுப்பாய்வி மூலம் ஒப்பீட்டாளர் இயங்கும் நேரத்தில் அமைக்கப்பட்டுள்ளது.

ILA தூண்டுதல் நிலை
தூண்டுதல் நிலை என்பது ILA ஆய்வு தூண்டுதல் ஒப்பீட்டு முடிவுகள் ஒவ்வொன்றின் பூலியன் "AND" அல்லது "OR" கணக்கீட்டின் விளைவாகும். Vivado® லாஜிக் அனலைசரைப் பயன்படுத்தி, ட்ரிகர் ஒப்பீட்டாளர் ஆய்வுகளை "மற்றும்" ஆய்வு செய்ய வேண்டுமா அல்லது அவற்றை "அல்லது" என்பதைத் தேர்ந்தெடுக்கவும். அனைத்து ILA ஆய்வு ஒப்பீடுகளும் திருப்திகரமாக இருக்கும்போது "AND" அமைப்பு ஒரு தூண்டுதல் நிகழ்வை ஏற்படுத்துகிறது. ILA ஆய்வு ஒப்பீடுகளில் ஏதேனும் திருப்தி அடையும் போது “OR” அமைப்பு தூண்டுதல் நிகழ்வை ஏற்படுத்துகிறது. தூண்டுதல் நிலை என்பது ILA சுவடு அளவீட்டிற்குப் பயன்படுத்தப்படும் தூண்டுதல் நிகழ்வாகும்.

விண்ணப்பங்கள்

ILA கோர் ஆனது Vivado® ஐப் பயன்படுத்தி சரிபார்ப்பு அல்லது பிழைத்திருத்தம் தேவைப்படும் பயன்பாட்டில் பயன்படுத்த வடிவமைக்கப்பட்டுள்ளது. AXI பிளாக் ரேம் கன்ட்ரோலரில் இருந்து CIPS IP கோர் எழுதுவதையும் படிக்குவதையும் AXI Network on Chip (NoC) மூலம் பின்வரும் படம் காட்டுகிறது. வன்பொருள் மேலாளரில் AXI4 பரிவர்த்தனையைக் கண்காணிக்க AXI NoC மற்றும் AXI பிளாக் ரேம் கன்ட்ரோலருக்கு இடையே உள்ள இடைமுக வலையுடன் ILA கோர் இணைக்கப்பட்டுள்ளது.

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-2

உரிமம் மற்றும் ஆர்டர் செய்தல்
Xilinx இறுதி பயனர் உரிமத்தின் விதிமுறைகளின் கீழ் Xilinx Vivado® Design Suite உடன் இந்த Xilinx® LogiCORE™ IP தொகுதி கூடுதல் செலவில்லாமல் வழங்கப்படுகிறது.
குறிப்பு: உங்களுக்கு உரிமம் தேவை என்பதைச் சரிபார்க்க, IP பட்டியலின் உரிம நெடுவரிசையைச் சரிபார்க்கவும். உள்ளடக்கியது என்பது Vivado® Design Suite உடன் உரிமம் சேர்க்கப்பட்டுள்ளது; வாங்குதல் என்பது மையத்தைப் பயன்படுத்த உரிமம் வாங்க வேண்டும் என்பதாகும். மற்ற Xilinx® LogiCORE™ IP தொகுதிகள் பற்றிய தகவல்கள் Xilinx அறிவுசார் சொத்து பக்கத்தில் கிடைக்கும். மற்ற Xilinx LogiCORE IP தொகுதிகள் மற்றும் கருவிகளின் விலை மற்றும் கிடைக்கும் தன்மை பற்றிய தகவலுக்கு, உங்கள் உள்ளூர் Xilinx விற்பனை பிரதிநிதியைத் தொடர்பு கொள்ளவும்.

தயாரிப்பு விவரக்குறிப்பு

துறைமுக விளக்கங்கள்
பின்வரும் அட்டவணைகள் ILA போர்ட்கள் மற்றும் அளவுருக்கள் பற்றிய விவரங்களை வழங்குகின்றன.
ILA துறைமுகங்கள்

அட்டவணை 1: ILA துறைமுகங்கள்
துறைமுக பெயர் I/O விளக்கம்
clk I அனைத்து தூண்டுதல் மற்றும் சேமிப்பக லாஜிக் கடிகாரங்களை வடிவமைக்கும் கடிகாரம்.
ஆய்வு [ – 1:0] I ஆய்வு போர்ட் உள்ளீடு. ஆய்வு போர்ட் எண் 0 முதல் வரம்பில் உள்ளது

511. ஆய்வு போர்ட் அகலம் (ஆல் குறிக்கப்படுகிறது ) 1 முதல் 1024 வரையிலான வரம்பில் உள்ளது.

இந்த போர்ட்டை நீங்கள் வெக்டராக அறிவிக்க வேண்டும். 1-பிட் போர்ட்டிற்கு, ஆய்வைப் பயன்படுத்தவும் [0:0].

ட்ரிக்_அவுட் O trig_out போர்ட்டை தூண்டுதல் நிலையிலிருந்து அல்லது வெளிப்புற trig_in போர்ட்டில் இருந்து உருவாக்கலாம். தூண்டுதல் நிலைக்கு மாறுவதற்கு லாஜிக் அனலைசரிலிருந்து இயக்க நேரக் கட்டுப்பாடு உள்ளது மற்றும் trig_out இயக்குவதற்கு trig_in உள்ளது.
ட்ரிக்_இன் I உட்பொதிக்கப்பட்ட குறுக்கு தூண்டுதலுக்கான செயல்முறை அடிப்படையிலான அமைப்பில் உள்ளீடு தூண்டுதல் போர்ட் பயன்படுத்தப்படுகிறது. கேஸ்கேடிங் தூண்டுதலை உருவாக்க மற்றொரு ILA உடன் இணைக்க முடியும்.
ஸ்லாட்_ _ I ஸ்லாட் இடைமுகம்.

இடைமுகத்தின் வகை ஸ்லாட்டின் அடிப்படையில் மாறும் வகையில் உருவாக்கப்பட்டது_ _ இடைமுக வகை அளவுரு. வன்பொருள் மேலாளரில் கண்காணிப்பதற்கு இடைமுகங்களில் உள்ள தனிப்பட்ட போர்ட்கள் கிடைக்கின்றன.

trig_out_ack I ட்ரிக்_அவுட் செய்வதற்கான ஒப்புதல்.
ட்ரிக்_இன்_அக் O ட்ரைக்_இன் செய்வதற்கான ஒப்புகை.
மீட்டமைக்கப்பட்டது I ILA உள்ளீட்டு வகை 'இன்டர்ஃபேஸ் மானிட்டருக்கு' அமைக்கப்படும் போது, ​​இந்த போர்ட் ஸ்லாட்டுடன் இணைக்கப்பட்டுள்ள வடிவமைப்பு தர்க்கத்திற்கு ஒத்திசைவான அதே மீட்டமைப்பு சமிக்ஞையாக இருக்க வேண்டும். _ ILA மையத்தின் துறைமுகங்கள்.
S_AXIS I/O விருப்ப போர்ட்.

மேம்பட்ட விருப்பங்களில் 'AXI Debug Hub க்கு Manul இணைப்புக்கான AXI4- ஸ்ட்ரீம் இடைமுகத்தை இயக்கு' என்பது தேர்ந்தெடுக்கப்பட்டால், AXI Debug Hub மையத்துடன் கைமுறையாக இணைக்கப் பயன்படுகிறது.

M_AXIS I/O விருப்ப போர்ட்.

'மேம்பட்ட விருப்பங்கள்' என்பதில் 'AXI Debug Hub உடன் மேனுவல் இணைப்புக்கான AXI4- ஸ்ட்ரீம் இடைமுகத்தை இயக்கு' தேர்ந்தெடுக்கப்பட்டால், AXI Debug Hub கோர் உடன் கைமுறையாக இணைப்பதற்காகப் பயன்படுத்தப்படும்.

அட்டவணை 1: ILA துறைமுகங்கள் (தொடர்ந்து)
துறைமுக பெயர் I/O விளக்கம்
aresetn I விருப்ப போர்ட்.

'மேம்பட்ட விருப்பங்கள்' என்பதில் 'AXI Debug Hub உடன் மேனுவல் இணைப்புக்கான AXI4- ஸ்ட்ரீம் இடைமுகத்தை இயக்கு' தேர்ந்தெடுக்கப்பட்டால், AXI Debug Hub கோர் உடன் கைமுறையாக இணைப்பதற்காகப் பயன்படுத்தப்படும். இந்த போர்ட் AXI பிழைத்திருத்த மையத்தின் மீட்டமைப்பு போர்ட்டுடன் ஒத்திசைவாக இருக்க வேண்டும்.

aclk I விருப்ப போர்ட்.

'மேம்பட்ட விருப்பங்கள்' என்பதில் 'AXI Debug Hub உடன் மேனுவல் இணைப்புக்கான AXI4- ஸ்ட்ரீம் இடைமுகத்தை இயக்கு' தேர்ந்தெடுக்கப்பட்டால், AXI Debug Hub கோர் உடன் கைமுறையாக இணைப்பதற்காகப் பயன்படுத்தப்படும். இந்த போர்ட் AXI பிழைத்திருத்த மையத்தின் கடிகார போர்ட்டுடன் ஒத்திசைவாக இருக்க வேண்டும்.

ILA அளவுருக்கள்

அட்டவணை 2: ILA அளவுருக்கள்
அளவுரு அனுமதிக்கக்கூடியது மதிப்புகள் இயல்புநிலை மதிப்புகள் விளக்கம்
கூறு_பெயர் A–Z, 0–9 மற்றும் _ (அண்டர்ஸ்கோர்) கொண்ட சரம் ila_0 உடனடி கூறுகளின் பெயர்.
C_NUM_OF_PROBES 1–512 1 ILA ஆய்வு துறைமுகங்களின் எண்ணிக்கை.
C_MEMORY_TYPE 0, 1 0 கைப்பற்றப்பட்ட தரவுக்கான சேமிப்பக இலக்கு. 0 என்பது பிளாக் ரேம் மற்றும் 1 அல்ட்ராராம் உடன் ஒத்துள்ளது.
C_DATA_DEPTH 1,024, 2,048,

4,096, 8,192,

16,384, 32,768,

65,536, 131,072

1,024 சேமிப்பக இடையக ஆழத்தை ஆய்வு செய்யவும். இந்த எண் s இன் அதிகபட்ச எண்ணிக்கையைக் குறிக்கிறதுampஒவ்வொரு ஆய்வு உள்ளீட்டிற்கும் இயங்கும் நேரத்தில் சேமிக்கப்படும் les.
C_PROBE _அகலம் 1–1024 1 ஆய்வு துறைமுகத்தின் அகலம் . எங்கே 0 முதல் 1,023 வரையிலான மதிப்பைக் கொண்ட ஆய்வு துறைமுகமாகும்.
C_TRIGOUT_EN உண்மை/தவறு பொய் ட்ரிக் அவுட் செயல்பாட்டை செயல்படுத்துகிறது. போர்ட்கள் trig_out மற்றும் trig_out_ack பயன்படுத்தப்படுகின்றன.
C_TRIGIN_EN உண்மை/தவறு பொய் செயல்பாட்டில் தூண்டுதலை செயல்படுத்துகிறது. போர்ட்கள் trig_in மற்றும் trig_in_ack பயன்படுத்தப்படுகின்றன.
C_INPUT_PIPE_STAGES 0–6 0 ஆய்வு துறைமுகங்களில் கூடுதல் தோல்விகளைச் சேர்க்கவும். ஒரு அளவுரு அனைத்து ஆய்வு துறைமுகங்களுக்கும் பொருந்தும்.
ALL_PROBE_SAME_MU உண்மை/தவறு உண்மை இது அனைத்து ஆய்வுகளுக்கும் ஒரே ஒப்பீட்டு மதிப்பு அலகுகளை (மேட்ச் யூனிட்கள்) கட்டாயப்படுத்துகிறது.
C_PROBE _MU_CNT 1–16 1 ஒரு ஆய்வுக்கான ஒப்பீட்டு மதிப்பு (மேட்ச்) யூனிட்களின் எண்ணிக்கை. ALL_PROBE_SAME_MU தவறானதாக இருந்தால் மட்டுமே இது செல்லுபடியாகும்.
C_PROBE _TYPE தரவு மற்றும் TRIGGER, TRIGGER, DATA தரவு மற்றும் TRIGGER தூண்டுதல் நிலையைக் குறிப்பிடுவதற்கு அல்லது தரவு சேமிப்பக நோக்கத்திற்காக அல்லது இரண்டிற்கும் தேர்ந்தெடுக்கப்பட்ட ஆய்வைத் தேர்வுசெய்ய.
C_ADV_TRIGGER உண்மை/தவறு பொய் முன்கூட்டியே தூண்டுதல் விருப்பத்தை இயக்குகிறது. இது தூண்டுதல் நிலை இயந்திரத்தை செயல்படுத்துகிறது மற்றும் விவாடோ லாஜிக் அனலைசரில் உங்கள் சொந்த தூண்டுதல் வரிசையை எழுதலாம்.
அட்டவணை 2: ILA அளவுருக்கள் (தொடர்ந்து)
அளவுரு அனுமதிக்கக்கூடியது மதிப்புகள் இயல்புநிலை மதிப்புகள் விளக்கம்
C_NUM_MONITOR_SLOTS 1-11 1 இடைமுக ஸ்லாட்டுகளின் எண்ணிக்கை.
குறிப்புகள்:

1. ஒப்பீட்டு மதிப்பு (மேட்ச்) யூனிட்களின் அதிகபட்ச எண்ணிக்கை 1,024 ஆக வரையறுக்கப்பட்டுள்ளது. அடிப்படை தூண்டுதலுக்கு (C_ADV_TRIGGER = FALSE), ஒவ்வொரு ஆய்வுக்கும் ஒரு ஒப்பீட்டு மதிப்பு அலகு உள்ளது (முந்தைய பதிப்பைப் போல). ஆனால் முன்கூட்டியே தூண்டுதல் விருப்பத்திற்கு (C_ADV_TRIGGER = TRUE), இதன் பொருள் தனிப்பட்ட ஆய்வுகள் இன்னும் ஒன்று முதல் நான்கு வரையிலான ஒப்பீட்டு மதிப்பு அலகுகளின் எண்ணிக்கையைத் தேர்ந்தெடுக்கலாம். ஆனால் அனைத்து ஒப்பீட்டு மதிப்பு அலகுகளும் 1,024 ஐ விட அதிகமாக இருக்கக்கூடாது. இதன் பொருள், ஒரு ஆய்வுக்கு நான்கு ஒப்பீட்டு அலகுகள் தேவைப்பட்டால், நீங்கள் 256 ஆய்வுகளை மட்டுமே பயன்படுத்த அனுமதிக்கப்படுவீர்கள்.

மையத்துடன் வடிவமைத்தல்

இந்த பிரிவில் மையத்துடன் வடிவமைப்பை எளிதாக்குவதற்கான வழிகாட்டுதல்கள் மற்றும் கூடுதல் தகவல்கள் உள்ளன.

கடிகாரம்
clk இன்புட் போர்ட் என்பது ஆய்வு மதிப்புகளை பதிவு செய்ய ILA கோர் பயன்படுத்தும் கடிகாரமாகும். சிறந்த முடிவுகளுக்கு, இது ILA மையத்தின் ஆய்வு துறைமுகங்களுடன் இணைக்கப்பட்ட வடிவமைப்பு தர்க்கத்திற்கு ஒத்திசைவான அதே கடிகார சமிக்ஞையாக இருக்க வேண்டும். AXI Debug Hub உடன் கைமுறையாக இணைக்கும் போது, ​​aclk சமிக்ஞை AXI Debug Hub கடிகார உள்ளீட்டு போர்ட்டுடன் ஒத்திசைவாக இருக்க வேண்டும்.

மீட்டமைக்கிறது
ILA இன்புட் வகையை இன்டர்ஃபேஸ் மானிட்டருக்கு அமைக்கும் போது, ​​ரீசெட் போர்ட் என்பது, இடைமுகம் இணைக்கப்பட்டுள்ள டிசைன் லாஜிக்கிற்கு ஒத்திசைவான அதே மீட்டமைப்பு சமிக்ஞையாக இருக்க வேண்டும்.
ஸ்லாட்_ _ ILA மையத்தின் துறைமுகம். AXI பிழைத்திருத்த மைய மையத்துடன் கைமுறையாக இணைக்க, தற்போதைய போர்ட் AXI பிழைத்திருத்த மைய மையத்தின் மீட்டமைப்பு போர்ட்டுடன் ஒத்திசைவாக இருக்க வேண்டும்.

வடிவமைப்பு ஓட்டம் படிகள்
கோர்வைத் தனிப்பயனாக்குதல் மற்றும் உருவாக்குதல், கோர்வைக் கட்டுப்படுத்துதல் மற்றும் இந்த ஐபி மையத்திற்குக் குறிப்பிட்ட உருவகப்படுத்துதல், தொகுப்பு மற்றும் செயல்படுத்தல் படிகள் ஆகியவற்றை இந்தப் பிரிவு விவரிக்கிறது. நிலையான Vivado® வடிவமைப்பு ஓட்டங்கள் மற்றும் IP ஒருங்கிணைப்பு பற்றிய விரிவான தகவல்களை பின்வரும் Vivado Design Suite பயனர் வழிகாட்டிகளில் காணலாம்:

  • Vivado Design Suite User Guide: IP Integrator (UG994) ஐப் பயன்படுத்தி IP துணை அமைப்புகளை வடிவமைத்தல்
  • விவாடோ டிசைன் சூட் பயனர் கையேடு: ஐபி (யுஜி896) மூலம் வடிவமைத்தல்
  • விவாடோ டிசைன் சூட் பயனர் கையேடு: தொடங்குதல் (UG910)
  • விவாடோ டிசைன் சூட் பயனர் கையேடு: லாஜிக் சிமுலேஷன் (UG900)

மையத்தைத் தனிப்பயனாக்குதல் மற்றும் உருவாக்குதல்

விவாடோ ® டிசைன் தொகுப்பில் உள்ள மையத்தைத் தனிப்பயனாக்க மற்றும் உருவாக்க Xilinx® கருவிகளைப் பயன்படுத்துவது பற்றிய தகவல் இந்தப் பிரிவில் உள்ளது. நீங்கள் விவாடோ ஐபி ஒருங்கிணைப்பாளரில் மையத்தைத் தனிப்பயனாக்கி உருவாக்குகிறீர்கள் என்றால், விரிவான தகவலுக்கு விவாடோ டிசைன் சூட் பயனர் கையேட்டைப் பார்க்கவும்: ஐபி இன்டக்ரேட்டரை (யுஜி994) பயன்படுத்தி ஐபி துணை அமைப்புகளை வடிவமைத்தல். வடிவமைப்பை சரிபார்க்கும் போது அல்லது உருவாக்கும் போது IP ஒருங்கிணைப்பாளர் சில கட்டமைப்பு மதிப்புகளை தானாகக் கணக்கிடலாம். மதிப்புகள் மாறுமா என்பதைச் சரிபார்க்க, இந்த அத்தியாயத்தில் உள்ள அளவுருவின் விளக்கத்தைப் பார்க்கவும். செய்ய view அளவுரு மதிப்பு, Validate_bd_design கட்டளையை Tcl கன்சோலில் இயக்கவும். பின்வரும் படிகளைப் பயன்படுத்தி IP மையத்துடன் தொடர்புடைய பல்வேறு அளவுருக்களுக்கான மதிப்புகளைக் குறிப்பிடுவதன் மூலம் உங்கள் வடிவமைப்பில் பயன்படுத்த IP ஐத் தனிப்பயனாக்கலாம்:

  1.  ஐபி அட்டவணையில் இருந்து ஐபியைத் தேர்ந்தெடுக்கவும்.
  2.  தேர்ந்தெடுக்கப்பட்ட ஐபியை இருமுறை கிளிக் செய்யவும் அல்லது கருவிப்பட்டியில் இருந்து தனிப்பயனாக்கு ஐபி கட்டளையைத் தேர்ந்தெடுக்கவும் அல்லது மெனுவில் வலது கிளிக் செய்யவும்.

விவரங்களுக்கு, Vivado Design Suite User Guide: IP (UG896) உடன் வடிவமைத்தல் மற்றும் Vivado Design Suite பயனர் கையேடு: தொடங்குதல் (UG910) ஆகியவற்றைப் பார்க்கவும். இந்த அத்தியாயத்தில் உள்ள புள்ளிவிவரங்கள் Vivado IDE இன் விளக்கப்படங்களாகும். இங்கு சித்தரிக்கப்பட்டுள்ள தளவமைப்பு தற்போதைய பதிப்பிலிருந்து மாறுபடலாம்.

மையத்தை அணுக, பின்வருவனவற்றைச் செய்யவும்:

  1.  தேர்ந்தெடுப்பதன் மூலம் ஒரு திட்டத்தைத் திறக்கவும் File பின்னர் திட்டத்தைத் திறக்கவும் அல்லது தேர்ந்தெடுப்பதன் மூலம் புதிய திட்டத்தை உருவாக்கவும் File பின்னர் விவாடோவில் புதிய திட்டம்.
  2.  ஐபி பட்டியலைத் திறந்து, எந்த வகைபிரித்தல்களுக்கும் செல்லவும்.
  3. Vivado IDE என்ற முக்கிய பெயரைக் கொண்டு வர ILA ஐ இருமுறை கிளிக் செய்யவும்.

பொது விருப்பங்கள் குழு
பின்வரும் படம் நேட்டிவ் அமைப்பில் உள்ள பொது விருப்பங்கள் தாவலைக் காட்டுகிறது, இது விருப்பங்களைக் குறிப்பிட உங்களை அனுமதிக்கிறது:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-3

பின்வரும் படம் AXI அமைப்பில் உள்ள பொது விருப்பங்கள் தாவலைக் காட்டுகிறது, இது விருப்பங்களைக் குறிப்பிட உங்களை அனுமதிக்கிறது:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-4

  • கூறு பெயர்: ILA மையத்திற்கு ஒரு தனிப்பட்ட தொகுதி பெயரை வழங்க இந்த உரை புலத்தைப் பயன்படுத்தவும்.
  • ILA உள்ளீட்டு வகை: இந்த விருப்பம் எந்த வகையான இடைமுகம் அல்லது ILA ஐ பிழைத்திருத்தம் செய்ய வேண்டும் என்பதைக் குறிப்பிடுகிறது. தற்போது, ​​இந்த அளவுருவின் மதிப்புகள் "நேட்டிவ் ப்ரோப்ஸ்", "இன்டர்ஃபேஸ் மானிட்டர்" மற்றும் "கலப்பு" ஆகும்.
  • ஆய்வுகளின் எண்ணிக்கை: ILA மையத்தில் உள்ள ஆய்வு துறைமுகங்களின் எண்ணிக்கையைத் தேர்ந்தெடுக்க இந்த உரைப் புலத்தைப் பயன்படுத்தவும். Vivado® IDE இல் பயன்படுத்தப்படும் செல்லுபடியாகும் வரம்பு 1 முதல் 64 ஆகும். உங்களுக்கு 64 க்கும் மேற்பட்ட ஆய்வு போர்ட்கள் தேவைப்பட்டால், ILA மையத்தை உருவாக்க Tcl கட்டளை ஓட்டத்தைப் பயன்படுத்த வேண்டும்.
  • பல இடைமுக ஸ்லாட்டுகள் (இண்டர்ஃபேஸ் மானிட்டர் வகை மற்றும் கலப்பு வகைகளில் மட்டுமே கிடைக்கும்): ILA உடன் இணைக்கப்பட வேண்டிய AXI இடைமுக இடங்களின் எண்ணிக்கையைத் தேர்ந்தெடுக்க இந்த விருப்பம் உங்களை அனுமதிக்கிறது.
  • அனைத்து ஆய்வு துறைமுகங்களுக்கும் ஒரே எண்ணிக்கையிலான ஒப்பீட்டாளர்கள்: இந்த பேனலில் ஒரு ஆய்வுக்கான ஒப்பீட்டாளர்களின் எண்ணிக்கையை உள்ளமைக்க முடியும். அனைத்து ஆய்வுகளுக்கும் ஒரே எண்ணிக்கையிலான ஒப்பீட்டாளர்களைத் தேர்ந்தெடுப்பதன் மூலம் இயக்கலாம்.

ஆய்வு போர்ட் பேனல்கள்
பின்வரும் படம் ப்ரோப் போர்ட்ஸ் தாவலைக் காட்டுகிறது, இது அமைப்புகளைக் குறிப்பிட உங்களை அனுமதிக்கிறது:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-5

  • ப்ரோப் போர்ட் பேனல்: ஒவ்வொரு ப்ரோப் போர்ட்டின் அகலத்தையும் ப்ரோப் போர்ட் பேனல்களில் கட்டமைக்க முடியும். ஒவ்வொரு ப்ரோப் போர்ட் பேனலிலும் ஏழு போர்ட்கள் வரை இருக்கும்.
  • ஆய்வு அகலம்: ஒவ்வொரு ஆய்வு துறைமுகத்தின் அகலத்தையும் குறிப்பிடலாம். செல்லுபடியாகும் வரம்பு 1 முதல் 1024 வரை.
  • ஒப்பீட்டாளர்களின் எண்ணிக்கை: "அனைத்து ஆய்வு துறைமுகங்களுக்கும் ஒரே எண்ணிக்கையிலான ஒப்பீட்டாளர்கள்" விருப்பம் முடக்கப்பட்டால் மட்டுமே இந்த விருப்பம் செயல்படுத்தப்படும். 1 முதல் 16 வரம்பில் உள்ள ஒவ்வொரு ஆய்வுக்கும் ஒரு ஒப்பீட்டாளரை அமைக்கலாம்.
  • தரவு மற்றும்/அல்லது தூண்டுதல்: இந்த விருப்பத்தைப் பயன்படுத்தி ஒவ்வொரு ஆய்வுக்கும் ஆய்வு வகையை அமைக்கலாம். சரியான விருப்பங்கள் DATA_and_TRIGGER, DATA மற்றும் TRIGGER ஆகும்.
  • ஒப்பீட்டு விருப்பங்கள்: இந்த விருப்பத்தைப் பயன்படுத்தி ஒவ்வொரு ஆய்வுக்கும் செயல்பாட்டு வகை அல்லது ஒப்பீடு அமைக்கலாம்.

இடைமுக விருப்பங்கள்
ILA உள்ளீட்டு வகைக்கு இடைமுக மானிட்டர் அல்லது கலப்பு வகை தேர்ந்தெடுக்கப்பட்டால், பின்வரும் படம் இடைமுக விருப்பங்கள் தாவலைக் காட்டுகிறது:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-6

  • இடைமுக வகை: விற்பனையாளர், நூலகம், பெயர் மற்றும் இடைமுகத்தின் பதிப்பு (VLNV) ஐஎல்ஏ மையத்தால் கண்காணிக்கப்பட வேண்டும்.
  • AXI-MM ஐடி அகலம்: ஸ்லாட்_ ஆக இருக்கும் போது AXI இடைமுகத்தின் ஐடி அகலத்தைத் தேர்ந்தெடுக்கிறது இடைமுக வகை AXI-MM என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI-MM தரவு அகலம்: ஸ்லாட்டுடன் தொடர்புடைய அளவுருக்களைத் தேர்ந்தெடுக்கிறது_ ஸ்லாட்டின் போது AXI இடைமுகத்தின் தரவு அகலத்தைத் தேர்ந்தெடுக்கிறது_ இடைமுக வகை AXI-MM என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI-MM முகவரி அகலம்: AXI இடைமுகத்தின் முகவரி அகலத்தைத் தேர்ந்தெடுக்கும் போது slot_ இடைமுக வகை AXI-MM என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI-MM/ஸ்ட்ரீம் புரோட்டோகால் செக்கரை இயக்கு: ஸ்லாட்டுக்கான AXI4-MM அல்லது AXI4-ஸ்ட்ரீம் நெறிமுறை சரிபார்ப்பை இயக்குகிறது ஸ்லாட் போது_ இடைமுக வகை AXI-MM அல்லது AXI4-ஸ்ட்ரீம் என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • பரிவர்த்தனை கண்காணிப்பு கவுண்டர்களை இயக்கு: AXI4-MM பரிவர்த்தனை கண்காணிப்பு திறனை இயக்குகிறது.
  • நிலுவையில் உள்ள வாசிப்பு பரிவர்த்தனைகளின் எண்ணிக்கை: ஒரு ஐடிக்கு நிலுவையில் உள்ள வாசிப்பு பரிவர்த்தனைகளின் எண்ணிக்கையைக் குறிப்பிடுகிறது. அந்த இணைப்பிற்கான நிலுவையில் உள்ள வாசிப்பு பரிவர்த்தனைகளின் எண்ணிக்கைக்கு சமமாகவோ அல்லது அதிகமாகவோ இருக்க வேண்டும்.
  • நிலுவையில் உள்ள எழுத்துப் பரிவர்த்தனைகளின் எண்ணிக்கை: ஒரு ஐடிக்கு நிலுவையில் உள்ள எழுத்துப் பரிவர்த்தனைகளின் எண்ணிக்கையைக் குறிப்பிடுகிறது. அந்த இணைப்பிற்கான நிலுவையில் உள்ள எழுத்துப் பரிவர்த்தனைகளின் எண்ணிக்கைக்கு சமமாகவோ அல்லது அதிகமாகவோ இருக்க வேண்டும்.
  • APC நிலை சமிக்ஞைகளை கண்காணிக்கவும்: ஸ்லாட்டுக்கான APC நிலை சமிக்ஞைகளை கண்காணிப்பதை இயக்கவும் ஸ்லாட் போது_ இடைமுக வகை AXI-MM என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI ரீட் அட்ரஸ் சேனலை டேட்டாவாக உள்ளமைக்கவும்: ஸ்லாட்டிற்கான தரவு சேமிப்பக நோக்கத்திற்காக படிக்க முகவரி சேனல் சிக்னல்களைத் தேர்ந்தெடுக்கவும் ஸ்லாட் போது_ இடைமுக வகை AXI-MM என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI வாசிப்பு முகவரி சேனலை தூண்டுதலாக உள்ளமைக்கவும்: ஸ்லாட்டுக்கான தூண்டுதல் நிலையைக் குறிப்பிட, முகவரி சேனல் சிக்னல்களைப் படிக்கவும் ஸ்லாட் போது_ இடைமுக வகை AXI-MM என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI ரீட் டேட்டா சேனலை டேட்டாவாக உள்ளமைக்கவும்: ஸ்லாட்டிற்கான தரவு சேமிப்பக நோக்கங்களுக்காக, தரவு சேனல் சிக்னல்களைப் படிக்கவும் ஸ்லாட் போது_ இடைமுக வகை AXI-MM என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI ரீட் டேட்டா சேனலை தூண்டுதலாக உள்ளமைக்கவும்: ஸ்லாட்டுக்கான தூண்டுதல் நிபந்தனைகளைக் குறிப்பிட, தரவு சேனல் சிக்னல்களைப் படிக்கவும் ஸ்லாட் போது_ இடைமுக வகை AXI-MM என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI ரைட் அட்ரஸ் சேனலை டேட்டாவாக உள்ளமைக்கவும்: ஸ்லாட்டிற்கான தரவு சேமிப்பக நோக்கத்திற்காக எழுது முகவரி சேனல் சிக்னல்களைத் தேர்ந்தெடுக்கவும் ஸ்லாட் போது_ இடைமுக வகை AXI-MM என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI எழுதும் முகவரி சேனலை தூண்டுதலாக உள்ளமைக்கவும்: ஸ்லாட்டுக்கான தூண்டுதல் நிபந்தனைகளைக் குறிப்பிடுவதற்கு எழுது முகவரி சேனல் சிக்னல்களைத் தேர்ந்தெடுக்கவும் ஸ்லாட் போது_ இடைமுக வகை AXI-MM என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI ரைட் டேட்டா சேனலை டேட்டாவாக உள்ளமைக்கவும்: ஸ்லாட்டிற்கான தரவு சேமிப்பக நோக்கத்திற்காக எழுது தரவு சேனல் சிக்னல்களைத் தேர்ந்தெடுக்கவும் ஸ்லாட் போது_ இடைமுக வகை AXI-MM என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI ரைட் டேட்டா சேனலை தூண்டுதலாக உள்ளமைக்கவும்: ஸ்லாட்டிற்கான தூண்டுதல் நிலையைக் குறிப்பிட, தரவு சேனல் சிக்னல்களை எழுது என்பதைத் தேர்ந்தெடுக்கவும் ஸ்லாட் போது_ இடைமுக வகை AXI-MM என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI ரைட் ரெஸ்பான்ஸ் சேனலை டேட்டாவாக உள்ளமைக்கவும்: ஸ்லாட்டுக்கான தரவு சேமிப்பக நோக்கங்களுக்காக எழுது பதில் சேனல் சிக்னல்களைத் தேர்ந்தெடுக்கவும் ஸ்லாட் போது_ இடைமுக வகை AXI-MM என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI ரைட் ரெஸ்பான்ஸ் சேனலை ட்ரிக்கராக உள்ளமைக்கவும்: ஸ்லாட்டுக்கான தூண்டுதல் நிலையைக் குறிப்பிட, பதில் சேனல் சிக்னல்களை எழுது என்பதைத் தேர்ந்தெடுக்கவும் ஸ்லாட் போது_ இடைமுக வகை AXI-MM என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI-ஸ்ட்ரீம் Tdata அகலம்: AXI-ஸ்ட்ரீம் இடைமுகத்தின் Tdata அகலத்தைத் தேர்ந்தெடுக்கும் போது slot_ இடைமுக வகை AXI-ஸ்ட்ரீம் என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI-ஸ்ட்ரீம் TID அகலம்: AXI-ஸ்ட்ரீம் இடைமுகத்தின் TID அகலத்தைத் தேர்ந்தெடுக்கும் போது slot_ இடைமுக வகை AXI-ஸ்ட்ரீம் என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI-ஸ்ட்ரீம் TUSER அகலம்: AXI-ஸ்ட்ரீம் இடைமுகத்தின் TUSER அகலத்தைத் தேர்ந்தெடுக்கும் போது slot_ இடைமுக வகை AXI-ஸ்ட்ரீம் என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXI-ஸ்ட்ரீம் TDEST அகலம்: slot_ ஆக இருக்கும் போது AXI-ஸ்ட்ரீம் இடைமுகத்தின் TDEST அகலத்தைத் தேர்ந்தெடுக்கிறது இடைமுக வகை AXI-ஸ்ட்ரீம் என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXIS சிக்னல்களை தரவுகளாக உள்ளமைக்கவும்: ஸ்லாட்டிற்கான தரவு சேமிப்பக நோக்கத்திற்காக AXI4-ஸ்ட்ரீம் சிக்னல்களைத் தேர்ந்தெடுக்கவும்
    ஸ்லாட் போது_ இடைமுக வகை AXI-ஸ்ட்ரீம் என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • AXIS சிக்னல்களை தூண்டுதலாக உள்ளமைக்கவும்: ஸ்லாட்டுக்கான தூண்டுதல் நிலையைக் குறிப்பிட AXI4-ஸ்ட்ரீம் சிக்னல்களைத் தேர்ந்தெடுக்கவும் ஸ்லாட் போது_ இடைமுக வகை AXI-ஸ்ட்ரீம் என கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.
  • ஸ்லாட்டை தரவு மற்றும்/அல்லது தூண்டுதலாக உள்ளமைக்கவும்: தூண்டுதல் நிலையைக் குறிப்பிடுவதற்கு அல்லது தரவு சேமிப்பக நோக்கத்திற்காக அல்லது ஸ்லாட்டிற்காக AXI அல்லாத ஸ்லாட் சிக்னல்களைத் தேர்ந்தெடுக்கிறது ஸ்லாட் போது_ இடைமுக வகை AXI அல்லாததாக கட்டமைக்கப்பட்டுள்ளது என்பது ஸ்லாட் எண்.

சேமிப்பக விருப்பங்கள்
பின்வரும் படம் சேமிப்பக விருப்பங்கள் தாவலைக் காட்டுகிறது, இது சேமிப்பக இலக்கு வகை மற்றும் பயன்படுத்தப்பட வேண்டிய நினைவகத்தின் ஆழத்தைத் தேர்ந்தெடுக்க அனுமதிக்கிறது:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-7

  • சேமிப்பக இலக்கு: கீழ்தோன்றும் மெனுவிலிருந்து சேமிப்பக இலக்கு வகையைத் தேர்ந்தெடுக்க இந்த அளவுரு பயன்படுத்தப்படுகிறது.
  • தரவு ஆழம்: பொருத்தமான s ஐத் தேர்ந்தெடுக்க இந்த அளவுரு பயன்படுத்தப்படுகிறதுampகீழ்தோன்றும் மெனுவிலிருந்து ஆழம்.

மேம்பட்ட விருப்பங்கள்
பின்வரும் படம் மேம்பட்ட விருப்பங்கள் தாவலைக் காட்டுகிறது:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-8

  • AXI பிழைத்திருத்த மையத்துடன் கைமுறையாக இணைப்பதற்காக AXI4-ஸ்ட்ரீம் இடைமுகத்தை இயக்கவும்: இயக்கப்படும் போது, ​​இந்த விருப்பம் AXI பிழைத்திருத்த மையத்துடன் இணைக்க IPக்கு AXIS இடைமுகத்தை வழங்குகிறது.
  • தூண்டுதல் உள்ளீட்டு இடைமுகத்தை இயக்கு: விருப்பமான தூண்டுதல் உள்ளீட்டு போர்ட்டை இயக்க இந்த விருப்பத்தை சரிபார்க்கவும்.
  • தூண்டுதல் வெளியீட்டு இடைமுகத்தை இயக்கு: விருப்பமான தூண்டுதல் வெளியீட்டு போர்ட்டை இயக்க இந்த விருப்பத்தை சரிபார்க்கவும்.
  • உள்ளீட்டு குழாய் எஸ்tages: செயலாக்க முடிவுகளை மேம்படுத்த, ஆய்வுக்காக நீங்கள் சேர்க்க விரும்பும் பதிவேடுகளின் எண்ணிக்கையைத் தேர்ந்தெடுக்கவும். இந்த அளவுரு அனைத்து ஆய்வுகளுக்கும் பொருந்தும்.
  • மேம்பட்ட தூண்டுதல்: மாநில இயந்திர அடிப்படையிலான தூண்டுதல் வரிசைமுறையை இயக்க சரிபார்க்கவும்.

வெளியீட்டு உருவாக்கம்
விவரங்களுக்கு, Vivado Design Suite பயனர் கையேட்டைப் பார்க்கவும்: IP (UG896) உடன் வடிவமைத்தல்.

கோர்வைக் கட்டுப்படுத்துதல்

தேவையான கட்டுப்பாடுகள்
ILA மையமானது XDCஐ உள்ளடக்கியது file கடிகார டொமைன் கிராசிங் ஒத்திசைவு பாதைகளை அதிகமாகக் கட்டுப்படுத்துவதைத் தடுக்க பொருத்தமான தவறான பாதைக் கட்டுப்பாடுகளைக் கொண்டுள்ளது. ILA மையத்தின் clk இன்புட் போர்ட்டுடன் இணைக்கப்பட்ட கடிகார சமிக்ஞை உங்கள் வடிவமைப்பில் சரியாகக் கட்டுப்படுத்தப்படும் என்றும் எதிர்பார்க்கப்படுகிறது.

சாதனம், தொகுப்பு மற்றும் வேக தர தேர்வுகள்
இந்த IP மையத்திற்கு இந்தப் பிரிவு பொருந்தாது.

  • கடிகார அதிர்வெண்கள்
    இந்த IP மையத்திற்கு இந்தப் பிரிவு பொருந்தாது.
  • கடிகார மேலாண்மை
    இந்த IP மையத்திற்கு இந்தப் பிரிவு பொருந்தாது.
  • கடிகார இடம்
    இந்த IP மையத்திற்கு இந்தப் பிரிவு பொருந்தாது.
  • வங்கியியல்
    இந்த IP மையத்திற்கு இந்தப் பிரிவு பொருந்தாது.
  • டிரான்ஸ்ஸீவர் வேலை வாய்ப்பு
    இந்த IP மையத்திற்கு இந்தப் பிரிவு பொருந்தாது.
  • I/O தரநிலை மற்றும் வேலை வாய்ப்பு
    இந்த IP மையத்திற்கு இந்தப் பிரிவு பொருந்தாது.

உருவகப்படுத்துதல்

Vivado® உருவகப்படுத்துதல் கூறுகள் பற்றிய விரிவான தகவலுக்கும், ஆதரிக்கப்படும் மூன்றாம் தரப்பு கருவிகளைப் பயன்படுத்துவது பற்றிய தகவலுக்கும், Vivado Design Suite பயனர் கையேட்டைப் பார்க்கவும்: லாஜிக் சிமுலேஷன் (UG900).

தொகுப்பு மற்றும் செயல்படுத்தல்
தொகுப்பு மற்றும் செயல்படுத்தல் பற்றிய விவரங்களுக்கு, Vivado Design Suite பயனர் கையேட்டைப் பார்க்கவும்: IP (UG896) மூலம் வடிவமைத்தல்.

பிழைத்திருத்தம்

இந்த பின்னிணைப்பில் Xilinx® ஆதரவில் கிடைக்கும் ஆதாரங்கள் பற்றிய விவரங்கள் உள்ளன webதளம் மற்றும் பிழைத்திருத்த கருவிகள். ஐபிக்கு உரிம விசை தேவைப்பட்டால், விசை சரிபார்க்கப்பட வேண்டும். Vivado® வடிவமைப்புக் கருவிகள் ஓட்டத்தின் மூலம் உரிமம் பெற்ற IP ஐப் பெறுவதற்கு பல உரிமச் சோதனைச் சாவடிகளைக் கொண்டுள்ளன. உரிமச் சரிபார்ப்பு வெற்றியடைந்தால், ஐபி உருவாக்கத்தைத் தொடரலாம். இல்லையெனில், தலைமுறை பிழையுடன் நிறுத்தப்படும். பின்வரும் கருவிகளால் உரிமச் சோதனைச் சாவடிகள் செயல்படுத்தப்படுகின்றன:

  • விவாடோ தொகுப்பு
  • விவாடோ செயல்படுத்தல்
  • write_bitstream (Tcl கட்டளை)

முக்கியமானது! சோதனைச் சாவடிகளில் ஐபி உரிம நிலை புறக்கணிக்கப்படுகிறது. சரியான உரிமம் இருப்பதை சோதனை உறுதிப்படுத்துகிறது. இது ஐபி உரிம அளவை சரிபார்க்காது.

Xilinx.com இல் உதவியைத் தேடுகிறது

மையத்தைப் பயன்படுத்தும் போது வடிவமைப்பு மற்றும் பிழைத்திருத்தச் செயல்பாட்டில் உதவ, Xilinx ஆதரவு web தயாரிப்பு ஆவணங்கள், வெளியீட்டுக் குறிப்புகள், பதில் பதிவுகள், அறியப்பட்ட சிக்கல்கள் பற்றிய தகவல்கள் மற்றும் மேலும் தயாரிப்பு ஆதரவைப் பெறுவதற்கான இணைப்புகள் போன்ற முக்கிய ஆதாரங்கள் பக்கத்தில் உள்ளன. Xilinx சமூக மன்றங்களும் கிடைக்கின்றன, அங்கு உறுப்பினர்கள் Xilinx தீர்வுகளைப் பற்றிக் கற்றுக்கொள்ளலாம், பங்கேற்கலாம், பகிரலாம் மற்றும் கேள்விகளைக் கேட்கலாம்.

ஆவணப்படுத்தல்
இந்த தயாரிப்பு வழிகாட்டி மையத்துடன் தொடர்புடைய முக்கிய ஆவணமாகும். இந்த வழிகாட்டி, வடிவமைப்பு செயல்பாட்டில் உதவும் அனைத்து தயாரிப்புகள் தொடர்பான ஆவணங்களுடன், Xilinx ஆதரவில் காணலாம் web பக்கம் அல்லது Xilinx® ஆவண நேவிகேட்டரைப் பயன்படுத்துவதன் மூலம். பதிவிறக்கங்கள் பக்கத்திலிருந்து Xilinx ஆவண நேவிகேட்டரைப் பதிவிறக்கவும். இந்தக் கருவி மற்றும் கிடைக்கும் அம்சங்களைப் பற்றிய கூடுதல் தகவலுக்கு, நிறுவிய பின் ஆன்லைன் உதவியைத் திறக்கவும்.

பதில் பதிவுகள்
பதில் பதிவுகளில் பொதுவாக எதிர்கொள்ளும் சிக்கல்கள் பற்றிய தகவல்கள், இந்தச் சிக்கல்களைத் தீர்ப்பதற்கான பயனுள்ள தகவல்கள் மற்றும் Xilinx தயாரிப்பில் அறியப்பட்ட ஏதேனும் சிக்கல்கள் ஆகியவை அடங்கும். பதில் பதிவுகள் உருவாக்கப்பட்டு தினசரி பராமரிக்கப்பட்டு பயனர்கள் மிகவும் துல்லியமான தகவல்களை அணுகுவதை உறுதிசெய்கிறார்கள். முக்கிய Xilinx ஆதரவில் உள்ள தேடல் ஆதரவு பெட்டியைப் பயன்படுத்தி இந்த மையத்திற்கான பதில் பதிவுகளை கண்டறியலாம் web பக்கம். உங்கள் தேடல் முடிவுகளை அதிகரிக்க, இது போன்ற முக்கிய வார்த்தைகளைப் பயன்படுத்தவும்:

  • தயாரிப்பு பெயர்
  • கருவி செய்தி(கள்)
  • சந்தித்த சிக்கலின் சுருக்கம்

முடிவுகளை மேலும் குறிவைக்க முடிவுகள் திரும்பிய பிறகு வடிகட்டி தேடல் கிடைக்கும்.

தொழில்நுட்ப ஆதரவு
தயாரிப்பு ஆவணத்தில் விவரிக்கப்பட்டுள்ளபடி இந்த LogiCORE™ IP தயாரிப்புக்கான Xilinx சமூக மன்றங்களில் தொழில்நுட்ப ஆதரவை Xilinx வழங்குகிறது. நீங்கள் பின்வருவனவற்றில் ஏதேனும் செய்தால், Xilinx நேரம், செயல்பாடு அல்லது ஆதரவுக்கு உத்தரவாதம் அளிக்க முடியாது:

  • ஆவணத்தில் வரையறுக்கப்படாத சாதனங்களில் தீர்வைச் செயல்படுத்தவும்.
  • தயாரிப்பு ஆவணத்தில் அனுமதிக்கப்பட்டதைத் தாண்டிய தீர்வைத் தனிப்பயனாக்கவும்.
  • மாற்ற வேண்டாம் என்று பெயரிடப்பட்ட வடிவமைப்பின் எந்தப் பகுதியையும் மாற்றவும்.

கேள்விகளைக் கேட்க, Xilinx சமூக மன்றங்களுக்குச் செல்லவும்.

கூடுதல் ஆதாரங்கள் மற்றும் சட்ட அறிவிப்புகள்

Xilinx வளங்கள்
பதில்கள், ஆவணங்கள், பதிவிறக்கங்கள் மற்றும் மன்றங்கள் போன்ற ஆதரவு ஆதாரங்களுக்கு, Xilinx ஆதரவைப் பார்க்கவும்.

ஆவணப்படுத்தல் நேவிகேட்டர் மற்றும் வடிவமைப்பு மையங்கள்
Xilinx® Documentation Navigator (DocNav) Xilinx ஆவணங்கள், வீடியோக்கள் மற்றும் ஆதரவு ஆதாரங்களுக்கான அணுகலை வழங்குகிறது, அதை நீங்கள் வடிகட்டலாம் மற்றும் தகவலைக் கண்டறிய தேடலாம். DocNav ஐ திறக்க:

  • • Vivado® IDE இலிருந்து, உதவி → ஆவணம் மற்றும் பயிற்சிகளைத் தேர்ந்தெடுக்கவும்.
    • Windows இல், Start → All Programs → Xilinx Design Tools → DocNav என்பதைத் தேர்ந்தெடுக்கவும்.
    • Linux கட்டளை வரியில், docnav ஐ உள்ளிடவும்.

Xilinx வடிவமைப்பு மையங்கள் வடிவமைப்பு பணிகள் மற்றும் பிற தலைப்புகளால் ஒழுங்கமைக்கப்பட்ட ஆவணங்களுக்கான இணைப்புகளை வழங்குகின்றன, நீங்கள் முக்கிய கருத்துக்களை அறியவும் அடிக்கடி கேட்கப்படும் கேள்விகளுக்கு பதிலளிக்கவும் பயன்படுத்தலாம். வடிவமைப்பு மையங்களை அணுக:

  • DocNav இல், வடிவமைப்பு மையங்களைக் கிளிக் செய்யவும் View தாவல்.
  • Xilinx இல் webதளத்தில், வடிவமைப்பு மையங்கள் பக்கத்தைப் பார்க்கவும்.

குறிப்பு: DocNav பற்றிய மேலும் தகவலுக்கு, Xilinx இல் உள்ள ஆவண நேவிகேட்டர் பக்கத்தைப் பார்க்கவும் webதளம்.

குறிப்புகள்
இந்த ஆவணங்கள் இந்த வழிகாட்டியுடன் பயனுள்ள துணைப் பொருட்களை வழங்குகின்றன:

  1.  விவாடோ டிசைன் சூட் பயனர் கையேடு: நிரலாக்கம் மற்றும் பிழைத்திருத்தம் (UG908)
  2. விவாடோ டிசைன் சூட் பயனர் கையேடு: ஐபி (யுஜி896) மூலம் வடிவமைத்தல்
  3. Vivado Design Suite User Guide: IP Integrator (UG994) ஐப் பயன்படுத்தி IP துணை அமைப்புகளை வடிவமைத்தல்
  4. விவாடோ டிசைன் சூட் பயனர் கையேடு: தொடங்குதல் (UG910)
  5. விவாடோ டிசைன் சூட் பயனர் கையேடு: லாஜிக் சிமுலேஷன் (UG900)
  6. விவாடோ டிசைன் சூட் பயனர் கையேடு: செயல்படுத்தல் (UG904)
  7. ISE முதல் விவாடோ வடிவமைப்பு தொகுப்பு இடம்பெயர்வு வழிகாட்டி (UG911)
  8. AXI புரோட்டோகால் செக்கர் லாஜிகோர் ஐபி தயாரிப்பு வழிகாட்டி (PG101)
  9. AXI4-ஸ்ட்ரீம் புரோட்டோகால் செக்கர் லாஜிகோர் ஐபி தயாரிப்பு வழிகாட்டி (PG145)

மீள்பார்வை வரலாறு
பின்வரும் அட்டவணை இந்த ஆவணத்திற்கான திருத்த வரலாற்றைக் காட்டுகிறது.

பிரிவு திருத்தச் சுருக்கம்
11/23/2020 பதிப்பு 1.1
ஆரம்ப வெளியீடு. N/A

தயவு செய்து படிக்கவும்: முக்கியமான சட்ட அறிவிப்புகள்
Xilinx தயாரிப்புகளைத் தேர்ந்தெடுப்பதற்கும் பயன்படுத்துவதற்கும் மட்டுமே இங்கு ("பொருட்கள்") உங்களுக்கு வெளிப்படுத்தப்பட்ட தகவல்கள் வழங்கப்பட்டுள்ளன. பொருந்தக்கூடிய சட்டத்தால் அனுமதிக்கப்படும் அதிகபட்ச அளவிற்கு: (1) பொருட்கள் "உள்ளபடியே" கிடைக்கின்றன மற்றும் அனைத்து தவறுகளுடன், Xilinx இதன் மூலம் அனைத்து உத்தரவாதங்கள் மற்றும் நிபந்தனைகள், வெளிப்படையான, மறைமுகமான, அல்லது சட்டப்பூர்வ, ஆனால் வரம்பற்ற, உட்பட - மீறல், அல்லது ஏதேனும் ஒரு குறிப்பிட்ட நோக்கத்திற்காக உடற்தகுதி; மற்றும் (2) Xilinx (ஒப்பந்தம் அல்லது சித்திரவதை, அலட்சியம் உட்பட, அல்லது வேறு ஏதேனும் பொறுப்புக் கோட்பாட்டின் கீழ்) எந்தவொரு இழப்பு அல்லது சேதத்திற்கும், பொருள்களின் கீழ் அல்லது தொடர்பாக எழும் எந்தவொரு வகை அல்லது இயல்புக்கும் பொறுப்பாகாது. (உங்கள் பொருட்களைப் பயன்படுத்துவது உட்பட), எந்தவொரு நேரடி, மறைமுக, சிறப்பு, தற்செயலான அல்லது அதன் விளைவாக ஏற்படும் இழப்பு அல்லது சேதம் (தரவு இழப்பு, லாபம், நல்லெண்ணம் அல்லது எந்தவொரு செயலின் விளைவாக ஏற்படும் எந்த வகையான இழப்பு அல்லது சேதம் உட்பட) மூன்றாம் தரப்பினரால்) அத்தகைய சேதம் அல்லது இழப்பு நியாயமான முறையில் கணிக்கக்கூடியதாக இருந்தாலும் அல்லது அதன் சாத்தியம் குறித்து Xilinx க்கு அறிவுறுத்தப்பட்டிருந்தாலும்.

Xilinx மெட்டீரியல்களில் உள்ள ஏதேனும் பிழைகளைத் திருத்தவோ அல்லது மெட்டீரியல்களுக்கான புதுப்பிப்புகள் அல்லது தயாரிப்பு விவரக்குறிப்புகளை உங்களுக்குத் தெரிவிக்கவோ எந்தப் பொறுப்பையும் ஏற்கவில்லை. முன் எழுத்துப்பூர்வ அனுமதியின்றி நீங்கள் பொருட்களை மீண்டும் உருவாக்கவோ, மாற்றவோ, விநியோகிக்கவோ அல்லது பொதுவில் காட்டவோ கூடாது. சில தயாரிப்புகள் Xilinx இன் வரையறுக்கப்பட்ட உத்தரவாதத்தின் விதிமுறைகள் மற்றும் நிபந்தனைகளுக்கு உட்பட்டவை, தயவுசெய்து Xilinx இன் விற்பனை விதிமுறைகளைப் பார்க்கவும் viewஇல் ed https://www.xilinx.com/legal.htm#tos; IP கோர்கள் உங்களுக்கு Xilinx வழங்கிய உரிமத்தில் உள்ள உத்தரவாதம் மற்றும் ஆதரவு விதிமுறைகளுக்கு உட்பட்டதாக இருக்கலாம். Xilinx தயாரிப்புகள் வடிவமைக்கப்படவில்லை அல்லது தோல்வி-பாதுகாப்பானவை அல்லது தோல்வி-பாதுகாப்பான செயல்திறன் தேவைப்படும் எந்தவொரு பயன்பாட்டிலும் பயன்படுத்தப்படவில்லை; அத்தகைய முக்கியமான பயன்பாடுகளில் Xilinx தயாரிப்புகளைப் பயன்படுத்துவதற்கான ஒரே ஆபத்து மற்றும் பொறுப்பை நீங்கள் கருதுகிறீர்கள், தயவுசெய்து Xilinx இன் விற்பனை விதிமுறைகளைப் பார்க்கவும். viewஇல் ed https://www.xilinx.com/legal.htm#tos.
இந்த ஆவணத்தில் பூர்வாங்க தகவல்கள் உள்ளன மற்றும் அறிவிப்பு இல்லாமல் மாற்றத்திற்கு உட்பட்டது. இங்கு வழங்கப்பட்ட தகவல்கள், இதுவரை விற்பனைக்குக் கிடைக்காத தயாரிப்புகள் மற்றும்/அல்லது சேவைகளுடன் தொடர்புடையது, மேலும் இது தகவல் நோக்கங்களுக்காக மட்டுமே வழங்கப்படுகிறது, மேலும் அவை குறிப்பிடப்பட்ட தயாரிப்புகள் மற்றும்/அல்லது சேவைகளின் விற்பனைக்கான சலுகை அல்லது வணிகமயமாக்கல் முயற்சியாக கருதப்படவில்லை. இங்கே.

ஆட்டோமோட்டிவ் விண்ணப்பங்கள் மறுப்பு
வாகன தயாரிப்புகள் (பகுதி எண்ணில் "XA" என அடையாளம் காணப்பட்டுள்ளது) ஏர்பேக்குகளை பயன்படுத்துவதற்கு அல்லது பயன்பாட்டின் கட்டுப்பாட்டை பாதிக்கும் பயன்பாடுகளில் பயன்படுத்துவதற்கு உத்தரவாதம் அளிக்கப்படவில்லை Y கருத்து அல்லது பணிநீக்க அம்சம் சீரானது ISO 26262 ஆட்டோமோட்டிவ் பாதுகாப்பு தரத்துடன் (“பாதுகாப்பு வடிவமைப்பு”). வாடிக்கையாளர்கள், தயாரிப்புகளை உள்ளடக்கிய எந்தவொரு அமைப்புகளையும் பயன்படுத்துவதற்கு அல்லது விநியோகிப்பதற்கு முன், பாதுகாப்பு நோக்கங்களுக்காக அத்தகைய அமைப்புகளை முழுமையாகச் சோதிக்க வேண்டும். பாதுகாப்பு வடிவமைப்பு இல்லாத பாதுகாப்பு பயன்பாட்டில் தயாரிப்புகளின் பயன்பாடு முற்றிலும் வாடிக்கையாளரின் ஆபத்தில் உள்ளது, பொருந்தக்கூடிய சட்டங்கள் மற்றும் தயாரிப்பு வரம்புகளுக்கு உட்பட்ட விதிமுறைகளுக்கு மட்டுமே உட்பட்டது.
பதிப்புரிமை 2020 Xilinx, Inc. Xilinx, Xilinx லோகோ, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq மற்றும் இங்கு சேர்க்கப்பட்டுள்ள பிற நியமிக்கப்பட்ட பிராண்டுகள், அமெரிக்கா மற்றும் பிற நாடுகளில் உள்ள Xilinx இன் வர்த்தக முத்திரைகள். மற்ற அனைத்து வர்த்தக முத்திரைகளும் அந்தந்த உரிமையாளர்களின் சொத்து.PG357 (v1.1) நவம்பர் 23, 2020, AXI4-ஸ்ட்ரீம் இடைமுகம் v1.1 உடன் ILA
Pdf ஐ பதிவிறக்கவும்: Xilinx AXI4-ஸ்ட்ரீம் ஒருங்கிணைந்த லாஜிக் அனலைசர் வழிகாட்டி

குறிப்புகள்

கருத்து தெரிவிக்கவும்

உங்கள் மின்னஞ்சல் முகவரி வெளியிடப்படாது. தேவையான புலங்கள் குறிக்கப்பட்டுள்ளன *