Xilinx-suaicheantasLeabhar-iùil anailis loidsig aonaichte Xilinx AXI4-Stream

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-toradh

Ro-ràdh

Tha an Mion-sgrùdaire Logic Amalaichte (ILA) le cridhe Eadar-aghaidh AXI4-Stream na IP anailisiche loidsig gnàthaichte a ghabhas cleachdadh gus sùil a chumail air comharran a-staigh agus eadar-aghaidh dealbhaidh. Tha cridhe ILA a’ toirt a-steach mòran fheartan adhartach de mhion-sgrùdairean loidsig an latha an-diugh, a’ toirt a-steach co-aontaran brosnachaidh boolean agus brosnachaidhean gluasaid iomaill. Tha an cridhe cuideachd a’ tabhann comas deasbaid is sgrùdaidh eadar-aghaidh còmhla ri sgrùdadh protocol airson AXI le mapa cuimhne agus AXI4-Stream. Leis gu bheil cridhe ILA co-chosmhail ris an dealbhadh air a bheilear a’ cumail sùil, tha a h-uile cuingealachadh gleoc dealbhaidh a tha air a chuir an sàs anns an dealbhadh agad cuideachd air a chuir an sàs anns na pàirtean de chridhe ILA. Gus eadar-aghaidh debug taobh a-staigh dealbhadh, feumar ILA IP a chuir ri dealbhadh bloc anns an integrator Vivado® IP. San aon dòigh, faodar roghainn sgrùdaidh protocol AXI4 / AXI4-Stream a chomasachadh airson ILA IP anns an integrator IP. Faodar brisidhean protocol a thaisbeanadh an uairsin ann an cruth tonn viewer den anailisiche loidsig Vivado.

Feartan

  • Àireamh de phuirt sgrùdaidh a ghabhas taghadh leis a’ chleachdaiche agus leud probe.
  • Targaidean stòraidh a ghabhas taghadh leis an neach-cleachdaidh leithid bloc RAM agus UltraRAM
  • Faodar ioma phuirt dearbhaidh a chur còmhla ann an aon staid brosnachaidh.
  • Sliotan AXI a ghabhas taghadh leis a’ chleachdaiche gus eadar-aghaidh AXI a dheasbad ann an dealbhadh.
  • Roghainnean rèiteachaidh airson eadar-aghaidh AXI a’ toirt a-steach seòrsachan eadar-aghaidh agus lorg sample doimhneachd.
  • Dàta agus seilbh brosnachaidh airson probes.
  • Àireamh de luchd-coimeas agus an leud airson gach probe agus puirt fa leth taobh a-staigh eadar-aghaidh.
  • Eadar-aghaidh tar-tharraingeach cuir a-steach/toradh.
  • Pìobaireachd rèiteachaidh airson probes cuir a-steach.
  • Sgrùdadh protocol AXI4-MM agus AXI4-Stream.

Airson tuilleadh fiosrachaidh mu chridhe ILA, faic an Stiùireadh Cleachdaiche Vivado Design Suite: Programming and Debugging (UG908).

Fiosrachadh IP

Clàr Fiosrachaidh LogiCORE ™ IP
Sònrachaidhean bunaiteach
Teaghlach inneal le taic1 Versal ™ ACAP
Eadar-aghaidh cleachdaiche le taic Inbhe IEEE 1149.1 - JTAG
Air a thoirt seachad le Core
Dealbhadh Files RTL
Example Dealbhadh Verilog
Beinn deuchainn Gun a thoirt seachad
Cuingeachaidhean File Cuingeachaidhean Dealbhaidh Xilinx® (XDC)
Modail Simulation Gun a thoirt seachad
Dràibhear S / W le taic Chan eil
Sruth dealbhaidh air a dhearbhadh2
Teachd-a-steach dealbhaidh Vivado® Design Suite
Samhlachadh Airson simuladairean le taic, faic an Innealan Dealbhaidh Xilinx: Stiùireadh notaichean fuasglaidh.
Synthesis Synthesis Vivado
Taic
A h-uile clàr atharrachaidh IP Vivado Logaichean atharrachaidh IP Master Vivado: 72775
Taic Xilinx web duilleag
Notaichean:

1. Airson liosta iomlan de dh'innealan le taic, faic an Vivado® IP catalog.

2. Airson na dreachan le taic de na h-innealan, faic an Innealan Dealbhaidh Xilinx: Stiùireadh notaichean fuasglaidh.

Thairisview

A’ seòladh susbaint tro phròiseas dealbhaidh
Tha sgrìobhainnean Xilinx® air an eagrachadh timcheall air seata de phròiseasan dealbhaidh àbhaisteach gus do chuideachadh le bhith a’ lorg susbaint iomchaidh airson do ghnìomh leasachaidh gnàthach. Tha an sgrìobhainn seo a’ còmhdach nam pròiseasan dealbhaidh a leanas:

  • Bathar-cruaidh, IP, agus leasachadh àrd-ùrlar: A’ cruthachadh na blocaichean PL IP airson an àrd-ùrlar bathar-cruaidh, a’ cruthachadh kernels PL, atharrais gnìomh fo-shiostam, agus a’ measadh ùine Vivado®, cleachdadh ghoireasan, agus dùnadh cumhachd. Tha e cuideachd a’ toirt a-steach leasachadh àrd-ùrlar bathar-cruaidh airson amalachadh siostam. Am measg nan cuspairean san sgrìobhainn seo a tha a’ buntainn ris a’ phròiseas dealbhaidh seo tha:
  • Tuairisgeul Port
  • Cloc agus ath-shuidheachadh
  • A 'gnàthachadh agus a' cruthachadh a 'chridhe

Bun os cionnview
Tha comharran agus eadar-aghaidh ann an dealbhadh FPGA ceangailte ri probe ILA agus cuir a-steach slot. Is e na comharran agus na h-eadar-aghaidh sin, a tha ceangailte ris an probe agus cuir a-steach slot fa leth, sampair a stiùireadh aig astaran dealbhaidh agus air a stòradh le bhith a’ cleachdadh RAM bloc chip. Tha comharran agus eadar-aghaidh ann an dealbhadh Versal ™ ACAP ceangailte ri probe ILA agus cuir a-steach slot. Is e na comharran agus na h-eadar-aghaidh ceangailte sin sampair a stiùireadh aig astaran dealbhaidh a’ cleachdadh cuir a-steach a’ ghleoc bunaiteach agus air a stòradh ann an cuimhneachain RAM bloc air-chip. Tha na paramadairean bunaiteach a 'sònrachadh na leanas:

  • Àireamh de probes (suas gu 512) agus leud probe (1 gu 1024).
  • Tha grunn shliotan agus roghainnean eadar-aghaidh.
  • Lorg sample doimhneachd.
  • Dàta agus/no maoin brosnachaidh airson probes.
  • An àireamh de choimeasgaidhean airson gach probe.

Tha conaltradh le cridhe ILA air a dhèanamh a’ cleachdadh eisimpleir den AXI Debug Hub a tha a’ ceangal ri cridhe IP an t-Siostam Smachd, Eadar-aghaidh agus Pròiseas (CIPS).

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-1

Às deidh an dealbhadh a bhith air a luchdachadh a-steach don Versal ACAP, cleachd bathar-bog anailis loidsig Vivado® gus tachartas brosnachaidh a chuir air dòigh airson tomhas ILA. Às deidh don inneal-brosnachaidh tachairt, bidh an sample buffer air a lìonadh agus air a luchdachadh suas don anailisiche loidsig Vivado. Faodaidh tu view an dàta seo a’ cleachdadh an uinneag cruth tonn. Tha an neach-sgrùdaidh sample agus gnìomhachd brosnachaidh air a bhuileachadh anns an roinn loidsig prògramaichte. Bloc RAM no cuimhne UltraRAM air-chip stèidhichte air an targaid stòraidh a thagh thu rè gnàthachadh a bhios a’ stòradh an dàta gus an tèid a luchdachadh suas leis a ’bhathar-bog. Chan eil feum air cuir a-steach no toradh neach-cleachdaidh gus tachartasan a bhrosnachadh, dàta a ghlacadh, no conaltradh le cridhe ILA. Tha cridhe ILA comasach air sùil a chumail air comharran ìre eadar-aghaidh, is urrainn dha fiosrachadh ìre malairt a chuir an cèill leithid na gnothaichean gun samhail airson eadar-aghaidh AXI4.

Coimeas Trigger Probe ILA
Tha gach cuir a-steach probe ceangailte ri coimeasadair brosnachaidh a tha comasach air diofar obrachaidhean a dhèanamh. Aig àm ruith faodar an coimeasadair a shuidheachadh gus coimeas a dhèanamh = no !=. Tha seo a’ toirt a-steach pàtrain ìre co-ionnan, leithid X0XX101. Tha e cuideachd a’ toirt a-steach lorg eadar-ghluasadan iomaill leithid oir ag èirigh (R), oir tuiteam (F), gach cuid oir (B), no gluasad gun ghluasad (N). Faodaidh an coimeasadair brosnachaidh coimeasan nas iom-fhillte a dhèanamh, a’ gabhail a-steach >, <, ≥, agus ≤.

CUDROMACH! Tha an coimeasair air a shuidheachadh aig àm ruith tro anailisiche loidsig Vivado®.

Suidheachadh brosnachaidh ILA
Tha an suidheachadh brosnachaidh mar thoradh air àireamhachadh Boolean “AND” no “OR” de gach aon de na toraidhean coimeasach brosnachaidh probe ILA. A’ cleachdadh an anailis loidsig Vivado®, bidh thu a’ taghadh am bu chòir dhut “AND” a bhrosnachadh le luchd-coimeas a bhrosnachadh no an “OR”. Tha an suidheachadh “AND” ag adhbhrachadh tachartas brosnachaidh nuair a tha a h-uile coimeas probe ILA riaraichte. Tha an suidheachadh “OR” ag adhbhrachadh tachartas brosnachaidh nuair a tha gin de na coimeasan sgrùdaidh ILA riaraichte. Is e an suidheachadh brosnachaidh an tachartas brosnachaidh a thathas a’ cleachdadh airson tomhas lorg ILA.

Iarrtasan

Tha cridhe ILA air a dhealbhadh airson a chleachdadh ann an tagradh a dh’ fheumas dearbhadh no debugging a ’cleachdadh Vivado®. Tha am figear a leanas a’ sealltainn gu bheil cridhe CIPS IP a’ sgrìobhadh agus a’ leughadh bhon rianadair AXI bloc RAM tro Lìonra AXI on Chip (NoC). Tha cridhe an ILA ceangailte ris an lìon eadar-aghaidh eadar rianadair AXI NoC agus AXI bloc RAM gus sùil a chumail air malairt AXI4 anns a’ mhanaidsear bathar-cruaidh.

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-2

Ceadachadh agus òrdachadh
Tha am modal IP Xilinx® LogiCORE ™ seo air a thoirt seachad gun chosgais a bharrachd leis an t-sreath dealbhaidh Xilinx Vivado® fo chumhachan Cead Cleachdaiche Deireannach Xilinx.
Thoir an aire: Gus dearbhadh gu bheil feum agad air cead, thoir sùil air colbh Ceadachas a’ Chatalog IP. Tha an toirt a-steach a’ ciallachadh gu bheil cead air a thoirt a-steach don Vivado® Design Suite; Tha ceannach a’ ciallachadh gum feum thu cead a cheannach gus an cridhe a chleachdadh. Tha fiosrachadh mu mhodalan IP Xilinx® LogiCORE ™ eile ri fhaighinn aig duilleag Seilbh Inntleachdail Xilinx. Airson fiosrachadh mu phrìsean agus cothrom air modalan agus innealan Xilinx LogiCORE IP eile, cuir fios chun riochdaire reic ionadail Xilinx agad.

Sònrachadh Bathar

Tuairisgeul Port
Tha na clàran a leanas a’ toirt seachad mion-fhiosrachadh mu phuirt agus crìochan ILA.
Puirt ILA

Clàr 1: Puirt ILA
Ainm Port Tha mi/o Tuairisgeul
clk I Dealbhaich gleoc a bhios a’ gleocadh a h-uile loidsig brosnachaidh is stòraidh.
sgrùdadh [ – 1:0] I Thoir sùil air cuir a-steach port. Àireamh port an sgrùdaidh tha e anns an raon bho 0 gu

511. Leud port an sgrùdaidh (air a chomharrachadh le ) a tha anns an raon 1 gu 1024.

Feumaidh tu am port seo ainmeachadh mar vectar. Airson port 1-bit, cleachd probe [0:0].

triag_amach O Faodar am port trig_out a chruthachadh an dàrna cuid bhon t-suidheachadh brosnachaidh no bho phort trig_in a-muigh. Tha smachd ùine ruith bhon Logic Analyzer gus gluasad eadar suidheachadh brosnachaidh agus trig_in gus trig_out a dhràibheadh.
triag_in I Port brosnachaidh cuir a-steach air a chleachdadh ann an siostam stèidhichte air pròiseas airson Embedded Cross Trigger. Faodar a cheangal ri ILA eile gus Cascading Trigger a chruthachadh.
slot_ _ I Slot eadar-aghaidh.

Seòrsa eadar-aghaidh air a chruthachadh gu fiùghantach stèidhichte air an slot_ _ paramadair seòrsa eadar-aghaidh. Tha na puirt fa leth taobh a-staigh an eadar-aghaidh rim faighinn airson sgrùdadh anns a’ mhanaidsear bathar-cruaidh.

trig_a-mach_ack I Aithneachadh airson trig_out.
trig_in_ack O Aithneachadh gu trig_in.
ath-shuidheachadh I Seòrsa cuir a-steach ILA nuair a thèid a shuidheachadh gu ‘Interface Monitor’, bu chòir gum biodh am port seo mar an aon chomharra ath-shuidheachadh a tha co-chosmhail ris an loidsig dealbhaidh a tha ceangailte ris an Slot_ _ puirt aig cridhe ILA.
S_ AXIS Tha mi/o Port roghainneil.

Air a chleachdadh airson ceangal làimhe le cridhe AXI Debug Hub nuair a thèid ‘Enable AXI4- Stream Interface for Manul Connection to AXI Debug Hub’ a thaghadh ann an Roghainnean Adhartach.

M_AXIS Tha mi/o Port roghainneil.

Air a chleachdadh airson ceangal làimhe le cridhe AXI Debug Hub nuair a thèid ‘Enable AXI4- Stream Interface for Manual Connect to AXI Debug Hub’ a thaghadh ann an ‘Roghainnean adhartach’.

Clàr 1: Puirt ILA (a' leantainn)
Ainm Port Tha mi/o Tuairisgeul
air an suidheachadh I Port roghainneil.

Air a chleachdadh airson ceangal làimhe le cridhe AXI Debug Hub nuair a thèid ‘Enable AXI4- Stream Interface for Manual Connect to AXI Debug Hub’ a thaghadh ann an ‘Roghainnean adhartach’. Bu chòir don phort seo a bhith co-shìnte ri port ath-shuidheachadh AXI Debug Hub.

alc I Port roghainneil.

Air a chleachdadh airson ceangal làimhe le cridhe AXI Debug Hub nuair a thèid ‘Enable AXI4- Stream Interface for Manual Connect to AXI Debug Hub’ a thaghadh ann an ‘Roghainnean adhartach’. Bu chòir don phort seo a bhith co-shìnte ri port cloc AXI Debug Hub.

Paramadairean ILA

Clàr 2: Paramadairean ILA
Paramadair Ceadaichte Luachan Luachan bunaiteach Tuairisgeul
Co-phàirt_Ainm Sreang le A–Z, 0–9, agus _ (fo-chomharra) ann_0 Ainm na co-phàirt sa bhad.
C_NUM_OF_PROBES 1–512 1 An àireamh de phuirt sgrùdaidh ILA.
C_MEMORY_TYPE 0 0 Targaid stòraidh airson an dàta a chaidh a ghlacadh. Tha 0 a’ freagairt ri bloc RAM agus 1 a’ freagairt ri UltraRAM.
C_DATA_DEPTH 1,024, 2,048,

4,096, 8,192,

16,384, 32,768,

65,536

1,024 Dèan sgrùdadh air doimhneachd bufair stòraidh. Tha an àireamh seo a’ riochdachadh an àireamh as motha de sampnas lugha a ghabhas a stòradh aig àm ruith airson gach cuir a-steach probe.
C_PROBE _WIDTH 1–1024 1 Leud port probe . Càite a bheil luach aig a’ phort probe bho 0 gu 1,023.
C_TRIGOUT_EN Fìor/meallta FAILTE A’ comasachadh comas-gnìomh trigear. Bithear a’ cleachdadh puirt trig_out agus trig_out_ack.
C_TRIGIN_EN Fìor/meallta FAILTE A’ comasachadh an triantanach ann an comas-gnìomh. Bithear a’ cleachdadh puirt trig_in agus trig_in_ack.
C_INPUT_PIPE_STAGES 0–6 0 Cuir flops a bharrachd ris na puirt sgrùdaidh. Tha aon paramadair a’ buntainn ris a h-uile port sgrùdaidh.
A H-UILE_PROBE_SAME_MU Fìor/meallta TRUE Bidh seo a’ sparradh na h-aon aonadan luach coimeas (aonadan maidsidh) ris na probes gu lèir.
C_PROBE _MU_CNT 1–16 1 An àireamh de dh'aonadan Coimeas Luach (Match) gach probe. Chan eil seo dligheach ach ma tha ALL_PROBE_SAME_MU FALSE.
C_PROBE _TYPE DATA and TRIGGER, TRIGGER, DATA DATA agus TRIGGER Gus probe taghte a thaghadh airson suidheachadh brosnachaidh a shònrachadh no airson adhbhar stòraidh dàta no airson an dà chuid.
C_ADV_TRIGGER Fìor/meallta FAILTE A’ comasachadh an roghainn brosnachaidh ro-làimh. Leigidh seo le inneal stàite brosnachaidh agus faodaidh tu an t-sreath brosnachaidh agad fhèin a sgrìobhadh ann an Vivado Logic Analyzer.
Clàr 2: Paramadairean ILA (a' leantainn)
Paramadair Ceadaichte Luachan Luachan bunaiteach Tuairisgeul
C_NUM_MONITOR_SLOTS 1-11 1 Àireamh de Slots eadar-aghaidh.
Notaichean:

1. Tha an àireamh as motha de dh'aonadan luach coimeas (maids) cuingealaichte gu 1,024. Airson an inneal brosnachaidh bunaiteach (C_ADV_TRIGGER = FALSE), tha aon aonad luach coimeas aig gach probe (mar a bha san dreach roimhe). Ach airson an roghainn brosnachaidh ro-làimh (C_ADV_TRIGGER = TRUE), tha seo a’ ciallachadh gum faod na probes fa leth fhathast taghadh àireamh de dh’ aonadan luachan coimeas a dhèanamh bho aon gu ceithir. Ach cha bu chòir a h-uile aonad luach coimeas a bhith nas àirde na 1,024. Tha seo a’ ciallachadh, ma tha feum agad air ceithir aonadan coimeas airson gach probe, chan fhaod thu ach 256 probe a chleachdadh.

Dealbhadh leis an Core

Tha an earrann seo a’ toirt a-steach stiùireadh agus fiosrachadh a bharrachd gus dealbhadh a dhèanamh nas fhasa leis a’ chridhe.

Cloc
Is e am port cuir a-steach clk an gleoc a bhios cridhe an ILA a’ cleachdadh gus luachan an probe a chlàradh. Airson na builean as fheàrr, bu chòir gur e an aon chomharra cloc a tha co-chosmhail ris an loidsig dealbhaidh a tha ceangailte ri puirt sgrùdaidh cridhe ILA. Nuair a bhios tu a’ ceangal le làimh ri AXI Debug Hub, bu chòir an comharra aclk a bhith co-chosmhail ri port cuir a-steach gleoc AXI Debug Hub.

Ath-shuidheachadh
Nuair a shuidhicheas tu Seòrsa Inntrigidh ILA gu Monitor Eadar-aghaidh, bu chòir gum biodh am port ath-shuidheachadh mar an aon chomharra ath-shuidheachadh a tha co-chosmhail ris an loidsig dealbhaidh aig a bheil an eadar-aghaidh ceangailte ris
slot_ _ port de chridhe ILA. Airson ceangal làimhe le cridhe AXI Debug Hub, bu chòir don phort làithreach a bhith co-chosmhail ri port ath-shuidheachadh cridhe AXI Debug Hub.

Ceumannan Sruth dealbhaidh
Tha an roinn seo a’ toirt cunntas air gnàthachadh agus gineadh a’ chridhe, a’ cuingealachadh a’ chridhe, agus na ceumannan atharrais, synthesis, agus buileachaidh a tha sònraichte don chridhe IP seo. Gheibhear fiosrachadh nas mionaidiche mu na sruthan dealbhaidh àbhaisteach Vivado® agus an integrator IP anns na stiùiridhean cleachdaiche Vivado Design Suite a leanas:

  • Stiùireadh Cleachdaiche Vivado Design Suite: A’ dealbhadh fo-shiostaman IP a’ cleachdadh IP Integrator (UG994)
  • Stiùireadh Cleachdaiche Vivado Design Suite: Dealbhadh le IP (UG896)
  • Stiùireadh Cleachdaiche Vivado Design Suite: Toiseach tòiseachaidh (UG910)
  • Stiùireadh Cleachdaiche Vivado Design Suite: Logic Simulation (UG900)

A 'gnàthachadh agus a' cruthachadh a 'chridhe

Tha an roinn seo a’ toirt a-steach fiosrachadh mu bhith a’ cleachdadh innealan Xilinx® gus an cridhe a ghnàthachadh agus a ghineadh anns an Vivado® Design Suite. Ma tha thu a’ gnàthachadh agus a’ gineadh a’ chridhe anns an integrator Vivado IP, faic an Stiùireadh Cleachdaiche Vivado Design Suite: Dealbhadh fo-shiostaman IP a’ cleachdadh IP Integrator (UG994) airson fiosrachadh mionaideach. Dh’ fhaodadh integrator IP luachan rèiteachaidh sònraichte a thomhas gu fèin-ghluasadach nuair a thathar a’ dearbhadh no a’ gineadh an dealbhadh. Gus faighinn a-mach a bheil na luachan ag atharrachadh, faic an tuairisgeul air a’ pharamadair sa chaibideil seo. Gu view an luach paramadair, ruith an òrdugh validate_bd_design anns a 'chonsail Tcl. Faodaidh tu an IP a ghnàthachadh airson a chleachdadh nad dhealbhadh le bhith a’ sònrachadh luachan airson na diofar pharaimearan co-cheangailte ri cridhe IP a’ cleachdadh na ceumannan a leanas:

  1.  Tagh an IP bhon chatalog IP.
  2.  Dèan briogadh dùbailte air an IP taghte no tagh an àithne Customize IP bhon bhàr-inneal no cliog deas air a’ chlàr.

Airson mion-fhiosrachadh, faic an Stiùireadh Cleachdaiche Vivado Design Suite: Dealbhadh le IP (UG896) agus an Stiùireadh Cleachdaiche Vivado Design Suite: Toiseach tòiseachaidh (UG910). Tha na figearan sa chaibideil seo nan dealbhan den Vivado IDE. Faodaidh an cruth a chithear an seo a bhith eadar-dhealaichte bhon dreach làithreach.

Gus faighinn chun a 'chridhe, dèan na leanas:

  1.  Fosgail pròiseact le bhith a 'taghadh File an uairsin Open Project no cruthaich pròiseact ùr le bhith a’ taghadh File an uairsin Pròiseact Ùr ann an Vivado.
  2.  Fosgail an catalog IP agus seòladh gu aon de na tacsonamaidhean.
  3. Dèan dà bhriog air ILA gus am prìomh ainm Vivado IDE a thoirt suas.

Pannal Roghainnean Coitcheann
Tha am figear a leanas a’ sealltainn an taba Roghainnean Coitcheann anns an t-suidheachadh Dùthchasach a leigeas leat na roghainnean a shònrachadh:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-3

Tha am figear a leanas a’ sealltainn an taba Roghainnean Coitcheann ann an suidheachadh AXI a leigeas leat na roghainnean a shònrachadh:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-4

  • Ainm na Co-phàirteach: Cleachd an raon teacsa seo gus ainm modal sònraichte a thoirt seachad airson cridhe ILA.
  • Seòrsa Inntrigidh ILA: Tha an roghainn seo a’ sònrachadh dè an seòrsa eadar-aghaidh no comharra ILA a bu chòir a bhith debugging. An-dràsta, is e na luachan airson a’ pharamadair seo “Native Probes”, “Interface Monitor” agus “Mixed.”
  • Àireamh de luchd-dearbhaidh: Cleachd an raon teacsa seo gus an àireamh de phuirt sgrùdaidh air cridhe ILA a thaghadh. Is e an raon dligheach a thathar a’ cleachdadh anns an Vivado® IDE 1 gu 64. Ma tha feum agad air barrachd air 64 puirt dearbhaidh, feumaidh tu an t-sruth àithne Tcl a chleachdadh gus cridhe ILA a ghineadh.
  • Grunn shliotan eadar-aghaidh (ri fhaighinn a-mhàin ann an seòrsa Interface Monitor agus seòrsa measgaichte): Leigidh an roghainn seo leat an àireamh de shliotan eadar-aghaidh AXI a thaghadh a dh’ fheumas a bhith ceangailte ris an ILA.
  • An aon àireamh de choimeadairean airson a h-uile port probe: Gabhaidh an àireamh de luchd-coimeas airson gach probe a rèiteachadh air a’ phannal seo. Faodar an aon àireamh de choimeasgaidhean airson a h-uile probe a chomasachadh le bhith a’ taghadh.

Dèan sgrùdadh air pannalan puirt
Tha an dealbh a leanas a’ sealltainn an taba Probe Ports a leigeas leat roghainnean a shònrachadh:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-5

  • Pannal Port Probe: Faodar leud gach Port Probe a rèiteachadh ann am Panalan Port Probe. Tha suas ri seachd puirt aig gach Pannal Port Probe.
  • Leud an Probe: Faodar iomradh a thoirt air leud gach port Probe. Is e an raon dligheach 1 gu 1024.
  • Àireamh de Choimeasadairean: Chan eil an roghainn seo air a chomasachadh ach nuair a tha an roghainn “An Aon Àireamh de Choimeasadairean airson a h-uile Port Probe” à comas. Faodar coimeasair a shuidheachadh airson gach probe anns an raon 1 gu 16.
  • Dàta agus/no Spreagadh: Faodar seòrsa probe airson gach probe a shuidheachadh leis an roghainn seo. Is e na roghainnean dligheach DATA_and_TRIGGER, DATA agus TRIGGER.
  • Roghainnean coimeasair: Faodar an seòrsa obrachaidh no coimeas airson gach probe a shuidheachadh leis an roghainn seo.

Roghainnean eadar-aghaidh
Tha am figear a leanas a’ sealltainn an taba Roghainnean Eadar-aghaidh nuair a thèid Interface Monitor no seòrsa measgaichte a thaghadh airson seòrsa cuir a-steach ILA:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-6

  • Seòrsa eadar-aghaidh: Neach-reic, Leabharlann, Ainm, agus Tionndadh (VLNV) den eadar-aghaidh ri sgrùdadh le cridhe ILA.
  • Leud ID AXI-MM: Tagh leud ID an eadar-aghaidh AXI nuair a bhios an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM, far a bheil tha an àireamh sliotan.
  • Leud dàta AXI-MM: Tagh na paramadairean a tha co-chosmhail ri slot_Tagh leud dàta an eadar-aghaidh AXI nuair a bhios an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM, far a bheil tha an àireamh sliotan.
  • Leud seòlaidh AXI-MM: A’ taghadh leud seòlaidh an eadar-aghaidh AXI nuair a bhios an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM, far a bheil tha an àireamh sliotan.
  • Dèan comas air AXI-MM/Stream Protocol Checker: A’ comasachadh inneal dearbhaidh protocol AXI4-MM no AXI4-Stream airson slot nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM no AXI4-Stream, far a bheil tha an àireamh sliotan.
  • Dèan comas air cunntairean tracadh malairt: A’ comasachadh comas tracadh malairt AXI4-MM.
  • Àireamh de Ghnìomhan Leughaidh Sònraichte: Sònraichidh seo an àireamh de ghnothaichean leughaidh gun phàigheadh ​​​​a rèir ID. Bu chòir an luach a bhith co-ionann no nas motha na an àireamh de ghnothaichean Leugh gun phàigheadh ​​​​airson a’ cheangail sin.
  • Àireamh de Ghnìomhan Sgrìobhte Sònraichte: Sònraichidh seo an àireamh de ghnothaichean sgrìobhaidh gun phàigheadh ​​​​a rèir ID. Bu chòir an luach a bhith co-ionann no nas motha na an àireamh de ghnothaichean Sgrìobh nach eil fhathast ri phàigheadh ​​airson a’ cheangail sin.
  • Cumail sùil air comharran Inbhe APC: Dèan comas air sgrùdadh comharran inbhe APC airson slot nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM, far a bheil tha an àireamh sliotan.
  • Dèan rèiteachadh air seanail seòlaidh leugh AXI mar Dàta: Tagh comharran seanail leughaidh airson adhbhar stòraidh dàta airson slot nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM, far a bheil tha an àireamh sliotan.
  • Dèan rèiteachadh air seanail leughaidh AXI mar Spreagadh: Tagh comharran seanail leughaidh airson a bhith a’ sònrachadh suidheachadh brosnachaidh airson slot nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM, far a bheil tha an àireamh sliotan.
  • Dèan rèiteachadh air seanail dàta leughaidh AXI mar Dàta: Tagh leugh comharran seanail dàta airson adhbharan stòradh dàta airson slot nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM, far a bheil tha an àireamh sliotan.
  • Dèan rèiteachadh air seanail dàta leughaidh AXI mar Trigger: Tagh leugh comharran seanail dàta airson a bhith a’ sònrachadh suidheachaidhean brosnachaidh airson slot nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM, far a bheil tha an àireamh sliotan.
  • Dèan rèiteachadh air sianal seòladh sgrìobhaidh AXI mar Dàta: Tagh comharran seanail sgrìobhaidh airson adhbhar stòraidh dàta airson slot nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM, far a bheil tha an àireamh sliotan.
  • Dèan rèiteachadh air sianal seòladh sgrìobhaidh AXI mar Spreagadh: Tagh comharran seanail sgrìobhaidh airson a bhith a’ sònrachadh suidheachaidhean brosnachaidh airson slot nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM, far a bheil tha an àireamh sliotan.
  • Dèan rèiteachadh air seanail dàta sgrìobhaidh AXI mar Dàta: Tagh sgrìobh comharran seanail dàta airson adhbhar stòraidh dàta airson slot nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM, far a bheil tha an àireamh sliotan.
  • Dèan rèiteachadh air seanail dàta sgrìobhaidh AXI mar Spreagadh: Tagh sgrìobhadh comharran seanail dàta airson a bhith a’ sònrachadh suidheachadh brosnachaidh airson slot nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM, far a bheil tha an àireamh sliotan.
  • Dèan rèiteachadh air sianal freagairt sgrìobhaidh AXI mar Dàta: Tagh sgrìobh comharran seanail freagairt airson adhbharan stòradh dàta airson slot nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM, far a bheil tha an àireamh sliotan.
  • Dèan rèiteachadh air sianal freagairt sgrìobhaidh AXI mar Spreagadh: Tagh sgrìobh comharran seanail freagairt airson a bhith a’ sònrachadh suidheachadh brosnachaidh airson slot nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-MM, far a bheil tha an àireamh sliotan.
  • Leud Tdata AXI-Stream: A’ taghadh leud Tdata an eadar-aghaidh AXI-Stream nuair a bhios an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-Stream, far a bheil tha an àireamh sliotan.
  • Leud TID AXI-Stream: Tagh leud TID an eadar-aghaidh AXI-Stream nuair a bhios an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-Stream, far a bheil tha an àireamh sliotan.
  • AXI-Stream TUSER Leud: A’ taghadh leud TUSER an eadar-aghaidh AXI-Stream nuair a bhios an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-Stream, far a bheil tha an àireamh sliotan.
  • Leud AXI-Stream TDEST: A’ taghadh leud TDEST an eadar-aghaidh AXI-Stream nuair a bhios an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-Stream, far a bheil tha an àireamh sliotan.
  • Dèan rèiteachadh air comharran AXIS mar dhàta: Tagh comharran AXI4-Stream airson adhbhar stòraidh dàta airson slot
    nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-Stream far a bheil tha an àireamh sliotan.
  • Dèan rèiteachadh air comharran AXIS mar Spreagadh: Tagh comharran AXI4-Stream airson suidheachadh brosnachaidh a shònrachadh airson slot nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar AXI-Stream, far a bheil tha an àireamh sliotan.
  • Dèan rèiteachadh air slot mar dhàta agus / no brosnachaidh: A’ taghadh comharran sliotan neo-AXI airson suidheachadh brosnachaidh a shònrachadh no airson adhbhar stòraidh dàta no an dà chuid airson slot nuair a tha an slot_ tha seòrsa eadar-aghaidh air a rèiteachadh mar neo-AXI, far a bheil tha an àireamh sliotan.

Roghainnean stòraidh
Tha am figear a leanas a’ sealltainn an taba Storage Options a leigeas leat an seòrsa targaid stòraidh agus doimhneachd a’ chuimhne a thèid a chleachdadh a thaghadh:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-7

  • Targaid Stòraidh: Tha am paramadair seo air a chleachdadh gus an seòrsa targaid stòraidh a thaghadh bhon chlàr tuiteam-sìos.
  • Doimhneachd dàta: Tha am paramadair seo air a chleachdadh gus sample doimhneachd bhon chlàr tuiteam-sìos.

Roghainnean adhartach
Tha an dealbh a leanas a’ sealltainn an taba Roghainnean Adhartach:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-8

  • Dèan comas air eadar-aghaidh AXI4-Stream airson ceangal làimhe ri AXI Debug Hub: Nuair a bhios e comasach, bheir an roghainn seo eadar-aghaidh AXIS airson an IP ceangal ri AXI Debug Hub.
  • Dèan comas air eadar-aghaidh cuir a-steach Trigger: Thoir sùil air an roghainn seo gus port inntrigidh brosnachaidh roghainneil a chomasachadh.
  • Dèan comas air Eadar-aghaidh Toradh Trigger: Thoir sùil air an roghainn seo gus port toraidh brosnachaidh roghainneil a chomasachadh.
  • Cuir a-steach Pìoba Stages: Tagh an àireamh de chlàran a tha thu airson a chur ris airson an probe gus toraidhean buileachaidh a leasachadh. Tha am paramadair seo a’ buntainn ris a h-uile probe.
  • Spreagadh adhartach: Dèan sgrùdadh gus an t-sreath brosnachaidh stàite stèidhichte air inneal a chomasachadh.

Ginealach Toraidh
Airson mion-fhiosrachadh, faic an Stiùireadh Cleachdaiche Vivado Design Suite: Dealbhadh le IP (UG896).

A 'cur bacadh air a' Chrois

Cuingeachaidhean a tha a dhìth
Tha cridhe ILA a’ toirt a-steach XDC file anns a bheil cuingealachaidhean slighe meallta iomchaidh gus casg a chuir air cus casg air fearann ​​​​cloc a’ dol thairis air slighean sioncronaidh. Thathas an dùil cuideachd gu bheil an comharra cloc ceangailte ri port cuir a-steach clk cridhe ILA air a chuingealachadh gu ceart nad dhealbhadh.

Taghadh inneal, pasgan, agus ìre astar
Chan eil an roinn seo iomchaidh airson a’ chridhe IP seo.

  • Tricead uaireadair
    Chan eil an roinn seo iomchaidh airson a’ chridhe IP seo.
  • Riaghladh Cloc
    Chan eil an roinn seo iomchaidh airson a’ chridhe IP seo.
  • Suidheachadh cloc
    Chan eil an roinn seo iomchaidh airson a’ chridhe IP seo.
  • Bancaireachd
    Chan eil an roinn seo iomchaidh airson a’ chridhe IP seo.
  • Suidheachadh Transceiver
    Chan eil an roinn seo iomchaidh airson a’ chridhe IP seo.
  • I/O Inbhe agus Suidheachadh
    Chan eil an roinn seo iomchaidh airson a’ chridhe IP seo.

Samhlachadh

Airson fiosrachadh coileanta mu cho-phàirtean atharrais Vivado®, a bharrachd air fiosrachadh mu bhith a’ cleachdadh innealan treas-phàrtaidh le taic, faic an Stiùireadh Cleachdaiche Vivado Design Suite: Logic Simulation (UG900).

Synthesis agus cur an gnìomh
Airson mion-fhiosrachadh mu synthesis agus buileachadh, faic an Stiùireadh Cleachdaiche Vivado Design Suite: Designing with IP (UG896).

Debugging

Tha an eàrr-ràdh seo a’ toirt a-steach mion-fhiosrachadh mu na goireasan a tha rim faighinn air Taic Xilinx® weblàrach-lìn agus innealan deasbaid. Ma tha feum aig an IP air iuchair ceadachais, feumar an iuchair a dhearbhadh. Tha grunn phuingean sgrùdaidh cead aig na h-innealan dealbhaidh Vivado® airson a bhith a’ faighinn IP ceadaichte tron ​​​​t-sruth. Ma shoirbhicheas leis an sgrùdadh cead, faodaidh an IP leantainn air adhart le ginealach. Rud eile, bidh ginealach a’ stad le mearachd. Tha puingean-sgrùdaidh ceadachais air an cur an gnìomh leis na h-innealan a leanas:

  • Synthesis Vivado
  • Cur an gnìomh Vivado
  • write_bitstream (òrdugh Tcl)

CUDROMACH! Thathas a’ seachnadh ìre cead IP aig puingean-seic. Tha an deuchainn a’ dearbhadh gu bheil cead dligheach ann. Cha bhith e a’ sgrùdadh ìre cead IP.

A’ lorg Cobhair air Xilinx.com

Gus cuideachadh le dealbhadh agus pròiseas deasbaid nuair a bhios tu a’ cleachdadh a’ chridhe, tha taic Xilinx web air an duilleig tha prìomh ghoireasan leithid sgrìobhainnean toraidh, notaichean fuasglaidh, clàran freagairt, fiosrachadh mu chùisean aithnichte, agus ceanglaichean airson tuilleadh taic toraidh fhaighinn. Tha Fòraman Coimhearsnachd Xilinx rim faighinn cuideachd far am faod buill ionnsachadh, pàirt a ghabhail, roinneadh agus ceistean fhaighneachd mu fhuasglaidhean Xilinx.

Sgrìobhainnean
Is e an stiùireadh toraidh seo am prìomh sgrìobhainn co-cheangailte ris a’ chridhe. Gheibhear an iùl seo, còmhla ri sgrìobhainnean co-cheangailte ris a h-uile toradh a chuidicheas sa phròiseas dealbhaidh, air Taic Xilinx web duilleag no le bhith a’ cleachdadh an Xilinx® Documentation Navigator. Luchdaich sìos an Xilinx Documentation Navigator bhon duilleag Luchdaich sìos. Airson tuilleadh fiosrachaidh mun inneal seo agus na feartan a tha rim faighinn, fosgail an cuideachadh air-loidhne às deidh an stàladh.

Freagair clàran
Freagairt Tha clàran a’ toirt a-steach fiosrachadh mu dhuilgheadasan cumanta, fiosrachadh cuideachail air mar a dh’ fhuasglas tu na duilgheadasan sin, agus cùisean aithnichte sam bith le toradh Xilinx. Freagairt Bidh clàran air an cruthachadh agus air an cumail suas gach latha a’ dèanamh cinnteach gu bheil cothrom aig luchd-cleachdaidh air an fhiosrachadh as ceart a tha ri fhaighinn. Freagairt Faodar clàran airson a’ chridhe seo a lorg le bhith a’ cleachdadh a’ bhogsa Taic Rannsachaidh air prìomh thaic Xilinx web duilleag. Gus na toraidhean rannsachaidh agad a mheudachadh, cleachd prìomh fhaclan mar:

  • Ainm toraidh
  • Teachdaireachd(ean) inneal
  • Geàrr-chunntas air a’ chùis a thachair

Tha sgrùdadh sìoltachain ri fhaighinn às deidh toraidhean a thilleadh gus na toraidhean a thargaid tuilleadh.

Taic Teicnigeach
Bidh Xilinx a’ toirt seachad taic theicnigeach air Fòraman Coimhearsnachd Xilinx airson an toradh LogiCORE ™ IP seo nuair a thèid a chleachdadh mar a chaidh a mhìneachadh ann an sgrìobhainnean an toraidh. Chan urrainn dha Xilinx gealltainn ùine, comas-gnìomh no taic ma nì thu gin de na leanas:

  • Cuir an gnìomh am fuasgladh ann an innealan nach eil air am mìneachadh anns na sgrìobhainnean.
  • Gnàthaich am fuasgladh nas fhaide na na tha ceadaichte ann an sgrìobhainnean toraidh.
  • Atharraich earrann sam bith den dealbhadh le leubail NA atharraich.

Gus ceistean fhaighneachd, rachaibh gu Fòraman Coimhearsnachd Xilinx.

Goireasan a bharrachd agus fiosan laghail

Goireasan Xilinx
Airson goireasan taice leithid Freagairtean, Sgrìobhainnean, Luchdaich sìos, agus Fòraman, faic Taic Xilinx.

Navigator sgrìobhainnean agus ionadan dealbhaidh
Bheir Xilinx® Documentation Navigator (DocNav) cothrom air sgrìobhainnean Xilinx, bhideothan, agus goireasan taice, as urrainn dhut a shìoladh agus a sgrùdadh gus fiosrachadh a lorg. Gus DocNav fhosgladh:

  • • Bho Vivado® IDE, tagh Help → Documentation and Tutorials.
    • Air Windows, tagh Start → All Programs → Xilinx Design Tools → DocNav.
    • Aig an àithne Linux gu sgiobalta, cuir a-steach docnav.

Bidh Ionadan Dealbhaidh Xilinx a’ toirt seachad ceanglaichean gu sgrìobhainnean air an eagrachadh le gnìomhan dealbhaidh agus cuspairean eile, as urrainn dhut a chleachdadh gus prìomh bhun-bheachdan ionnsachadh agus dèiligeadh ri ceistean cumanta. Gus faighinn gu na h-ionadan dealbhaidh:

  • Ann an DocNav, cliog air Design Hubs View tab.
  • Air an Xilinx weblàrach-lìn, faic duilleag Design Hubs.

Thoir an aire: Airson tuilleadh fiosrachaidh mu DocNav, faic an Documentation Navigator duilleag air an Xilinx weblàrach.

Iomraidhean
Tha na sgrìobhainnean seo a’ toirt seachad stuthan a bharrachd feumail leis an stiùireadh seo:

  1.  Stiùireadh Cleachdaiche Vivado Design Suite: Prògramadh is Debugging (UG908)
  2. Stiùireadh Cleachdaiche Vivado Design Suite: Dealbhadh le IP (UG896)
  3. Stiùireadh Cleachdaiche Vivado Design Suite: A’ dealbhadh fo-shiostaman IP a’ cleachdadh IP Integrator (UG994)
  4. Stiùireadh Cleachdaiche Vivado Design Suite: Toiseach tòiseachaidh (UG910)
  5. Stiùireadh Cleachdaiche Vivado Design Suite: Logic Simulation (UG900)
  6. Stiùireadh Cleachdaiche Vivado Design Suite: Buileachadh (UG904)
  7. Iùl Imrich ISE gu Vivado Design Suite (UG911)
  8. Iùl Bathar LogiCORE IP Checker Protocol AXI (PG101)
  9. Iùl Bathar LogiCORE IP Checker Protocol AXI4-Stream (PG145)

Eachdraidh Ath-sgrùdaidh
Tha an clàr a leanas a’ sealltainn eachdraidh ath-sgrùdaidh na sgrìobhainn seo.

Earrann Geàrr-chunntas Ath-sgrùdaidh
11/23/2020 Tionndadh 1.1
Sgaoileadh tùsail. Chan eil

Feuch an leugh thu: Brathan laghail cudromach
Tha am fiosrachadh a thèid fhoillseachadh dhut gu h-ìosal (na “Stuthan”) air a thoirt seachad a-mhàin airson taghadh agus cleachdadh thoraidhean Xilinx. Chun na h-ìre as àirde a tha ceadaichte fon lagh iomchaidh: (1) Bidh stuthan rim faighinn “mar a tha” agus leis a h-uile locht, tha Xilinx leis an seo ag àicheadh ​​​​a h-uile barantas is cùmhnant, sloinnte, GNÌOMHACH no reachdail, a’ toirt a-steach ach gun a bhith cuibhrichte ri barrantasan malairt, neo-eisimeileach. -FRIINGEMENT, NO FITNESS AIRSON AON PUING AIRSON PUINGEAN; agus (2) Cha bhith Xilinx buailteach (ge bith an ann an cùmhnant no tort, a’ gabhail a-steach dearmad, no fo theòiridh buailteachd sam bith eile) airson call no milleadh de sheòrsa no nàdar sam bith co-cheangailte ri, ag èirigh fo, no co-cheangailte ris, na Stuthan (a’ gabhail a-steach do chleachdadh de na Stuthan), a’ gabhail a-steach call no milleadh dìreach, neo-dhìreach, sònraichte, tuiteamach no leantainneach (a’ gabhail a-steach call dàta, prothaidean, deagh rùn, no seòrsa sam bith de chall no milleadh a dh’ fhuiling mar thoradh air gnìomh sam bith a chaidh a dhèanamh le treas phàrtaidh) eadhon ged a bha dùil reusanta ri milleadh no call mar sin no gun deach innse do Xilinx gum faodadh an aon rud a dhèanamh.

Chan eil Xilinx a’ gabhail ris mar dhleastanas sam bith mearachdan sam bith anns na Stuthan a cheartachadh no fios a chuir thugad mu ùrachaidhean air na Stuthan no mion-chomharrachadh toraidh. Chan fhaod thu na stuthan ath-riochdachadh, atharrachadh, a sgaoileadh no a thaisbeanadh gu poblach gun chead sgrìobhte ro-làimh. Tha cuid de thoraidhean fo ùmhlachd teirmichean is cumhaichean barantas cuibhrichte Xilinx, thoir sùil air Cumhachan Reic Xilinx a dh’ fhaodas a bhith viewdeas aig https://www.xilinx.com/legal.htm#tos; Faodaidh coraichean IP a bhith fo ùmhlachd barantas agus teirmean taic a tha ann an cead a thug Xilinx dhut. Chan eil toraidhean Xilinx air an dealbhadh no an dùil a bhith sàbhailte fàiligeadh no airson an cleachdadh ann an tagradh sam bith a dh ’fheumas coileanadh fàiligeadh sàbhailte; tha thu a’ gabhail ris an aon chunnart agus uallach airson a bhith a’ cleachdadh thoraidhean Xilinx ann an tagraidhean èiginneach mar sin, thoir sùil air Cumhachan Reic Xilinx a dh’ fhaodas a bhith viewdeas aig https://www.xilinx.com/legal.htm#tos.
Tha fiosrachadh tòiseachaidh anns an sgrìobhainn seo agus faodaidh e atharrachadh gun rabhadh. Tha am fiosrachadh a tha air a thoirt seachad an seo a’ buntainn ri toraidhean agus/no seirbheisean nach eil rim faighinn fhathast airson an reic, agus tha e air a thoirt seachad airson adhbharan fiosrachaidh a-mhàin agus nach eilear an dùil, no ri mhìneachadh, mar thairgse airson reic no oidhirp malairt air na toraidhean agus / no na seirbheisean air an deach iomradh a thoirt. an seo.

IOMRADH AITHGHEARR IARRTASAN
CHAN EIL BARANTAS AIRSON CLEACHDADH AIRBANS AIRE NO AIRSON CLEACHDADH ANN AN IARRTASAN A bheir buaidh air smachd air carbaid (“IARRTAS SÀBHAILTEACHD”) CHAN EIL BARANTAS AIRSON AN CLEACHDADH AIRSON MÒR-CHUNNTAS SÀBHAILTEACHD NO AIRSON FIOS SÀBHAILTEACHD. LEIS AN Inbhe Sàbhailteachd Carbaid ISO 26262 (“DEARADH SÀBHAILTEACHD”). CHAN EIL luchd-ceannach, mus cleachd iad no a sgaoileas iad shiostaman sam bith a bhios a’ gabhail a-steach toraidhean, a’ dèanamh deuchainn gu mionaideach air na siostaman sin airson adhbharan sàbhailteachd. THA CLEACHDADH TORAIDHEAN ANN AN IARRTAS SÀBHAILTEACHD ACH GUN DEARADH SÀBHAILTEACHD GU LÀN ANN AN CÙRAM AN T-SLIGHE, ACH A-MHÀIN GU RIAGHAILTEAN IS RIAGHAILTEAN NAS FHEÀRR A BHITH A’ RIAGHAILT chuingealachaidhean air uallaichean toraidh.
Dlighe-sgrìobhaidh 2020 Tha Xilinx, Inc. Tha a h-uile comharra-malairt eile le seilbh an luchd-seilbh aca.PG357 (v1.1) 23 Samhain, 2020, ILA le AXI4-Stream Interface v1.1
Luchdaich sìos PDF: Leabhar-iùil anailis loidsig aonaichte Xilinx AXI4-Stream

Iomraidhean

Fàg beachd

Cha tèid do sheòladh puist-d fhoillseachadh. Tha raointean riatanach air an comharrachadh *