Canllaw Dadansoddwr Rhesymeg Integredig Xilinx AXI4-Stream

Mae'r Dadansoddwr Rhesymeg Integredig (ILA) gyda chraidd Rhyngwyneb AXI4-Stream yn IP dadansoddwr rhesymeg y gellir ei addasu y gellir ei ddefnyddio i fonitro signalau mewnol a rhyngwynebau dyluniad. Mae craidd y CDU yn cynnwys llawer o nodweddion uwch dadansoddwyr rhesymeg modern, gan gynnwys hafaliadau sbardun boolean a sbardunau pontio ymyl. Mae'r craidd hefyd yn cynnig gallu dadfygio a monitro rhyngwyneb ynghyd â gwirio protocol ar gyfer AXI ac AXI4-Stream wedi'u mapio â chof. Oherwydd bod craidd y CDU yn gyson â'r dyluniad sy'n cael ei fonitro, mae'r holl gyfyngiadau cloc dylunio a gymhwysir i'ch dyluniad hefyd yn cael eu cymhwyso i gydrannau craidd CDU. Er mwyn dadfygio rhyngwynebau o fewn dyluniad, mae angen ychwanegu ILA IP at ddyluniad bloc yn integreiddiwr Vivado® IP. Yn yr un modd, gellir galluogi opsiwn gwirio protocol AXI4 / AXI4-Stream ar gyfer ILA IP yn yr integreiddiwr IP. Yna gellir arddangos troseddau protocol yn y tonffurf viewer y dadansoddwr rhesymeg Vivado.

Nodweddion

Nifer y pyrth archwilio y gellir eu dewis gan ddefnyddwyr a lled y stiliwr.
Targedau storio y gellir eu dewis gan ddefnyddwyr fel bloc RAM ac UltraRAM
Gellir cyfuno porthladdoedd stilio lluosog yn un cyflwr sbardun.
Slotiau AXI y gellir eu dewis gan ddefnyddwyr i ddadfygio rhyngwynebau AXI mewn dyluniad.

Opsiynau ffurfweddadwy ar gyfer rhyngwynebau AXI gan gynnwys mathau o ryngwyneb ac olrhain sampdyfnder le.
Data ac eiddo sbardun ar gyfer chwilwyr.
Nifer o gymaryddion a lled pob stiliwr a phorthladdoedd unigol o fewn rhyngwynebau.

Rhyngwynebau traws-sbarduno mewnbwn/allbwn.
Piblinellau ffurfweddadwy ar gyfer stilwyr mewnbwn.
Gwirio protocol AXI4-MM ac AXI4-Stream.

I gael rhagor o wybodaeth am graidd y CDU, gweler Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Rhaglennu a Dadfygio (UG908).

Ffeithiau IP

Tabl Ffeithiau IP LogiCORE™
Manylebau Craidd
Teulu Dyfais â Chymorth1	Versal™ ACAP
Rhyngwynebau Defnyddwyr â Chymorth	Safon IEEE 1149.1 – JTAG
Wedi'i ddarparu gyda Craidd
Dylunio Files	RTL
Example Dylunio	Verilog
Mainc Prawf	Heb ei Ddarparu
Cyfyngiadau File	Cyfyngiadau Dylunio Xilinx® (XDC)
Model Efelychu	Heb ei Ddarparu
Gyrrwr S/W a Gefnogir	Amh
Llifoedd Dylunio wedi'u Profi2
Mynediad Dylunio	Ystafell Ddylunio Vivado®
Efelychiad	Ar gyfer efelychwyr â chymorth, gweler y Offer Dylunio Xilinx: Canllaw Nodiadau Rhyddhau.
Synthesis	Synthesis Vivado
Cefnogaeth
Holl Logiau Newid IP Vivado	Logiau Newid IP Master Vivado: 72775
Cefnogaeth Xilinx web tudalen
Nodiadau: 1. Am restr gyflawn o ddyfeisiau a gefnogir, gweler y catalog Vivado® IP. 2. Am y fersiynau a gefnogir o'r offer, gweler y Offer Dylunio Xilinx: Canllaw Nodiadau Rhyddhau.

Drosoddview

Llywio Cynnwys trwy Broses Ddylunio
Mae dogfennaeth Xilinx® wedi'i threfnu o amgylch set o brosesau dylunio safonol i'ch helpu i ddod o hyd i gynnwys perthnasol ar gyfer eich tasg datblygu gyfredol. Mae’r ddogfen hon yn ymdrin â’r prosesau dylunio canlynol:

Caledwedd, IP, a Datblygu Llwyfan: Creu'r blociau PL IP ar gyfer y platfform caledwedd, creu cnewyllyn PL, efelychu swyddogaethol yr is-system, a gwerthuso amseriad Vivado®, defnydd adnoddau, a chau pŵer. Mae hefyd yn cynnwys datblygu'r llwyfan caledwedd ar gyfer integreiddio systemau. Mae’r pynciau yn y ddogfen hon sy’n berthnasol i’r broses ddylunio hon yn cynnwys:
Disgrifiadau Porthladd
Clocio ac Ailosod
Addasu a Chynhyrchu'r Craidd

Craidd Drosview
Mae signalau a rhyngwynebau yn nyluniad FPGA wedi'u cysylltu â stiliwr CDU a mewnbynnau slot. Mae'r signalau a'r rhyngwynebau hyn, sydd ynghlwm wrth y mewnbynnau stiliwr a slot yn y drefn honno, yn sampei arwain ar gyflymder dylunio a'i storio gan ddefnyddio RAM bloc sglodion. Mae signalau a rhyngwynebau yn nyluniad Versal™ ACAP wedi'u cysylltu â'r mewnbynnau stiliwr a slot ILA. Y signalau a'r rhyngwynebau cysylltiedig hyn yw sampyn cael ei arwain ar gyflymder dylunio gan ddefnyddio'r mewnbwn cloc craidd a'i storio mewn atgofion RAM bloc sglodion. Mae'r paramedrau craidd yn nodi'r canlynol:

Nifer o stilwyr (hyd at 512) a lled chwiliwr (1 i 1024).
Nifer o slotiau ac opsiynau rhyngwyneb.
Olrhain sampdyfnder le.
Data a/neu briodwedd sbardun ar gyfer chwilwyr.
Nifer y cymaryddion ar gyfer pob stiliwr.

Mae cyfathrebu â chraidd yr ILA yn cael ei gynnal gan ddefnyddio enghraifft o Hyb Dadfygio AXI sy'n cysylltu â chraidd IP y System Rheoli, Rhyngwyneb a Phrosesu (CIPS).

Ar ôl i'r dyluniad gael ei lwytho i mewn i'r ACAP Versal, defnyddiwch feddalwedd dadansoddwr rhesymeg Vivado® i sefydlu digwyddiad sbarduno ar gyfer mesuriad ILA. Ar ôl i'r sbardun ddigwydd, mae'r sample byffer yn cael ei lenwi a'i lanlwytho i ddadansoddwr rhesymeg Vivado. Gallwch chi view y data hwn gan ddefnyddio'r ffenestr tonffurf. Mae'r archwiliwr sampMae ymarferoldeb le a sbardun yn cael ei weithredu yn y rhanbarth rhesymeg rhaglenadwy. RAM bloc ar sglodion neu gof UltraRAM yn seiliedig ar y targed storio rydych chi wedi'i ddewis yn ystod yr addasu sy'n storio'r data nes iddo gael ei lwytho i fyny gan y meddalwedd. Nid oes angen mewnbwn nac allbwn defnyddiwr i sbarduno digwyddiadau, cipio data, nac i gyfathrebu â chraidd y CDU. Mae craidd ILA yn gallu monitro signalau lefel rhyngwyneb, gall gyfleu gwybodaeth lefel trafodion fel y trafodion sy'n weddill ar gyfer rhyngwynebau AXI4.

Cymharydd Sbardun Profi CDU
Mae pob mewnbwn stiliwr wedi'i gysylltu â chymharydd sbardun sy'n gallu cyflawni gweithrediadau amrywiol. Ar amser rhedeg gellir gosod y cymharydd i berfformio = neu != cymariaethau. Mae hyn yn cynnwys paru patrymau lefel, megis X0XX101. Mae hefyd yn cynnwys canfod trawsnewidiadau ymyl fel ymyl codi (R), ymyl cwympo (F), naill ai ymyl (B), neu ddim trawsnewidiad (N). Gall y cymharydd sbardun berfformio cymariaethau mwy cymhleth, gan gynnwys >, <, ≥, a ≤.

PWYSIG! Mae'r cymharydd wedi'i osod ar amser rhedeg trwy ddadansoddwr rhesymeg Vivado®.

Cyflwr Sbardun CDU
Mae'r cyflwr sbarduno yn ganlyniad cyfrifiad Boole “AND” neu “NEU” o bob un o ganlyniadau cymharydd sbardun y CDU. Gan ddefnyddio dadansoddwr rhesymeg Vivado®, rydych chi'n dewis p'un a ydych am “AND” i archwilio chwilwyr cymaryddion sbarduno neu eu “NEU”. Mae'r gosodiad “AND” yn achosi digwyddiad sbarduno pan fydd holl gymariaethau'r CDU yn cael eu bodloni. Mae'r gosodiad “NEU” yn achosi digwyddiad sbarduno pan fydd unrhyw un o gymariaethau'r CDU yn cael eu bodloni. Y cyflwr sbarduno yw'r digwyddiad sbarduno a ddefnyddir ar gyfer mesur olrhain CDU.

Ceisiadau

Mae craidd y CDU wedi'i gynllunio i'w ddefnyddio mewn rhaglen sy'n gofyn am ddilysu neu ddadfygio gan ddefnyddio Vivado®. Mae'r ffigur canlynol yn dangos craidd CIPS IP yn ysgrifennu ac yn darllen o'r rheolydd RAM bloc AXI trwy'r AXI Network on Chip (NoC). Mae craidd yr ILA wedi'i gysylltu â'r rhwyd rhyngwyneb rhwng y rheolydd RAM bloc AXI NoC a AXI i fonitro'r trafodiad AXI4 yn y rheolwr caledwedd.

Trwyddedu ac Archebu
Darperir y modiwl IP Xilinx® LogiCORE™ hwn heb unrhyw gost ychwanegol gydag Ystafell Ddylunio Xilinx Vivado® o dan delerau Trwydded Defnyddiwr Terfynol Xilinx.
Nodyn: I wirio bod angen trwydded arnoch, gwiriwch golofn Trwydded y Catalog IP. Mae cynhwysiad yn golygu bod trwydded wedi'i chynnwys yn Ystafell Ddylunio Vivado®; Mae prynu yn golygu bod yn rhaid i chi brynu trwydded i ddefnyddio'r craidd. Mae gwybodaeth am fodiwlau IP eraill Xilinx® LogiCORE™ ar gael ar dudalen Eiddo Deallusol Xilinx. I gael gwybodaeth am brisio ac argaeledd modiwlau ac offer Xilinx LogiCORE IP eraill, cysylltwch â'ch cynrychiolydd gwerthu Xilinx lleol.

Manyleb Cynnyrch

Disgrifiadau Porthladd
Mae'r tablau canlynol yn rhoi manylion am borthladdoedd a pharamedrau'r CDU.
Porthladdoedd ILA

Tabl 1: Porthladdoedd ILA
Enw Porthladd	I/O	Disgrifiad
clk	I	Dylunio cloc sy'n clocio pob sbardun a rhesymeg storio.
chwiliwr [ – 1:0]	I	Archwiliwch fewnbwn porthladd. Rhif y porthladd archwilio sydd yn yr ystod o 0 i 511. Lled y porthladd archwilio (a ddynodir gan ) sydd yn yr ystod o 1 i 1024. Rhaid i chi ddatgan y porthladd hwn fel fector. Ar gyfer porthladd 1-did, defnyddiwch stiliwr [0:0].
trig_allan	O	Gellir cynhyrchu'r porth trig_out naill ai o'r cyflwr sbarduno neu o borthladd trig_in allanol. Mae rheolaeth amser rhedeg gan y Dadansoddwr Rhesymeg i newid rhwng cyflwr sbardun a trig_in i yrru trig_out.
trig_in	I	Porthladd sbarduno mewnbwn a ddefnyddir mewn system sy'n seiliedig ar broses ar gyfer Sbardun Croes Embedded. Gellir ei gysylltu ag CDU arall i greu Sbardun rhaeadru.
slot_ _	I	Rhyngwyneb slot. Y math o ryngwyneb yn cael ei greu yn ddeinamig ar y slot_ _ paramedr math rhyngwyneb. Mae'r porthladdoedd unigol o fewn y rhyngwynebau ar gael i'w monitro yn y rheolwr caledwedd.
trig_out_ack	I	Cydnabyddiaeth i trig_out.
trig_in_ack	O	Cydnabyddiaeth i trig_in.
ailosod	I	Math Mewnbwn ILA pan gaiff ei osod i 'Interface Monitor', dylai'r porth hwn fod yr un signal ailosod sy'n cydamseru â'r rhesymeg dylunio sydd ynghlwm wrth y Slot_ _ porthladdoedd craidd y CDU.
S_AXIS	I/O	Porth dewisol. Fe'i defnyddir ar gyfer cysylltiad â llaw â chraidd AXI Debug Hub pan ddewisir 'Galluogi AXI4- Stream Interface for Manul Connection to AXI Debug Hub' yn Opsiynau Uwch.
M_AXIS	I/O	Porth dewisol. Fe'i defnyddir ar gyfer cysylltiad â llaw â chraidd AXI Debug Hub pan ddewisir 'Galluogi AXI4- Stream Interface for Manual Connection to AXI Debug Hub' yn 'Dewisiadau Uwch'.

Tabl 1: Porthladdoedd ILA (parhad)
Enw Porthladd	I/O	Disgrifiad
aresetn	I	Porth dewisol. Fe'i defnyddir ar gyfer cysylltiad â llaw â chraidd AXI Debug Hub pan ddewisir 'Galluogi AXI4- Stream Interface for Manual Connection to AXI Debug Hub' yn 'Dewisiadau Uwch'. Dylai'r porthladd hwn fod yn gydamserol â phorthladd ailosod AXI Debug Hub.
aclc	I	Porth dewisol. Fe'i defnyddir ar gyfer cysylltiad â llaw â chraidd AXI Debug Hub pan ddewisir 'Galluogi AXI4- Stream Interface for Manual Connection to AXI Debug Hub' yn 'Dewisiadau Uwch'. Dylai'r porthladd hwn fod yn gydamserol â phorthladd cloc AXI Debug Hub.

Paramedrau CDU

Tabl 2: Paramedrau CDU
Paramedr	Caniataol Gwerthoedd	Gwerthoedd Rhagosodedig	Disgrifiad
Cydran_Enw	Llinyn gydag A–Z, 0–9, a _ (tanlinellu)	ila_0	Enw'r gydran ar unwaith.
C_NUM_OF_PROBES	1–512	1	Nifer y porthladdoedd archwilio CDU.
C_MEMORY_TYPE	0, 1	0	Targed storio ar gyfer y data a gasglwyd. Mae 0 yn cyfateb i bloc RAM ac mae 1 yn cyfateb i UltraRAM.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Holwch ddyfnder byffer storio. Mae'r rhif hwn yn cynrychioli'r nifer uchaf o sampllai y gellir ei storio ar amser rhedeg ar gyfer pob mewnbwn stiliwr.
C_PROBE _WIDTH	1–1024	1	Lled y porthladd archwilio . Lle a oes gan y porthladd archwilio werth o 0 i 1,023.
C_TRIGOUT_EN	Gwir/Gau	GAUAF	Yn galluogi'r swyddogaeth trigo allan. Defnyddir pyrth trig_out a trig_out_ack.
C_TRIGIN_EN	Gwir/Gau	GAUAF	Yn galluogi'r swyddogaeth trig mewn. Defnyddir pyrth trig_in a trig_in_ack.
C_INPUT_PIPE_STAGES	0–6	0	Ychwanegu fflops ychwanegol at y pyrth archwilio. Mae un paramedr yn berthnasol i bob un o'r porthladdoedd archwilio.
ALL_PROBE_SAME_MU	Gwir/Gau	GWIR	Mae hyn yn gorfodi'r un unedau gwerth cymharu (unedau paru) i bob un o'r chwilwyr.
C_PROBE _MU_CNT	1–16	1	Nifer yr unedau Gwerth Cymharu (Cyfatebol) fesul stiliwr. Mae hyn yn ddilys dim ond os yw ALL_PROBE_SAME_MU yn ANGHYWIR.
C_PROBE _TYPE	DATA a Sbardun, Sbardun, DATA	DATA a Sbardun	I ddewis stiliwr dethol ar gyfer nodi cyflwr sbardun neu at ddibenion storio data neu ar gyfer y ddau.
C_ADV_TRIGGER	Gwir/Gau	GAUAF	Yn galluogi'r opsiwn sbardun ymlaen llaw. Mae hyn yn galluogi peiriant cyflwr sbardun a gallwch ysgrifennu eich dilyniant sbardun eich hun yn Vivado Logic Analyzer.

Tabl 2: Paramedrau CDU (parhad)
Paramedr	Caniataol Gwerthoedd	Gwerthoedd Rhagosodedig	Disgrifiad
C_NUM_MONITOR_SLOTS	1-11	1	Nifer y Slotiau Rhyngwyneb.
Nodiadau: 1. Mae uchafswm nifer yr unedau gwerth cymharu (cyfateb) wedi'i gyfyngu i 1,024. Ar gyfer y sbardun sylfaenol (C_ADV_TRIGGER = ANGHYWIR), mae gan bob stiliwr un uned gwerth cymharu (fel yn y fersiwn gynharach). Ond ar gyfer yr opsiwn sbardun ymlaen llaw (C_ADV_TRIGGER = GWIR), mae hyn yn golygu y gall y chwilwyr unigol ddal i allu dewis nifer yr unedau cymharu gwerthoedd o un i bedwar. Ond ni ddylai pob uned gwerth cymharu fod yn fwy na 1,024. Mae hyn yn golygu, os oes angen pedair uned cymharu fesul stiliwr, yna dim ond 256 o chwilwyr y cewch chi eu defnyddio.

Dylunio gyda'r Craidd

Mae'r adran hon yn cynnwys canllawiau a gwybodaeth ychwanegol i hwyluso dylunio gyda'r craidd.

Clocio
Y porth mewnbwn clk yw'r cloc a ddefnyddir gan graidd yr ILA i gofrestru gwerthoedd y stiliwr. I gael y canlyniadau gorau, dylai fod yr un signal cloc sy'n gyson â'r rhesymeg dylunio sydd ynghlwm wrth borthladdoedd archwilio craidd y CDU. Wrth gysylltu â llaw ag AXI Debug Hub, dylai'r signal aclk fod yn gyson â phorthladd mewnbwn cloc AXI Debug Hub.

Ailosod
Pan fyddwch yn gosod Math Mewnbwn ILA i Fonitor Rhyngwyneb, dylai'r porthladd ailosod fod yr un signal ailosod sy'n gyson â'r rhesymeg dylunio y mae ei ryngwyneb ynghlwm wrth
slot_ _ porthladd craidd y CDU. Ar gyfer cysylltiad â llaw â chraidd AXI Debug Hub, dylai'r porthladd presennol fod yn gyson â phorthladd ailosod craidd AXI Debug Hub.

Camau Llif Dylunio
Mae'r adran hon yn disgrifio addasu a chynhyrchu'r craidd, cyfyngu'r craidd, a'r camau efelychu, synthesis a gweithredu sy'n benodol i'r craidd IP hwn. Mae gwybodaeth fanylach am lifau dylunio safonol Vivado® a'r integreiddiwr IP i'w gweld yn y canllawiau defnyddiwr Vivado Design Suite canlynol:

Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Dylunio Is-systemau IP gan ddefnyddio IP Integrator (UG994)

Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Dylunio gydag IP (UG896)
Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Cychwyn Arni (UG910)
Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Efelychu Rhesymeg (UG900)

Addasu a Chynhyrchu'r Craidd

Mae'r adran hon yn cynnwys gwybodaeth am ddefnyddio offer Xilinx® i addasu a chynhyrchu'r craidd yn Ystafell Ddylunio Vivado®. Os ydych chi'n addasu ac yn cynhyrchu'r craidd yn integreiddiwr Vivado IP, gweler Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Dylunio Is-systemau IP gan ddefnyddio IP Integrator (UG994) am wybodaeth fanwl. Efallai y bydd integreiddiwr IP yn awto-gyfrifo rhai gwerthoedd cyfluniad wrth ddilysu neu gynhyrchu'r dyluniad. I wirio a yw'r gwerthoedd yn newid, gweler y disgrifiad o'r paramedr yn y bennod hon. I view y gwerth paramedr, rhedeg y gorchymyn validate_bd_design yn y consol Tcl. Gallwch chi addasu'r IP i'w ddefnyddio yn eich dyluniad trwy nodi gwerthoedd ar gyfer y paramedrau amrywiol sy'n gysylltiedig â'r craidd IP gan ddefnyddio'r camau canlynol:

Dewiswch yr IP o'r catalog IP.
Cliciwch ddwywaith ar yr IP a ddewiswyd neu dewiswch y gorchymyn Customize IP o'r bar offer neu de-gliciwch ar y ddewislen.

Am fanylion, gweler Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Dylunio gydag IP (UG896) a Chanllaw Defnyddiwr Ystafell Ddylunio Vivado: Cychwyn Arni (UG910). Mae'r ffigurau yn y bennod hon yn ddarluniau o'r Vivado IDE. Gallai'r gosodiad a ddangosir yma amrywio o'r fersiwn gyfredol.

I gael mynediad i'r craidd, gwnewch y canlynol:

Agorwch brosiect trwy ddewis File yna Prosiect Agored neu greu prosiect newydd trwy ddewis File yna Prosiect Newydd yn Vivado.

Agorwch y catalog IP a llywio i unrhyw un o'r tacsonomeg.
Cliciwch ddwywaith ar ILA i ddod â'r enw craidd Vivado IDE i fyny.

Panel Opsiynau Cyffredinol
Mae'r ffigur canlynol yn dangos y tab Opsiynau Cyffredinol yn y gosodiad Brodorol sy'n eich galluogi i nodi'r opsiynau:

Mae'r ffigur canlynol yn dangos y tab Opsiynau Cyffredinol yn y gosodiad AXI sy'n eich galluogi i nodi'r opsiynau:

Enw'r Gydran: Defnyddiwch y maes testun hwn i roi enw modiwl unigryw ar gyfer craidd y CDU.
Math Mewnbwn ILA: Mae'r opsiwn hwn yn nodi pa fath o ryngwyneb neu signal ILA ddylai fod yn dadfygio. Ar hyn o bryd, y gwerthoedd ar gyfer y paramedr hwn yw “Probes Brodorol”, “Monitor Rhyngwyneb” a “Cymysg.”
Nifer yr Archwilwyr: Defnyddiwch y maes testun hwn i ddewis nifer y pyrth archwilio ar graidd y CDU. Yr ystod ddilys a ddefnyddir yn y Vivado® IDE yw 1 i 64. Os oes angen mwy na 64 o borthladdoedd archwilio arnoch, mae angen i chi ddefnyddio'r llif gorchymyn Tcl i gynhyrchu'r craidd ILA.
Nifer o Slotiau Rhyngwyneb (dim ond ar gael yn y math Interface Monitor a Math Cymysg): Mae'r opsiwn hwn yn caniatáu ichi ddewis nifer y slotiau rhyngwyneb AXI y mae angen eu cysylltu â'r CDU.
Yr un Nifer o Gymaryddion ar gyfer Pob Porth Ymchwilio: Gellir ffurfweddu nifer y cymaryddion fesul stiliwr ar y panel hwn. Gellir galluogi'r un nifer o gymaryddion ar gyfer pob stiliwr trwy ddewis.

Archwilio Paneli Porthladdoedd
Mae'r ffigur canlynol yn dangos y tab Probe Ports sy'n eich galluogi i nodi gosodiadau:

Panel Porthladd Ymchwilio: Gellir ffurfweddu lled pob Porthladd Probe mewn Paneli Porthladd Archwilio. Mae gan bob Panel Porthladd Probe hyd at saith porthladd.
Lled yr Archwiliad: Gellir crybwyll lled pob Porthladd Archwilio. Yr ystod ddilys yw 1 i 1024.
Nifer y Cymaryddion: Mae'r opsiwn hwn wedi'i alluogi dim ond pan fydd yr opsiwn “Yr Un Nifer o Gymaryddion ar gyfer Pob Porth Ymchwilio” wedi'i analluogi. Gellir gosod cymharydd ar gyfer pob stiliwr yn yr ystod 1 i 16.
Data a/neu Sbardun: Gellir gosod y math o stiliwr ar gyfer pob stiliwr gan ddefnyddio'r opsiwn hwn. Yr opsiynau dilys yw DATA_and_TRIGGER, DATA a TRIGGER.
Opsiynau Cymharydd: Gellir gosod y math o weithrediad neu gymhariaeth ar gyfer pob stiliwr gan ddefnyddio'r opsiwn hwn.

Opsiynau Rhyngwyneb
Mae'r ffigur canlynol yn dangos y tab Dewisiadau Rhyngwyneb pan ddewisir Monitor Rhyngwyneb neu fath Cymysg ar gyfer math mewnbwn ILA:

Math o Ryngwyneb: Gwerthwr, Llyfrgell, Enw, a Fersiwn (VLNV) y rhyngwyneb i'w fonitro gan graidd y CDU.
Lled ID AXI-MM: Yn dewis lled ID y rhyngwyneb AXI pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM, lle yw rhif y slot.
Lled Data AXI-MM: Yn dewis y paramedrau sy'n cyfateb i slot_ Yn dewis lled Data rhyngwyneb AXI pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM, lle yw rhif y slot.
Lled Cyfeiriad AXI-MM: Yn dewis lled Cyfeiriad y rhyngwyneb AXI pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM, lle yw rhif y slot.
Galluogi Gwiriwr Protocol AXI-MM/Ffrydio: Yn galluogi gwiriwr protocol AXI4-MM neu AXI4-Stream ar gyfer slot pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM neu AXI4-Stream, lle yw rhif y slot.

Galluogi Cownteri Olrhain Trafodion: Yn galluogi gallu olrhain trafodion AXI4-MM.
Nifer y Trafodion Darllen Eithriadol: Yn nodi nifer y trafodion Darllen sy'n weddill fesul ID. Dylai'r gwerth fod yn hafal i neu'n fwy na nifer y trafodion Darllen sy'n weddill ar gyfer y cysylltiad hwnnw.
Nifer y Trafodion Ysgrifennu sy'n Eithriadol: Yn nodi nifer y trafodion Ysgrifennu sy'n weddill fesul ID. Dylai'r gwerth fod yn hafal i neu'n fwy na nifer y trafodion Ysgrifennu sy'n weddill ar gyfer y cysylltiad hwnnw.
Monitro signalau Statws APC: Galluogi monitro signalau statws APC ar gyfer slot pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM, lle yw rhif y slot.

Ffurfweddu sianel cyfeiriad darllen AXI fel Data: Dewiswch signalau sianel cyfeiriad darllen at ddibenion storio data ar gyfer slot pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM, lle yw rhif y slot.
Ffurfweddu sianel cyfeiriad darllen AXI fel Sbardun: Dewiswch signalau sianel cyfeiriad darllen ar gyfer pennu cyflwr sbardun ar gyfer slot pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM, lle yw rhif y slot.
Ffurfweddu sianel data darllen AXI fel Data: Dewiswch ddarllen signalau sianel ddata at ddibenion storio data ar gyfer slot pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM, lle yw rhif y slot.

Ffurfweddu sianel ddata darllen AXI fel Sbardun: Dewiswch ddarllen signalau sianel ddata ar gyfer pennu amodau sbardun ar gyfer slot pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM, lle yw rhif y slot.
Ffurfweddu sianel cyfeiriad ysgrifennu AXI fel Data: Dewiswch ysgrifennu signalau sianel cyfeiriad at ddibenion storio data ar gyfer slot pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM, lle yw rhif y slot.
Ffurfweddu sianel cyfeiriad ysgrifennu AXI fel Sbardun: Dewiswch signalau sianel ysgrifennu cyfeiriad ar gyfer pennu amodau sbardun ar gyfer slot pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM, lle yw rhif y slot.

Ffurfweddu sianel ddata ysgrifennu AXI fel Data: Dewiswch ysgrifennu signalau sianel ddata at ddibenion storio data ar gyfer slot pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM, lle yw rhif y slot.
Ffurfweddu sianel ddata ysgrifennu AXI fel Sbardun: Dewiswch ysgrifennu signalau sianel ddata ar gyfer pennu cyflwr sbardun ar gyfer slot pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM, lle yw rhif y slot.
Ffurfweddu sianel ymateb ysgrifennu AXI fel Data: Dewiswch ysgrifennu signalau sianel ymateb at ddibenion storio data ar gyfer slot pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM, lle yw rhif y slot.

Ffurfweddu sianel ymateb ysgrifennu AXI fel Sbardun: Dewiswch ysgrifennu signalau sianel ymateb ar gyfer pennu cyflwr sbardun ar gyfer slot pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-MM, lle yw rhif y slot.
Lled Tdata AXI-Stream: Yn dewis lled Tdata y rhyngwyneb AXI-Stream pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-Stream, lle yw rhif y slot.
Lled TID AXI-Stream: Yn dewis lled TID y rhyngwyneb AXI-Stream pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-Stream, lle yw rhif y slot.

Lled TUSER AXI-Stream: Yn dewis lled TUSER y rhyngwyneb AXI-Stream pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-Stream, lle yw rhif y slot.
Lled AXI-Stream TDEST: Yn dewis lled TDEST y rhyngwyneb AXI-Stream pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-Stream, lle yw rhif y slot.
Ffurfweddu Arwyddion AXIS fel Data: Dewiswch signalau AXI4-Stream at ddibenion storio data ar gyfer slot
pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-Stream lle yw rhif y slot.

Ffurfweddu Signalau AXIS fel Sbardun: Dewiswch signalau AXI4-Stream i nodi cyflwr sbardun ar gyfer slot pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel AXI-Stream, lle yw rhif y slot.
Ffurfweddu Slot fel Data a/neu Sbardun: Yn dewis signalau slot nad ydynt yn AXI ar gyfer nodi cyflwr sbardun neu at ddibenion storio data neu ar gyfer y ddau ar gyfer slot pan fydd y slot_ math rhyngwyneb wedi'i ffurfweddu fel di-AXI, lle yw rhif y slot.

Opsiynau Storio
Mae'r ffigur canlynol yn dangos y tab Opsiynau Storio sy'n eich galluogi i ddewis y math o darged storio a dyfnder y cof i'w ddefnyddio:

Targed Storio: Defnyddir y paramedr hwn i ddewis y math o darged storio o'r gwymplen.
Dyfnder Data: Defnyddir y paramedr hwn i ddewis sampdyfnder o'r gwymplen.

Dewisiadau Uwch
Mae'r ffigur canlynol yn dangos y tab Opsiynau Uwch:

Galluogi Rhyngwyneb AXI4-Stream ar gyfer Cysylltiad â Llaw i AXI Debug Hub: Pan gaiff ei alluogi, mae'r opsiwn hwn yn rhoi rhyngwyneb AXIS i'r IP gysylltu ag AXI Debug Hub.
Galluogi Rhyngwyneb Mewnbwn Sbardun: Gwiriwch yr opsiwn hwn i alluogi porth mewnbwn sbardun dewisol.
Galluogi Rhyngwyneb Allbwn Sbardun: Gwiriwch yr opsiwn hwn i alluogi porth allbwn sbardun dewisol.

Pibell mewnbwn Stages: Dewiswch y nifer o gofrestrau rydych am eu hychwanegu ar gyfer y stiliwr i wella canlyniadau gweithredu. Mae'r paramedr hwn yn berthnasol i bob chwiliwr.
Sbardun Uwch: Gwiriwch i alluogi dilyniannu sbardun y wladwriaeth sy'n seiliedig ar beiriant.

Cynhyrchu Allbwn
Am fanylion, gweler Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Dylunio gydag IP (UG896).

Cyfyngu ar y Craidd

Cyfyngiadau Gofynnol
Mae craidd y CDU yn cynnwys XDC file sy'n cynnwys cyfyngiadau llwybr ffug priodol i atal gor-gyfyngu ar lwybrau cydamseru croesi parth cloc. Disgwylir hefyd bod y signal cloc sy'n gysylltiedig â phorthladd mewnbwn clk craidd y CDU wedi'i gyfyngu'n iawn yn eich dyluniad.

Dewisiadau Dyfais, Pecyn a Gradd Cyflymder
Nid yw'r adran hon yn berthnasol ar gyfer y craidd IP hwn.

Amlder Cloc
Nid yw'r adran hon yn berthnasol ar gyfer y craidd IP hwn.

Rheoli Cloc
Nid yw'r adran hon yn berthnasol ar gyfer y craidd IP hwn.
Lleoliad Cloc
Nid yw'r adran hon yn berthnasol ar gyfer y craidd IP hwn.
Bancio
Nid yw'r adran hon yn berthnasol ar gyfer y craidd IP hwn.

Lleoliad Transceiver
Nid yw'r adran hon yn berthnasol ar gyfer y craidd IP hwn.
I/O Safonol a Lleoliad
Nid yw'r adran hon yn berthnasol ar gyfer y craidd IP hwn.

Efelychiad

I gael gwybodaeth gynhwysfawr am gydrannau efelychu Vivado®, yn ogystal â gwybodaeth am ddefnyddio offer trydydd parti â chymorth, gweler Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Efelychu Rhesymeg (UG900).

Synthesis a Gweithredu
I gael manylion am synthesis a gweithredu, gweler Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Designing with IP (UG896).

Dadfygio

Mae'r atodiad hwn yn cynnwys manylion am yr adnoddau sydd ar gael ar Gymorth Xilinx® weboffer safle a dadfygio. Os oes angen allwedd trwydded ar yr IP, rhaid gwirio'r allwedd. Mae gan offer dylunio Vivado® nifer o bwyntiau gwirio trwydded ar gyfer cau IP trwyddedig trwy'r llif. Os bydd y gwiriad trwydded yn llwyddo, gall yr IP barhau i gynhyrchu. Fel arall, mae'r genhedlaeth yn dod i ben gyda gwall. Mae pwyntiau gwirio trwydded yn cael eu gorfodi gan yr offer canlynol:

Synthesis Vivado
Gweithredu Vivado
write_bitstream (gorchymyn Tcl)

PWYSIG! Mae lefel trwydded IP yn cael ei hanwybyddu mewn pwyntiau gwirio. Mae'r prawf yn cadarnhau bod trwydded ddilys yn bodoli. Nid yw'n gwirio lefel trwydded IP.

Dod o Hyd i Gymorth ar Xilinx.com

Er mwyn helpu yn y broses ddylunio a dadfygio wrth ddefnyddio'r craidd, mae Cymorth Xilinx web tudalen yn cynnwys adnoddau allweddol megis dogfennaeth cynnyrch, nodiadau rhyddhau, cofnodion ateb, gwybodaeth am faterion hysbys, a dolenni ar gyfer cael cymorth cynnyrch pellach. Mae Fforymau Cymunedol Xilinx hefyd ar gael lle gall aelodau ddysgu, cymryd rhan, rhannu a gofyn cwestiynau am atebion Xilinx.

Dogfennaeth
Y canllaw cynnyrch hwn yw'r brif ddogfen sy'n gysylltiedig â'r craidd. Mae'r canllaw hwn, ynghyd â dogfennaeth sy'n ymwneud â'r holl gynhyrchion sy'n cynorthwyo'r broses ddylunio, i'w gweld ar Gymorth Xilinx web tudalen neu drwy ddefnyddio'r Xilinx® Documentation Navigator. Dadlwythwch Llywiwr Dogfennaeth Xilinx o'r dudalen Lawrlwythiadau. I gael rhagor o wybodaeth am yr offeryn hwn a'r nodweddion sydd ar gael, agorwch y cymorth ar-lein ar ôl ei osod.

Cofnodion Ateb
Ateb Mae cofnodion yn cynnwys gwybodaeth am broblemau cyffredin, gwybodaeth ddefnyddiol ar sut i ddatrys y problemau hyn, ac unrhyw broblemau hysbys gyda chynnyrch Xilinx. Ateb Mae cofnodion yn cael eu creu a'u cynnal bob dydd gan sicrhau bod defnyddwyr yn gallu cyrchu'r wybodaeth fwyaf cywir sydd ar gael. Gellir dod o hyd i Gofnodion Ateb ar gyfer y craidd hwn trwy ddefnyddio'r blwch Cymorth Chwilio ar brif gymorth Xilinx web tudalen. I wneud y mwyaf o'ch canlyniadau chwilio, defnyddiwch eiriau allweddol fel:

Enw cynnyrch
Neges(nau) offer
Crynodeb o'r mater a gafwyd

Mae chwiliad ffilter ar gael ar ôl i'r canlyniadau gael eu dychwelyd i dargedu'r canlyniadau ymhellach.

Cymorth Technegol
Mae Xilinx yn darparu cefnogaeth dechnegol ar Fforymau Cymunedol Xilinx ar gyfer y cynnyrch IP LogiCORE ™ hwn pan gaiff ei ddefnyddio fel y disgrifir yn nogfennaeth y cynnyrch. Ni all Xilinx warantu amseriad, ymarferoldeb na chefnogaeth os gwnewch unrhyw un o'r canlynol:

Gweithredu'r datrysiad mewn dyfeisiau nad ydynt wedi'u diffinio yn y ddogfennaeth.

Addaswch yr ateb y tu hwnt i'r hyn a ganiateir yn nogfennaeth y cynnyrch.
Newidiwch unrhyw ran o'r dyluniad sydd wedi'i labelu PEIDIWCH AG ADDASU.

I ofyn cwestiynau, ewch i Fforymau Cymunedol Xilinx.

Adnoddau Ychwanegol a Hysbysiadau Cyfreithiol

Adnoddau Xilinx
Am adnoddau cymorth fel Atebion, Dogfennaeth, Lawrlwythiadau, a Fforymau, gweler Cymorth Xilinx.

Llywiwr Dogfennaeth a Hybiau Dylunio
Mae Xilinx® Documentation Navigator (DocNav) yn darparu mynediad i ddogfennau, fideos ac adnoddau cymorth Xilinx, y gallwch eu hidlo a'u chwilio i ddod o hyd i wybodaeth. I agor DocNav:

• O'r Vivado® IDE, dewiswch Help → Documentation and Titorials.
• Ar Windows, dewiswch Cychwyn → Pob Rhaglen → Offer Dylunio Xilinx → DocNav.
• Yn y gorchymyn Linux prompt, rhowch docnav.

Mae Hybiau Dylunio Xilinx yn darparu dolenni i ddogfennaeth a drefnir gan dasgau dylunio a phynciau eraill, y gallwch eu defnyddio i ddysgu cysyniadau allweddol a mynd i'r afael â chwestiynau cyffredin. I gael mynediad i’r Hybiau Dylunio:

Yn DocNav, cliciwch ar Hybiau Dylunio View tab.
Ar y Xilinx websafle, gweler y dudalen Hybiau Dylunio.

Nodyn: I gael rhagor o wybodaeth am DocNav, gweler y dudalen Llywiwr Dogfennaeth ar y Xilinx websafle.

Cyfeiriadau
Mae’r dogfennau hyn yn darparu deunydd atodol defnyddiol gyda’r canllaw hwn:

Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Rhaglennu a Dadfygio (UG908)
Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Dylunio gydag IP (UG896)
Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Dylunio Is-systemau IP gan ddefnyddio IP Integrator (UG994)

Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Cychwyn Arni (UG910)
Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Efelychu Rhesymeg (UG900)
Canllaw Defnyddiwr Ystafell Ddylunio Vivado: Gweithredu (UG904)
Canllaw Mudo ISE i Vivado Design Suite (UG911)
Canllaw Cynnyrch IP LogiCORE Gwiriwr Protocol AXI (PG101)
Canllaw Cynnyrch IP LogiCORE Gwiriwr Protocol Ffrwd AXI4 (PG145)

Hanes Adolygu
Mae'r tabl canlynol yn dangos yr hanes adolygu ar gyfer y ddogfen hon.

Adran	Crynodeb Adolygu
11/23/2020 Fersiwn 1.1
Rhyddhad cychwynnol.	Amh

Darllenwch: Hysbysiadau Cyfreithiol Pwysig
Darperir y wybodaeth a ddatgelir i chi isod (y “Deunyddiau”) ar gyfer dewis a defnyddio cynhyrchion Xilinx yn unig. I'r graddau eithaf a ganiateir gan y gyfraith berthnasol: (1) Sicrheir bod deunyddiau ar gael “FEL Y MAE” a chyda phob nam, mae Xilinx drwy hyn YN GWRTHOD POB WARANT AC AMODAU, YN MYNEGOL, GOBLYGEDIG, NEU STATUDOL, GAN GYNNWYS OND HEB EI GYNGHORI I WARANTIAETHAU NEU FEL RHAI. -TRAETHAWD, NEU FFITRWYDD AT UNRHYW DDIBEN ARBENNIG; a (2) Ni fydd Xilinx yn atebol (boed mewn contract neu gamwedd, gan gynnwys esgeulustod, neu o dan unrhyw ddamcaniaeth atebolrwydd arall) am unrhyw golled neu ddifrod o unrhyw fath neu natur sy'n gysylltiedig â'r Deunyddiau, sy'n codi o dan, neu mewn cysylltiad â nhw. (gan gynnwys eich defnydd o'r Deunyddiau), gan gynnwys ar gyfer unrhyw golled neu ddifrod uniongyrchol, anuniongyrchol, arbennig, damweiniol neu ganlyniadol (gan gynnwys colli data, elw, ewyllys da, neu unrhyw fath o golled neu ddifrod a gafwyd o ganlyniad i unrhyw gamau a ddygwyd gan drydydd parti) hyd yn oed os oedd difrod neu golled o'r fath yn rhesymol ragweladwy neu os oedd Xilinx wedi'i hysbysu o'r posibilrwydd o hynny.

Nid yw Xilinx yn cymryd unrhyw rwymedigaeth i gywiro unrhyw wallau a gynhwysir yn y Deunyddiau nac i'ch hysbysu am ddiweddariadau i'r Deunyddiau neu i fanylebau cynnyrch. Ni chewch atgynhyrchu, addasu, dosbarthu nac arddangos y Deunyddiau'n gyhoeddus heb ganiatâd ysgrifenedig ymlaen llaw. Mae rhai cynhyrchion yn ddarostyngedig i delerau ac amodau gwarant gyfyngedig Xilinx, cyfeiriwch at Delerau Gwerthu Xilinx a all fod yn viewgol yn https://www.xilinx.com/legal.htm#tos; Gall creiddiau IP fod yn destun telerau gwarant a chymorth sydd wedi'u cynnwys mewn trwydded a roddwyd i chi gan Xilinx. Nid yw cynhyrchion Xilinx wedi'u dylunio na'u bwriadu i fod yn ddiogel rhag methu nac i'w defnyddio mewn unrhyw raglen sy'n gofyn am berfformiad methu-diogel; rydych chi'n cymryd risg ac atebolrwydd llwyr am ddefnyddio cynhyrchion Xilinx mewn cymwysiadau hanfodol o'r fath, cyfeiriwch at Delerau Gwerthu Xilinx a all fod viewgol yn https://www.xilinx.com/legal.htm#tos.
Mae'r ddogfen hon yn cynnwys gwybodaeth ragarweiniol a gall newid heb rybudd. Mae'r wybodaeth a ddarperir yma yn ymwneud â chynhyrchion a/neu wasanaethau nad ydynt eto ar gael i'w gwerthu, ac fe'i darperir er gwybodaeth yn unig ac na fwriedir, neu i'w dehongli, fel cynnig i werthu neu ymgais i fasnacheiddio'r cynhyrchion a/neu'r gwasanaethau y cyfeirir atynt yma.

YMADAWIAD CEISIADAU MODD
NID YW CYNHYRCHION MODUROL (A NODWYD FEL “XA” YN Y RHAN RHIF) WEDI EU GWARANT I'W DEFNYDDIO WRTH DEFNYDDIO MAGIAU AWYR NEU I'W DEFNYDDIO MEWN CEISIADAU SY'N EFFEITHIO AR REOLAETH CERBYD (“CAIS DIOGELWCH”) ONI BOD HYSBYSIAD EI DDIOGELWCH NEU OEDD YN CAEL EI GYNNIG. GYDA SAFON DIOGELWCH Modurol ISO 26262 (“DYLUNIO DIOGELWCH”). BYDD CWSMERIAID, CYN DEFNYDDIO NEU DDOSBARTHU UNRHYW SYSTEMAU SY'N YMGORFFORI CYNHYRCHION, YN PROFI SYSTEMAU O'R FATH YN GYFLWYNOL AT DDIBENION DIOGELWCH. MAE DEFNYDDIO CYNHYRCHION MEWN CAIS DIOGELWCH HEB DYLUNIAD DIOGELWCH YN LLAWN RISG Y CWSMER, YN AMODOL YN UNIG I GYFREITHIAU A RHEOLIADAU SY'N LLYWODRAETHU CYFYNGIADAU AR ATEBOLRWYDD CYNNYRCH.
Hawlfraint 2020 Mae Xilinx, Inc. Mae Xilinx, logo Xilinx, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq, a brandiau dynodedig eraill a gynhwysir yma yn nodau masnach Xilinx yn yr Unol Daleithiau a gwledydd eraill. Mae pob nod masnach arall yn eiddo i'w perchnogion priodol.PG357 (v1.1) Tachwedd 23, 2020, ILA gyda AXI4-Stream Interface v1.1
Lawrlwytho PDF: Canllaw Dadansoddwr Rhesymeg Integredig Xilinx AXI4-Stream

Cyfeiriadau

Llawlyfr Defnyddiwr