Xilinx AXI4-Stream дастури интегратсионӣ ба таҳлилгари мантиқӣ

Таҳлилгари ҳамгирошудаи мантиқӣ (ILA) бо ядрои AXI4-Stream Interface як таҳлилгари мантиқии танзимшавандаи IP мебошад, ки метавонад барои назорат кардани сигналҳои дохилӣ ва интерфейсҳои тарроҳӣ истифода шавад. Асоси ILA дорои бисёр хусусиятҳои пешрафтаи анализаторҳои мантиқии муосир, аз ҷумла муодилаҳои триггери булӣ ва триггерҳои гузариши канорӣ мебошад. Ядро инчунин қобилияти ислоҳи интерфейс ва мониторингро дар баробари тафтиши протокол барои AXI ва AXI4-Stream-ро дар хотира пешниҳод мекунад. Азбаски ядрои ILA бо тарҳи назоратшаванда ҳамоҳанг аст, ҳама маҳдудиятҳои соати тарроҳӣ, ки ба тарҳи шумо татбиқ мешаванд, инчунин ба ҷузъҳои асосии ILA татбиқ карда мешаванд. Барои ислоҳ кардани интерфейсҳо дар дохили тарроҳӣ, ILA IP бояд ба тарҳи блок дар интегратори IP Vivado® илова карда шавад. Ба ҳамин монанд, имкони санҷиши протоколи AXI4/AXI4-Stream метавонад барои ILA IP дар интегратори IP фаъол карда шавад. Пас аз он, вайронкунии протоколро дар шакли мавҷ нишон додан мумкин аст viewer аз таҳлилгари мантиқии Vivado.

Вижагиҳо

Шумораи портҳои санҷиш ва паҳнои аз ҷониби корбар интихобшаванда.

Ҳадафҳои нигаҳдории аз ҷониби корбар интихобшаванда ба монанди блоки RAM ва UltraRAM
Портҳои санҷишии сершуморро метавон ба як ҳолати триггер муттаҳид кард.

Слотҳои аз ҷониби корбар интихобшавандаи AXI барои ислоҳи интерфейсҳои AXI дар тарроҳӣ.
Имкониятҳои танзимшаванда барои интерфейсҳои AXI, аз ҷумла намудҳои интерфейс ва пайгирӣampамиқ.

Маълумот ва амволи триггер барои санҷишҳо.
Як қатор муқоисакунандагон ва паҳнои ҳар як зонд ва портҳои инфиродӣ дар дохили интерфейсҳо.

Интерфейсҳои салиб-триггери вуруд / баромад.
Қубури танзимшаванда барои зондҳои воридотӣ.

Санҷиши протоколи AXI4-MM ва AXI4-Stream.

Барои маълумоти бештар дар бораи асосии ILA, ба дастури корбари Vivado Design Suite нигаред: Барномасозӣ ва ислоҳи хатогиҳо (UG908).

Фактҳои IP

Ҷадвали LogiCORE™ IP далелҳо
Хусусиятҳои асосӣ
Оилаи дастгоҳҳои дастгирӣшаванда1	Versal™ ACAP
Интерфейсҳои корбар дастгирӣшаванда	Стандарти IEEE 1149.1 - ҶTAG
Бо Core таъмин карда шудааст
Тарҳрезӣ Files	RTL
Example Design	Verilog
Дастгоҳи санҷишӣ	Таъмин нашудааст
Маҳдудиятҳо File	Маҳдудиятҳои тарҳрезии Xilinx® (XDC)
Модели симулятсия	Таъмин нашудааст
Ронандаи S/W дастгирӣ карда мешавад	Н/А
Ҷараёни тарроҳии озмудашуда2
Вуруди тарҳрезӣ	Suite Design Vivado®
Симуляция	Барои симуляторҳои дастгирӣшаванда, нигаред Воситаҳои тарроҳии Xilinx: Дастури ёддоштҳои нашр.
Синтез	Синтези Вивадо
Дастгирӣ
Ҳама гузоришҳои тағирёбии IP Vivado	Сабти тағирёбии IP Vivado Master: 72775
Дастгирии Xilinx web саҳифа
Эзоҳҳо: 1. Барои рӯйхати пурраи дастгоҳҳои дастгирӣшаванда, ба каталоги Vivado® IP нигаред. 2. Барои версияҳои дастгиришавандаи асбобҳо, нигаред Воситаҳои тарроҳии Xilinx: Дастури ёддоштҳои нашр.

Барview

Паймоиши мундариҷа аз рӯи раванди тарроҳӣ
Ҳуҷҷатҳои Xilinx® дар атрофи маҷмӯи равандҳои стандартии тарроҳӣ ташкил карда шудаанд, то ба шумо дар ёфтани мундариҷаи мувофиқ барои вазифаи таҳияи ҷорӣ кӯмак расонанд. Ин ҳуҷҷат равандҳои тарроҳии зеринро дар бар мегирад:

Таҳияи сахтафзор, IP ва платформа: Эҷоди блокҳои PL IP барои платформаи сахтафзор, эҷоди ядроҳои PL, моделсозии функсионалии зерсистема ва арзёбии вақт, истифодаи захираҳо ва бастани нерӯи Vivado®. Инчунин таҳияи платформаи сахтафзор барои ҳамгироии системаро дар бар мегирад. Мавзӯҳои ин ҳуҷҷат, ки ба ин раванди тарроҳӣ дахл доранд, иборатанд аз:
Тавсифи порт

Соатгузорӣ ва барқарорсозӣ
Мутобиқсозӣ ва тавлиди аслӣ

Core Overview
Сигналҳо ва интерфейсҳо дар тарҳрезии FPGA ба проби ILA ва вуруди слот пайваст карда шудаанд. Ин сигналҳо ва интерфейсҳо, мутаносибан ба воридоти проб ва слот замима карда мешавандampбо суръати тарҳрезӣ бурданд ва бо истифода аз RAM блоки чипӣ нигоҳ дошта мешаванд. Сигналҳо ва интерфейсҳо дар тарҳи Versal™ ACAP ба зондҳои ILA ва вурудоти слот пайваст карда шудаанд. Ин сигналҳо ва интерфейсҳои замимашуда с мебошандampбо суръати тарҳрезӣ бо истифода аз вуруди соати аслӣ ва дар хотираи RAM дар блоки чип нигоҳ дошта мешавад. Параметрҳои асосӣ инҳоро муайян мекунанд:

Як қатор зондҳо (то 512) ва паҳнои зонд (1 то 1024).

Як қатор слотҳо ва имконоти интерфейс.
Trace сampамиқ.

Маълумот ва/ё амволи триггер барои санҷишҳо.
Шумораи муқоисакунандагон барои ҳар як санҷиш.

Муошират бо ядрои ILA бо истифода аз намунаи Hub AXI Debug, ки ба системаи IP-и назорат, интерфейс ва коркард (CIPS) пайваст мешавад, сурат мегирад.

Пас аз бор кардани тарроҳӣ ба Versal ACAP, нармафзори таҳлилгари мантиқии Vivado®-ро истифода баред, то ҳодисаи триггерро барои андозагирии ILA насб кунед. Пас аз ба амал омадани триггер, сample буфер пур карда мешавад ва ба таҳлилгари мантиқии Vivado бор карда мешавад. Ту метавонӣ view ин маълумот бо истифода аз равзанаи шакли мавҷ. Тафтиши Сample ва функсияи триггер дар минтақаи мантиқи барномарезишаванда амалӣ карда мешавад. Блоки чип RAM ё хотираи UltraRAM дар асоси ҳадафи нигаҳдории шумо ҳангоми мутобиқсозӣ интихоб кардаед, ки маълумотро то он даме, ки нармафзор бор карда шавад, нигоҳ медорад. Барои оғоз кардани рӯйдодҳо, гирифтани маълумот ё иртибот бо ядрои ILA ягон вуруд ё баромади корбар талаб карда намешавад. Асоси ILA қодир аст, ки сигналҳои сатҳи интерфейсро назорат кунад, он метавонад иттилооти сатҳи транзаксияро ба монанди транзаксияҳои барҷаста барои интерфейсҳои AXI4 интиқол диҳад.

Муқоисакунандаи санҷиши триггери ILA
Ҳар як вуруди зонд ба муқоисакунандаи триггер пайваст карда мешавад, ки қодир ба иҷрои амалиёти гуногун аст. Дар вақти корӣ муқоисакунандаро метавон барои иҷрои муқоисаи = ё != танзим кард. Ин намунаҳои сатҳи мувофиқро дар бар мегирад, ба монанди X0XX101. Он инчунин муайян кардани гузаришҳои канориро дар бар мегирад, ба монанди канори боло (R), канори афтодан (F), ё канори (B) ё бидуни гузариш (N). Муқоисакунандаи триггер метавонад муқоисаҳои мураккабтарро иҷро кунад, аз ҷумла >, <, ≥ ва ≤.

МУҲИМ! Муқоисакунанда дар вақти корӣ тавассути таҳлилгари мантиқии Vivado® насб карда мешавад.

Ҳолати триггери ILA
Ҳолати триггер натиҷаи ҳисобкунии мантиқии "VA" ё "Ё" аз ҳар як натиҷаҳои муқоисакунандаи триггери ILA мебошад. Бо истифода аз анализатори мантиқии Vivado®, шумо интихоб мекунед, ки триггерҳои муқоисакуниро "ВА" тафтиш кунед ё онҳоро "Ё". Танзими "AND" боиси ҳодисаи триггер мегардад, вақте ки ҳамаи муқоисаҳои санҷиши ILA қонеъ карда мешаванд. Танзими "OR" боиси ҳодисаи триггер мегардад, вақте ки ягон муқоисаи санҷиши ILA қонеъ карда мешавад. Ҳолати триггер ҳодисаи триггерест, ки барои андозагирии пайгирии ILA истифода мешавад.

Барномаҳо

Асоси ILA барои истифода дар барномае тарҳрезӣ шудааст, ки бо истифода аз Vivado® тафтиш ё ислоҳро талаб мекунад. Дар расми зерин нишон дода шудааст, ки CIPS асосии IP навиштан ва хондан аз контролери RAM блоки AXI тавассути шабакаи AXI дар чип (NoC). Асоси ILA ба шабакаи интерфейси байни контролери AXI NoC ва AXI блоки RAM пайваст карда шудааст, то амалиёти AXI4-ро дар менеҷери сахтафзор назорат кунад.

Литсензия ва фармоиш
Ин модули IP Xilinx® LogiCORE™ бидуни пардохти иловагӣ бо тарҳи Xilinx Vivado® дар асоси шартҳои Литсензияи корбари ниҳоии Xilinx таъмин карда мешавад.
Шарҳ: Барои тасдиқи он, ки ба шумо иҷозатнома лозим аст, сутуни Литсензияи Каталоги IP-ро санҷед. Дохилшуда маънои онро дорад, ки иҷозатнома ба Vivado® Design Suite дохил карда шудааст; Харид маънои онро дорад, ки шумо бояд барои истифодаи аслӣ иҷозатнома харед. Маълумот дар бораи дигар модулҳои IP Xilinx® LogiCORE™ дар саҳифаи моликияти зеҳнии Xilinx дастрас аст. Барои маълумот дар бораи нархгузорӣ ва мавҷудияти дигар модулҳо ва асбобҳои IP Xilinx LogiCORE, бо намояндаи фурӯши маҳаллии Xilinx тамос гиред.

Мушаххасоти маҳсулот

Тавсифи порт
Дар ҷадвалҳои зерин тафсилот дар бораи портҳо ва параметрҳои ILA оварда шудаанд.
Портҳои ILA

Ҷадвали 1: Портҳои ILA
Номи порт	I/O	Тавсифи
кл	I	Соатҳои тарроҳӣ, ки тамоми мантиқи триггер ва нигоҳдории онро соат мекунад.
тафтиш кардан [ – 1:0]	I	Вуруди порти санҷиш. Рақами порти санҷиш дар доираи аз 0 то аст 511. Паҳнои бандари зонд (бо ) дар доираи аз 1 то 1024 аст. Шумо бояд ин портро ҳамчун вектор эълон кунед. Барои порти 1-бит, пробро истифода баред [0:0].
баромадан	O	Порти trig_out метавонад ё аз ҳолати триггер ё аз бандари trig_in берунӣ тавлид шавад. Барои гузаштан байни ҳолати триггер ва trig_in барои рондани trig_out як назорати вақти корӣ аз Logic Analyzer мавҷуд аст.
trig_in	I	Порти триггери вуруд, ки дар системаи ба раванд асосёфта барои Embedded Cross Trigger истифода мешавад. Барои эҷоди триггери каскадӣ ба ILA-и дигар пайваст шудан мумкин аст.
ковокии_ _	I	Интерфейси слот. Навъи интерфейс ба таври динамикӣ дар асоси slot_ сохта шудааст _ параметри намуди интерфейс. Портҳои инфиродӣ дар дохили интерфейсҳо барои назорат дар менеҷери сахтафзор дастрасанд.
trig_out_ack	I	Эътироф ба trig_out.
trig_in_ack	O	Эътироф ба trig_in.
аз нав танзим	I	Навъи вуруди ILA, вақте ки ба 'Interface Monitor' таъин карда шудааст, ин порт бояд ҳамон сигнали азнавсозӣ бошад, ки ба мантиқи тарҳрезӣ, ки ба Slot_ замима шудааст, ҳамоҳанг аст. _ бандарҳои асосии ILA.
S_AXIS	I/O	Порти ихтиёрӣ. Барои пайвасти дастӣ бо ядрои AXI Debug Hub истифода мешавад, вақте ки 'Даргиронидани AXI4- Интерфейси Stream барои пайвасти Manul ба AXI Debug Hub' дар Имконоти Advanced интихоб карда мешавад.
M_AXIS	I/O	Порти ихтиёрӣ. Барои пайвасти дастӣ бо ядрои AXI Debug Hub истифода мешавад, вақте ки "Даргиронидани AXI4- Интерфейси Stream барои пайвасти дастӣ ба AXI Debug Hub" дар "Имконоти пешрафта" интихоб карда мешавад.

Ҷадвали 1: Портҳои ILA (давом дорад)
Номи порт	I/O	Тавсифи
арсетн	I	Порти ихтиёрӣ. Барои пайвасти дастӣ бо ядрои AXI Debug Hub истифода мешавад, вақте ки "Даргиронидани AXI4- Интерфейси ҷараён барои пайвасти дастӣ ба AXI Debug Hub" дар "Имконоти пешрафта" интихоб карда мешавад. Ин порт бояд бо порти аз нав танзимкунии AXI Debug Hub ҳамоҳанг бошад.
aclk	I	Порти ихтиёрӣ. Барои пайвасти дастӣ бо ядрои AXI Debug Hub истифода мешавад, вақте ки "Даргиронидани AXI4- Интерфейси ҷараён барои пайвасти дастӣ ба AXI Debug Hub" дар "Имконоти пешрафта" интихоб карда мешавад. Ин порт бояд бо порти соатии AXI Debug Hub ҳамоҳанг бошад.

Параметрҳои ILA

Ҷадвали 2: Параметрҳои ILA
Параметр	Иҷозат дода мешавад Арзишҳо	Арзишҳои пешфарз	Тавсифи
Компонент_Номи	Сатр бо A–Z, 0–9 ва _ (зери хат)	ила_0	Номи ҷузъи интенсивӣ.
C_NUM_OF_PROBES	1–512	1	Шумораи портҳои санҷиши ILA.
C_MEMORY_TYPE	0, 1	0	Ҳадафи нигоҳдорӣ барои маълумоти гирифташуда. 0 ба блоки RAM ва 1 ба UltraRAM мувофиқат мекунад.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Амиқии буфери нигаҳдории зонд. Ин рақам шумораи максималии сро ифода мекунадamples, ки метавонанд дар вақти кор барои ҳар як вуруди зонд нигоҳ дошта шаванд.
C_PROBE _WIDTH	1–1024	1	Бари бандари зонд . Дар куҷо бандари санҷиш аст, ки арзиши аз 0 то 1,023 дорад.
C_TRIGOUT_EN	Дуруст/дурӯғ	ДУРУГ	Функсияи триг-ро фаъол мекунад. Портҳои trig_out ва trig_out_ack истифода мешаванд.
C_TRIGIN_EN	Дуруст/дурӯғ	ДУРУГ	Тригро дар функсия фаъол месозад. Портҳои trig_in ва trig_in_ack истифода мешаванд.
C_INPUT_PIPE_STAGES	0–6	0	Ба бандарҳои санҷиш флопҳои иловагӣ илова кунед. Як параметр ба ҳамаи портҳои санҷиш дахл дорад.
ALL_PROBE_SAME_MU	Дуруст/дурӯғ	ДУРУСТ	Ин воҳидҳои муқоисавии арзишро (воҳидҳои мувофиқ) ба ҳамаи санҷишҳо маҷбур мекунад.
C_PROBE _MU_CNT	1–16	1	Шумораи воҳидҳои Муқоисаи Қимат (Мувофиқ) барои як санҷиш. Ин танҳо агар ALL_PROBE_SAME_MU FALSE бошад эътибор дорад.
C_PROBE _TYPE	МАЪЛУМОТ ва TRIGGER, TRIGGER, DATA	DATA ва TRIGGER	Барои интихоби санҷиши интихобшуда барои муайян кардани ҳолати триггер ё бо мақсади нигоҳдории маълумот ё барои ҳарду.
C_ADV_TRIGGER	Дуруст/дурӯғ	ДУРУГ	Опсияи триггери пешакӣ фаъол мекунад. Ин ба мошини ҳолати триггер имкон медиҳад ва шумо метавонед пайдарпайии триггери худро дар Vivado Logic Analyzer нависед.

Ҷадвали 2: Параметрҳои ILA (давом дорад)
Параметр	Иҷозат дода мешавад Арзишҳо	Арзишҳои пешфарз	Тавсифи
C_NUM_MONITOR_SLOTS	1-11	1	Шумораи слотҳои интерфейс.
Эзоҳҳо: 1. Шумораи ниҳоии воҳидҳои қиммати муқоисавӣ (мувофиқ) бо 1,024 маҳдуд аст. Барои триггери асосӣ (C_ADV_TRIGGER = FALSE), ҳар як санҷиш як воҳиди муқоисавӣ дорад (чун дар версияи қаблӣ). Аммо барои опсияи триггери пешакӣ (C_ADV_TRIGGER = TRUE), ин маънои онро дорад, ки зондҳои инфиродӣ метавонанд интихоби имконпазири шумораи воҳидҳои қимматҳои муқоисавӣ аз як то чор дошта бошанд. Аммо ҳамаи воҳидҳои муқоисавӣ набояд аз 1,024 зиёд бошад. Ин маънои онро дорад, ки агар ба шумо чор воҳиди муқоисавӣ барои як зонд лозим бошад, ба шумо иҷозат дода мешавад, ки танҳо 256 зондро истифода баред.

Тарҳрезӣ бо ядро

Ин бахш дастурҳо ва маълумоти иловагиро барои осон кардани тарҳрезӣ бо аслӣ дар бар мегирад.

Соатсозӣ
Порти вуруди clk соатест, ки онро ядрои ILA барои сабти арзишҳои санҷиш истифода мебарад. Барои натиҷаҳои беҳтарин, он бояд ҳамон як сигнали соат бошад, ки ба мантиқи тарроҳӣ, ки ба портҳои санҷиши ядрои ILA замима шудааст, ҳамоҳанг аст. Ҳангоми пайваст кардани дастӣ бо AXI Debug Hub, сигнали aclk бояд ба порти вуруди соати AXI Debug Hub ҳамоҳанг бошад.

Reset
Вақте ки шумо намуди вуруди ILA-ро ба монитор интерфейси муқаррар мекунед, порти аз нав танзимкунӣ бояд ҳамон сигнали азнавсозӣ бошад, ки бо мантиқи тарҳрезӣ ҳамоҳанг аст, ки интерфейси он ба интерфейс пайваст карда шудааст.
ковокии_ _ бандари ядрои ILA. Барои пайвасти дастӣ бо ядрои AXI Debug Hub, порти ҳозира бояд бо порти аз нав танзимкунии ядрои AXI Debug Hub ҳамоҳанг бошад.

Қадамҳои ҷараёни тарҳрезӣ
Ин бахш мутобиқсозӣ ва тавлиди аслӣ, маҳдуд кардани аслӣ ва қадамҳои моделиронӣ, синтез ва татбиқро, ки ба ин ядрои IP хосанд, тавсиф мекунад. Маълумоти муфассалро дар бораи ҷараёнҳои стандартии тарҳрезии Vivado® ва интегратори IP метавон дар дастурҳои корбарии Vivado Design Suite пайдо кард:

Дастури корбар Vivado Design Suite: Тарҳрезии зерсистемаҳои IP бо истифода аз IP Integrator (UG994)
Дастури корбар Vivado Design Suite: Тарҳрезӣ бо IP (UG896)
Дастури корбари Vivado Design Suite: Оғози кор (UG910)
Дастури корбар Vivado Design Suite: Simulation мантиқӣ (UG900)

Мутобиқсозӣ ва тавлиди аслӣ

Ин бахш маълумотро дар бораи истифодаи асбобҳои Xilinx® барои танзим ва тавлиди аслӣ дар Vivado® Design Suite дар бар мегирад. Агар шумо аслӣ дар интегратори Vivado IP-ро танзим ва тавлид карда истода бошед, барои маълумоти муфассал ба дастури корбари Vivado Design Suite: Тарҳрезии зерсистемаҳои IP бо истифода аз IP Integrator (UG994) нигаред. Интегратори IP метавонад ҳангоми тасдиқ ё тавлиди тарроҳӣ арзишҳои муайяни конфигуратсияро худкор ҳисоб кунад. Барои санҷидани тағирёбии арзишҳо, ба тавсифи параметр дар ин боб нигаред. Ба view арзиши параметр, иҷро фармони validate_bd_design дар консол Tcl. Шумо метавонед IP-ро барои истифода дар тарҳи худ тавассути муайян кардани арзишҳо барои параметрҳои гуногуни марбут ба ядрои IP бо истифода аз қадамҳои зерин фармоиш диҳед:

IP-ро аз каталоги IP интихоб кунед.
IP-и интихобшударо ду маротиба клик кунед ё фармони Фармоиши IP-ро аз панели асбобҳо интихоб кунед ё менюро бо тугмаи рости муш пахш кунед.

Барои тафсилот, ба Дастури корбарии Vivado Design Suite нигаред: Тарҳрезӣ бо IP (UG896) ва Дастури корбари Vivado Design Suite: Оғози кор (UG910). Рақамҳои ин боб тасвирҳои Vivado IDE мебошанд. Тартиби дар ин ҷо тасвиршуда метавонад аз версияи ҷорӣ фарқ кунад.

Барои дастрасӣ ба аслӣ, амалҳои зеринро иҷро кунед:

Лоиҳаро бо интихоб кушоед File пас Лоиҳаро кушоед ё бо интихоби лоиҳаи нав эҷод кунед File пас Лоиҳаи нав дар Вивадо.
Каталоги IP-ро кушоед ва ба яке аз таксономияҳо гузаред.

ILA-ро ду маротиба клик кунед, то номи аслии Vivado IDE -ро биёред.

Панели имконоти умумӣ
Дар расми зерин ҷадвали Параметрҳои умумӣ дар танзимоти маҳаллӣ нишон дода шудааст, ки ба шумо имкон медиҳад, ки интихобҳоро муайян кунед:

Дар расми зерин ҷадвали Параметрҳои умумӣ дар танзимоти AXI нишон дода шудааст, ки ба шумо имкон медиҳад, ки интихобҳоро муайян кунед:

Номи ҷузъ: Ин майдони матниро барои пешниҳоди номи ягонаи модул барои ядрои ILA истифода баред.

Навъи вуруди ILA: Ин хосият муайян мекунад, ки кадом намуди интерфейс ё сигнали ILA бояд ислоҳ карда шавад. Дар айни замон, арзишҳои ин параметр "Probes Native", "Interface Monitor" ва "Omexed" мебошанд.
Шумораи зондҳо: Ин майдони матниро барои интихоби шумораи портҳои санҷиш дар ядрои ILA истифода баред. Диапазони дурусте, ки дар Vivado® IDE истифода мешавад, аз 1 то 64 аст. Агар ба шумо зиёда аз 64 порти санҷиш лозим бошад, шумо бояд ҷараёни фармони Tcl-ро барои тавлиди ядрои ILA истифода баред.
Як қатор слотҳои интерфейс (танҳо дар намуди интерфейси монитор ва навъи омехта дастрасанд): Ин хосият ба шумо имкон медиҳад, ки шумораи слотҳои интерфейси AXI-ро, ки бояд ба ILA пайваст шаванд, интихоб кунед.

Шумораи якхелаи муқоисакунандагон барои ҳама бандарҳои зонд: Шумораи муқоисакунандагонро дар як зонд дар ин панел танзим кардан мумкин аст. Миқдори якхелаи муқоисакунандагонро барои ҳамаи санҷишҳо тавассути интихоб фаъол кардан мумкин аст.

Панелҳои портҳои санҷишӣ
Дар расми зерин ҷадвали Портҳои санҷишӣ нишон дода шудааст, ки ба шумо имкон медиҳад танзимотҳоро муайян кунед:

Панели бандари зонд: Паҳнои ҳар як бандари зондро дар панелҳои порти зонд танзим кардан мумкин аст. Ҳар як панели бандари зонд то ҳафт порт дорад.
Паҳнои зонд: Паҳнои ҳар як бандари зондро метавон зикр кард. Диапазони дуруст аз 1 то 1024 аст.
Шумораи муқоисакунандаҳо: Ин хосият танҳо вақте фаъол карда мешавад, ки имконоти "Миқдори якхелаи муқоисакунандагон барои ҳама портҳои санҷиш" ғайрифаъол аст. Муқоисакунанда барои ҳар як зонд дар диапазони 1 то 16 муқаррар карда мешавад.

Маълумот ва/ё триггер: Навъи санҷишро барои ҳар як зонд бо истифода аз ин хосият муқаррар кардан мумкин аст. Имконоти дуруст DATA_and_TRIGGER, DATA ва TRIGGER мебошанд.
Имконоти муқоисакунанда: Навъи амалиёт ё муқоисаи ҳар як санҷишро бо истифода аз ин хосият муқаррар кардан мумкин аст.

Имконоти интерфейс
Дар расми зерин ҷадвали Параметрҳои интерфейс нишон дода шудааст, вақте ки Интерфейси Monitor ё Навъи омехта барои навъи вуруди ILA интихоб карда мешавад:

Навъи интерфейс: фурӯшанда, китобхона, ном ва версияи интерфейс (VLNV), ки аз ҷониби ядрои ILA назорат карда мешавад.
Васеъи ID AXI-MM: Васеъи ID-и интерфейси AXI-ро ҳангоми slot_ интихоб мекунад навъи интерфейси ҳамчун AXI-MM танзим, ки дар он рақами слот аст.

Паҳнои маълумот AXI-MM: Параметрҳои мувофиқи slot_Интихоб мекунад Паҳнои маълумоти интерфейси AXI ҳангоми ҷойгиркунии slot_ навъи интерфейси ҳамчун AXI-MM танзим, ки дар он рақами слот аст.
Паҳнои суроғаи AXI-MM: Вақте ки slot_ паҳнои суроғаи интерфейси AXI-ро интихоб мекунад навъи интерфейси ҳамчун AXI-MM танзим, ки дар он рақами слот аст.
Санҷиши протоколи AXI-MM/Stream-ро фаъол созед: Санҷиши протоколи AXI4-MM ё AXI4-Streamро барои слот фаъол мекунад вақте ки ковокии_ навъи интерфейси ҳамчун AXI-MM ё AXI4-Ҷараёни танзим, ки дар он рақами слот аст.

Ҳисобкунакҳои пайгирии транзаксияро фаъол созед: Қобилияти пайгирии транзаксияҳои AXI4-MM-ро фаъол месозад.
Шумораи муомилоти барҷастаи хониш: Шумораи муомилоти барҷастаи Хонишро барои як ID муайян мекунад. Арзиш бояд ба шумораи муомилоти барҷастаи Хониш барои ин пайваст баробар ё бештар бошад.
Шумораи муомилоти барҷастаи навиштан: Миқдори муомилоти барҷастаи Навиштанро барои як ID муайян мекунад. Қимат бояд ба шумораи муомилоти барҷастаи Write барои ин пайваст баробар ё бештар бошад.

Мониторинги сигналҳои ҳолати APC: Мониторинги сигналҳои ҳолати APC барои слотро фаъол созед вақте ки ковокии_ навъи интерфейси ҳамчун AXI-MM танзим, ки дар он рақами слот аст.
Канали суроғаи хониши AXI-ро ҳамчун маълумот танзим кунед: Сигналҳои канали хондани суроғаро барои нигоҳдории маълумот барои слот интихоб кунед вақте ки ковокии_ навъи интерфейси ҳамчун AXI-MM танзим, ки дар он рақами слот аст.
Канали суроғаи хондани AXI-ро ҳамчун триггер танзим кунед: Барои муайян кардани ҳолати триггер барои слот сигналҳои канали хондани суроғаро интихоб кунед вақте ки ковокии_ навъи интерфейси ҳамчун AXI-MM танзим, ки дар он рақами слот аст.

Канали хониши AXI-ро ҳамчун маълумот танзим кунед: Сигналҳои канали хониши маълумотро барои мақсадҳои нигоҳдории маълумот барои слот интихоб кунед вақте ки ковокии_ навъи интерфейси ҳамчун AXI-MM танзим, ки дар он рақами слот аст.
Канали хониши AXI-ро ҳамчун триггер танзим кунед: Барои муайян кардани шароити триггер барои слот сигналҳои канали хониши маълумотро интихоб кунед вақте ки ковокии_ навъи интерфейси ҳамчун AXI-MM танзим, ки дар он рақами слот аст.
Канали суроғаи навиштани AXI-ро ҳамчун маълумот танзим кунед: Сигналҳои канали навиштани суроғаро бо мақсади нигоҳдории маълумот барои слот интихоб кунед вақте ки ковокии_ навъи интерфейси ҳамчун AXI-MM танзим, ки дар он рақами слот аст.

Канали суроғаи навиштани AXI-ро ҳамчун триггер танзим кунед: Барои муайян кардани шароити триггер барои слот сигналҳои канали навиштанро интихоб кунед вақте ки ковокии_ навъи интерфейси ҳамчун AXI-MM танзим, ки дар он рақами слот аст.
Канали навиштани додаҳои AXI-ро ҳамчун маълумот танзим кунед: Сигналҳои канали маълумотро бо мақсади нигоҳдории маълумот барои слот интихоб кунед вақте ки ковокии_ навъи интерфейси ҳамчун AXI-MM танзим, ки дар он рақами слот аст.
Канали навиштани додаҳои AXI-ро ҳамчун триггер танзим кунед: Сигналҳои канали маълумотро барои муайян кардани ҳолати триггер барои слот интихоб кунед вақте ки ковокии_ навъи интерфейси ҳамчун AXI-MM танзим, ки дар он рақами слот аст.

Канали посухи навиштани AXI-ро ҳамчун маълумот танзим кунед: Сигналҳои канали ҷавобии навиштанро барои нигоҳдории маълумот барои слот интихоб кунед вақте ки ковокии_ навъи интерфейси ҳамчун AXI-MM танзим, ки дар он рақами слот аст.
Канали посухи навиштани AXI-ро ҳамчун триггер танзим кунед: Барои муайян кардани ҳолати триггер барои слот сигналҳои канали ҷавобии навиштанро интихоб кунед вақте ки ковокии_ навъи интерфейси ҳамчун AXI-MM танзим, ки дар он рақами слот аст.
Width Tdata AXI-Stream: Вақте ки slot_ паҳншавии Tdata интерфейси AXI-Stream-ро интихоб мекунад навъи интерфейси ҳамчун AXI-Ҷараёни танзим, ки дар он рақами слот аст.

AXI-Stream TID Width: Вақте ки slot_ паҳншавии TID-и интерфейси AXI-Stream-ро интихоб мекунад навъи интерфейси ҳамчун AXI-Ҷараёни танзим, ки дар он рақами слот аст.
Width AXI-Stream TUSER: Вақте ки slot_ паҳншавии TUSER-и интерфейси AXI-Stream-ро интихоб мекунад навъи интерфейси ҳамчун AXI-Ҷараёни танзим, ки дар он рақами слот аст.
Васеъи AXI-Stream TDEST: Васеъияти TDEST-и интерфейси AXI-Streamро ҳангоми slot_ интихоб мекунад навъи интерфейси ҳамчун AXI-Ҷараёни танзим, ки дар он рақами слот аст.

Сигналҳои AXIS-ро ҳамчун маълумот танзим кунед: Сигналҳои AXI4-Stream-ро барои нигоҳдории маълумот барои слот интихоб кунед
вақте ки ковокии_ навъи интерфейс ҳамчун AXI-Stream танзим карда мешавад, ки дар он ҷо рақами слот аст.
Сигналҳои AXIS-ро ҳамчун триггер танзим кунед: Сигналҳои AXI4-Stream-ро барои муайян кардани ҳолати триггер барои слот интихоб кунед вақте ки ковокии_ навъи интерфейси ҳамчун AXI-Ҷараёни танзим, ки дар он рақами слот аст.
Слотро ҳамчун маълумот ва/ё триггер танзим кунед: Сигналҳои слотҳои AXI-ро барои муайян кардани ҳолати триггер ё бо мақсади нигоҳдории маълумот ё ҳарду барои слот интихоб мекунад вақте ки ковокии_ навъи интерфейс ҳамчун ғайри AXI танзим карда мешавад, ки дар он рақами слот аст.

Имконоти нигаҳдорӣ
Дар расми зерин ҷадвали Параметрҳои нигаҳдорӣ нишон дода шудааст, ки ба шумо имкон медиҳад навъи ҳадафи нигаҳдорӣ ва умқи хотираи истифодашавандаро интихоб кунед:

Ҳадафи нигаҳдорӣ: Ин параметр барои интихоби навъи ҳадафи нигаҳдорӣ аз менюи афтанда истифода мешавад.

Амиқии маълумот: Ин параметр барои интихоби с мувофиқ истифода мешавадample умқи аз менюи афтанда.

Имконоти пешрафта
Дар расми зерин ҷадвали Имконоти Advanced нишон дода шудааст:

Интерфейси AXI4-Stream-ро барои пайвасти дастӣ ба AXI Debug Hub фаъол созед: Вақте ки фаъол аст, ин хосият интерфейси AXIS-ро барои IP барои пайвастшавӣ ба AXI Debug Hub медиҳад.
Интерфейси вуруди триггерро фаъол созед: Ин хосиятро барои фаъол кардани порти вуруди триггери ихтиёрӣ санҷед.
Интерфейси баромади триггерро фаъол созед: Ин хосиятро барои фаъол кардани порти баромади триггери ихтиёрӣ санҷед.

Қубури вуруди Stages: Шумораи реестрҳоеро, ки мехоҳед барои санҷиш илова кунед, интихоб кунед, то натиҷаҳои татбиқро беҳтар созед. Ин параметр ба ҳама санҷишҳо дахл дорад.
Триггери пешрафта: Санҷед, ки пайдарпаии триггер дар асоси мошини давлатӣ фаъол карда шавад.

Истеҳсоли натиҷа
Барои тафсилот, ба дастури корбари Vivado Design Suite нигаред: Тарҳрезӣ бо IP (UG896).

Маҳдуд кардани ядро

Маҳдудиятҳои зарурӣ
Асоси ILA дорои XDC мебошад file ки дорои маҳдудиятҳои мувофиқи роҳи бардурӯғ барои пешгирӣ аз маҳдудияти аз ҳад зиёди роҳҳои синхронизатсияи убури домени соат. Инчунин интизор меравад, ки сигнали соати ба порти вуруди clk пайвастшудаи ядрои ILA дар тарҳи шумо дуруст маҳдуд карда шавад.

Интихоби дараҷаи дастгоҳ, баста ва суръат
Ин бахш барои ин ядрои IP мувофиқ нест.

Басомадҳои соат
Ин бахш барои ин ядрои IP мувофиқ нест.

Идоракунии соат
Ин бахш барои ин ядрои IP мувофиқ нест.
Ҷойгиркунии соат
Ин бахш барои ин ядрои IP мувофиқ нест.
Бонкдорӣ
Ин бахш барои ин ядрои IP мувофиқ нест.

Ҷойгиркунии интиқолдиҳанда
Ин бахш барои ин ядрои IP мувофиқ нест.
Стандарти I/O ва ҷойгиркунӣ
Ин бахш барои ин ядрои IP мувофиқ нест.

Симуляция

Барои маълумоти ҳамаҷониба дар бораи ҷузъҳои симулятсияи Vivado® ва инчунин маълумот дар бораи истифодаи абзорҳои пуштибонии тарафи сеюм, ба дастури корбари Vivado Design Suite нигаред: Simulation Logic (UG900).

Синтез ва татбиқ
Барои тафсилот дар бораи синтез ва татбиқ, ба дастури корбари Vivado Design Suite нигаред: Тарҳрезӣ бо IP (UG896).

Debugging

Ин замима тафсилотро дар бораи захираҳои дастрас дар Дастгирии Xilinx® дар бар мегирад webсайт ва асбобҳои ислоҳи хатогиҳо. Агар IP калиди иҷозатномаро талаб кунад, калид бояд тасдиқ карда шавад. Воситаҳои тарроҳии Vivado® дорои якчанд гузаргоҳҳои литсензионӣ барои ворид кардани IP-и литсензияшуда тавассути ҷараён мебошанд. Агар санҷиши иҷозатнома муваффақ бошад, IP метавонад тавлидро идома диҳад. Дар акси ҳол, насл бо хато қатъ мешавад. Нуқтаҳои литсензиявӣ тавассути воситаҳои зерин амалӣ карда мешаванд:

Синтези Вивадо

Амалисозии Vivado
write_bitstream (фармони Tcl)

МУҲИМ! Сатҳи иҷозатномаи IP дар гузаргоҳҳо нодида гирифта мешавад. Санҷиш мавҷудияти иҷозатномаи дурустро тасдиқ мекунад. Он сатҳи литсензияи IP-ро тафтиш намекунад.

Ҷустуҷӯи кӯмак дар Xilinx.com

Барои кӯмак дар раванди тарҳрезӣ ва ислоҳи он ҳангоми истифодаи аслӣ, Дастгирии Xilinx web саҳифа дорои захираҳои калидӣ, аз қабили ҳуҷҷатҳои маҳсулот, қайдҳои нашр, сабтҳои ҷавобҳо, маълумот дар бораи масъалаҳои маълум ва истинодҳо барои гирифтани дастгирии минбаъдаи маҳсулот мебошад. Форумҳои Ҷамъиятии Xilinx инчунин дастрасанд, ки дар он аъзоён метавонанд дар бораи ҳалли Xilinx маълумот гиранд, иштирок кунанд, мубодила кунанд ва саволҳо диҳанд.

Ҳуҷҷатгузорӣ
Ин дастури маҳсулот ҳуҷҷати асосии марбут ба аслӣ мебошад. Ин дастур дар якҷоягӣ бо ҳуҷҷатҳои марбут ба ҳама маҳсулоте, ки дар раванди тарроҳӣ кӯмак мекунанд, метавонанд дар Дастгирии Xilinx пайдо шаванд. web саҳифа ё бо истифода аз Navigator Documentation Xilinx®. Навигатори Documentation Xilinx-ро аз саҳифаи Боргириҳо зеркашӣ кунед. Барои маълумоти бештар дар бораи ин асбоб ва хусусиятҳои дастрас, кӯмаки онлайнро пас аз насб кушоед.

Сабтҳои ҷавоб
Сабтҳои ҷавобҳо маълумотро дар бораи мушкилоти маъмулан дучоршуда, иттилооти муфид дар бораи роҳҳои ҳалли ин мушкилот ва ҳама гуна масъалаҳои маълуми маҳсулоти Xilinx дар бар мегиранд. Сабтҳои ҷавобҳо ҳамарӯза таҳия ва нигоҳ дошта мешаванд, то корбарон ба маълумоти дақиқтарин дастрас бошанд. Сабтҳои ҷавоб барои ин аслӣ метавонанд бо истифода аз қуттии дастгирии ҷустуҷӯ дар дастгирии асосии Xilinx ҷойгир карда шаванд web саҳифа. Барои ба ҳадди аксар расонидани натиҷаҳои ҷустуҷӯ, калимаҳои калидиро истифода баред, ба монанди:

Номи маҳсулот
Паём(ҳо)и асбоб
Хулосаи масъалаи дучоршуда

Ҷустуҷӯи филтр пас аз баргардонидани натиҷаҳо барои ҳадафи минбаъдаи натиҷаҳо дастрас аст.

Пуштибонии фаннӣ
Xilinx дар форумҳои ҷамъиятии Xilinx барои ин маҳсулоти IP LogiCORE™ ҳангоми истифодаи он тавре, ки дар ҳуҷҷатҳои маҳсулот тавсиф шудааст, дастгирии техникӣ медиҳад. Xilinx наметавонад вақт, функсия ё дастгирӣро кафолат диҳад, агар шумо яке аз инҳоро иҷро кунед:

Ҳалро дар дастгоҳҳое татбиқ кунед, ки дар ҳуҷҷатҳо муайян карда нашудаанд.

Ҳалро аз андозае, ки дар ҳуҷҷатҳои маҳсулот иҷозат дода шудааст, фармоиш диҳед.
Ҳар як қисмати тарроҳиро тағир диҳед, ки бо нишони ТАҒЙИР НАКУНЕД.

Барои пурсидани саволҳо, ба Форумҳои ҷомеаи Xilinx гузаред.

Захираҳои иловагӣ ва огоҳиҳои ҳуқуқӣ

Манбаъҳои Xilinx
Барои захираҳои дастгирӣ ба монанди Ҷавобҳо, Ҳуҷҷатҳо, Боргириҳо ва Форумҳо, ба Дастгирии Xilinx нигаред.

Навигатори ҳуҷҷатҳо ва марказҳои тарроҳӣ
Xilinx® Documentation Navigator (DocNav) ба ҳуҷҷатҳо, видеоҳо ва захираҳои дастгирии Xilinx дастрасӣ медиҳад, ки шумо метавонед онҳоро барои дарёфти маълумот филтр ва ҷустуҷӯ кунед. Барои кушодани DocNav:

• Аз Vivado® IDE, Кӯмак → Ҳуҷҷатҳо ва дастурҳо -ро интихоб кунед.
• Дар Windows, Оғоз → Ҳамаи барномаҳо → Tools Design Xilinx → DocNav -ро интихоб кунед.
• Дар сатри фармони Linux docnav-ро ворид кунед.

Xilinx Design Hubs истинодҳоро ба ҳуҷҷатҳое, ки аз рӯи вазифаҳои тарроҳӣ ва дигар мавзӯъҳо ташкил карда шудаанд, таъмин мекунанд, ки шумо метавонед онҳоро барои омӯхтани мафҳумҳои асосӣ ва ҳалли саволҳои зуд-зуд пурсидашуда истифода баред. Барои дастрасӣ ба марказҳои тарроҳӣ:

Дар DocNav, тарроҳии Hubs -ро клик кунед View ҷадвал.
Дар Xilinx webсайт, ба саҳифаи Design Hubs нигаред.

Шарҳ: Барои маълумоти бештар дар бораи DocNav, нигаред ба саҳифаи Documentation Navigator дар Xilinx webсайт.

Иқтибосҳо
Ин ҳуҷҷатҳо маводи иловагии муфидро бо ин дастур таъмин мекунанд:

Дастури корбар Vivado Design Suite: Барномасозӣ ва ислоҳи хатогиҳо (UG908)

Дастури корбар Vivado Design Suite: Тарҳрезӣ бо IP (UG896)
Дастури корбар Vivado Design Suite: Тарҳрезии зерсистемаҳои IP бо истифода аз IP Integrator (UG994)
Дастури корбари Vivado Design Suite: Оғози кор (UG910)

Дастури корбар Vivado Design Suite: Simulation мантиқӣ (UG900)
Дастури корбар Vivado Design Suite: Амалисозӣ (UG904)
Дастури муҳоҷирати ISE ба Vivado Design Suite (UG911)

Дастури маҳсулоти AXI Protocol Checker LogiCORE IP (PG101)
Дастури маҳсулоти AXI4-Stream Protocol Checker LogiCORE IP (PG145)

Таърихи ревизия
Дар ҷадвали зерин таърихи таҷдиди ин ҳуҷҷат нишон дода шудааст.

Ҷудокунӣ	Хулосаи таҷдиди назар
11/23/2020 Версияи 1.1
Нашри аввал.	Н/А

Лутфан хонед: Огоҳиҳои муҳими ҳуқуқӣ
Маълумоте, ки дар ин ҷо ба шумо ифшо шудааст ("Маводҳо") танҳо барои интихоб ва истифодаи маҳсулоти Xilinx дода мешавад. То ҳадди ҳадди имкон, ки қонуни амалкунанда иҷозат медиҳад: (1) Маводҳо "Чунон ки ҳаст" дастрас карда мешаванд ва бо ҳама камбудиҳо, Xilinx ТАМОМИ КАФОЛАТҲО ВА ШАРТҲО, ОЗОҲӢ, МАСЪАЛӢ ѐ ҚОНУНӢРО, АЗ ҶУМЛА, АММО НА МАҲДУДИ КАФОЛАТҲО, РАД МЕКУНАД. -вайрон кардан, ё мувофиқ будан ба ягон ҳадафи мушаххас; ва (2) Xilinx масъулият надорад (чи дар шартнома ё шиканҷа, аз ҷумла беэҳтиётӣ ё дар асоси ҳама гуна назарияи масъулият) барои ҳама гуна талафот ё хисороти ҳама гуна намуд ё хусусияти марбут ба, дар доираи ё вобаста ба Маводҳо. (аз ҷумла истифодаи шумо аз Маводҳо), аз ҷумла барои ҳама гуна талафот ё хисороти мустақим, ғайримустақим, махсус, тасодуфӣ ё пайдарпай (аз ҷумла аз даст додани маълумот, фоида, хайрхоҳӣ ё ҳама гуна талафот ё зараре, ки дар натиҷаи ҳама гуна амали расонида шудааст) аз ҷониби шахси сеюм) ҳатто агар чунин хисорот ё талафот ба таври оқилона пешбинӣ шуда бошад ё ба Xilinx дар бораи эҳтимолияти чунин огоҳӣ дода шуда бошад.

Xilinx ӯҳдадор нест, ки хатогиҳои дар Маводҳо мавҷудбударо ислоҳ кунад ё шуморо дар бораи навсозиҳои Маводҳо ё мушаххасоти маҳсулот огоҳ кунад. Шумо наметавонед маводҳоро бе розигии хаттии пешакӣ дубора тавлид кунед, тағир диҳед, паҳн кунед ё ба таври оммавӣ намоиш диҳед. Маҳсулоти алоҳида ба шартҳо ва шартҳои кафолати маҳдуди Xilinx дахл доранд, лутфан ба Шартҳои фурӯши Xilinx муроҷиат кунед, ки метавонад viewед дар https://www.xilinx.com/legal.htm#tos; Корҳои IP метавонанд таҳти кафолат ва шартҳои дастгирӣ дар литсензияе, ки аз ҷониби Xilinx ба шумо дода шудаанд, қарор гиранд. Маҳсулоти Xilinx барои бехатарӣ ё барои истифода дар ҳама гуна замимаҳое, ки иҷрои бефаъолиятро талаб мекунанд, тарҳрезӣ нашудаанд ё пешбинӣ нашудаанд; шумо таваккал ва масъулиятро барои истифодаи маҳсулоти Xilinx дар чунин барномаҳои муҳим ба дӯш мегиред, лутфан ба Шартҳои фурӯши Xilinx муроҷиат кунед, ки метавонад viewед дар https://www.xilinx.com/legal.htm#tos.
Ин ҳуҷҷат дорои маълумоти пешакӣ мебошад ва бояд бидуни огоҳӣ тағир дода шавад. Маълумоте, ки дар ин ҷо оварда шудааст, ба маҳсулот ва/ё хидматҳое, ки то ҳол барои фурӯш дастрас нестанд, дахл дорад ва танҳо барои мақсадҳои иттилоотӣ пешниҳод карда мешавад ва ҳамчун пешниҳод барои фурӯш ё кӯшиши тиҷоратӣ кардани маҳсулот ва/ё хидматҳои дар дар ин ҷо.

РАҲДИ БАРНОМАҲОИ АВТОМОБИЛӢ
МАҲСУЛОТҲОИ АВТОМОБИЛӢ (ДАР РАҚАМИ ҚИСМИ "ХА" муайян карда шудааст) БАРОИ ИСТИФОДА БАРОИ ИСТИФОДА ШУДАНИ болиштҳои муҳофизатӣ ё истифода дар замимаҳое, ки ба НАЗОРАТИ АВТОМОБИЛА (МАҲЗУДИ АВТОМОБИЛӢ (МАҲЗУДИ БЕХАТАРИИ АВТОМОБИЛ) таъсир мерасонанд) КАФОЛАТ НЕСТ. Хусусияти EDUNDANCY пайваста БО СТАНДАРТИ БЕХАТАРИИ АВТОМОБИЛИИ ISO 26262 ("Тарҳрезии бехатарӣ"). МАРЗОЗОН ПЕШ АЗ ИСТИФОДА ѐ ПАХН КАРДАНИ ЯГОН СИСТЕМАЕ, КИ МАҲСУЛОТ ДАРОМАДАНД, ИН СИСТЕМАҲО БАРОИ МАҚСАДҲОИ БЕХАТАРӢ ДИҚҚАТ САНҶИШ АНДОЗАНД. ИСТИФОДААИ МАХСУЛОТ ДАР БАРНОМАИ БЕХАТАРИИ БЕ ТАРИХИ БЕХАТАРИИ ПУРРА БА ХАВФИ МАРШАР ИСТИФОДА АСТ, ТАНҲО БА ҚОНУНҲО ВА ҚОИДАҲОИ ҲАМКОРӢ, КИ МАҲДУДИЯТҲОИ масъулиятшиносии маҳсулотро танзим мекунанд.
Ҳуқуқи муаллифӣ 2020 Xilinx, Inc. Xilinx, логотипи Xilinx, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq ва дигар тамғаҳои таъиншуда, ки ба ин ҷо дохил шудаанд, тамғаҳои Xilinx дар Иёлоти Муттаҳида ва дигар кишварҳо мебошанд. Ҳама тамғаҳои молии дигар моликияти соҳибони мувофиқ мебошанд.PG357 (v1.1) 23 ноябри соли 2020, ILA бо AXI4-Stream Interface v1.1
Фарохонии PDF: Xilinx AXI4-Stream дастури интегратсионӣ ба таҳлилгари мантиқӣ

Иқтибосҳо

Дастури корбар