Xilinx AXI4-ಸ್ಟ್ರೀಮ್ ಇಂಟಿಗ್ರೇಟೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ ಮಾರ್ಗದರ್ಶಿ

AXI4-ಸ್ಟ್ರೀಮ್ ಇಂಟರ್ಫೇಸ್ ಕೋರ್‌ನೊಂದಿಗೆ ಇಂಟಿಗ್ರೇಟೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ (ILA) ಒಂದು ಗ್ರಾಹಕೀಯಗೊಳಿಸಬಹುದಾದ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ IP ಆಗಿದ್ದು ಇದನ್ನು ವಿನ್ಯಾಸದ ಆಂತರಿಕ ಸಂಕೇತಗಳು ಮತ್ತು ಇಂಟರ್ಫೇಸ್‌ಗಳನ್ನು ಮೇಲ್ವಿಚಾರಣೆ ಮಾಡಲು ಬಳಸಬಹುದು. ILA ಕೋರ್ ಆಧುನಿಕ ತರ್ಕ ವಿಶ್ಲೇಷಕಗಳ ಅನೇಕ ಸುಧಾರಿತ ವೈಶಿಷ್ಟ್ಯಗಳನ್ನು ಒಳಗೊಂಡಿದೆ, ಬೂಲಿಯನ್ ಪ್ರಚೋದಕ ಸಮೀಕರಣಗಳು ಮತ್ತು ಅಂಚಿನ ಪರಿವರ್ತನೆಯ ಪ್ರಚೋದಕಗಳು ಸೇರಿದಂತೆ. ಮೆಮೊರಿ-ಮ್ಯಾಪ್ ಮಾಡಿದ AXI ಮತ್ತು AXI4-ಸ್ಟ್ರೀಮ್‌ಗಾಗಿ ಪ್ರೋಟೋಕಾಲ್ ಪರಿಶೀಲನೆಯೊಂದಿಗೆ ಕೋರ್ ಇಂಟರ್ಫೇಸ್ ಡೀಬಗ್ ಮಾಡುವಿಕೆ ಮತ್ತು ಮೇಲ್ವಿಚಾರಣೆ ಸಾಮರ್ಥ್ಯವನ್ನು ಸಹ ನೀಡುತ್ತದೆ. ILA ಕೋರ್ ವಿನ್ಯಾಸಕ್ಕೆ ಸಿಂಕ್ರೊನಸ್ ಆಗಿರುವುದರಿಂದ, ನಿಮ್ಮ ವಿನ್ಯಾಸಕ್ಕೆ ಅನ್ವಯಿಸಲಾದ ಎಲ್ಲಾ ವಿನ್ಯಾಸ ಗಡಿಯಾರ ನಿರ್ಬಂಧಗಳನ್ನು ILA ಕೋರ್‌ನ ಘಟಕಗಳಿಗೆ ಅನ್ವಯಿಸಲಾಗುತ್ತದೆ. ವಿನ್ಯಾಸದೊಳಗೆ ಇಂಟರ್‌ಫೇಸ್‌ಗಳನ್ನು ಡೀಬಗ್ ಮಾಡಲು, Vivado® IP ಇಂಟಿಗ್ರೇಟರ್‌ನಲ್ಲಿ ಬ್ಲಾಕ್ ವಿನ್ಯಾಸಕ್ಕೆ ILA IP ಅನ್ನು ಸೇರಿಸುವ ಅಗತ್ಯವಿದೆ. ಅಂತೆಯೇ, IP ಇಂಟಿಗ್ರೇಟರ್‌ನಲ್ಲಿ ILA IP ಗಾಗಿ AXI4/AXI4-ಸ್ಟ್ರೀಮ್ ಪ್ರೋಟೋಕಾಲ್ ತಪಾಸಣೆ ಆಯ್ಕೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಬಹುದು. ಪ್ರೋಟೋಕಾಲ್ ಉಲ್ಲಂಘನೆಗಳನ್ನು ನಂತರ ತರಂಗ ರೂಪದಲ್ಲಿ ಪ್ರದರ್ಶಿಸಬಹುದು viewವಿವಾಡೋ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕದ ಎರ್.

ವೈಶಿಷ್ಟ್ಯಗಳು

ಬಳಕೆದಾರ-ಆಯ್ಕೆ ಮಾಡಬಹುದಾದ ಪ್ರೋಬ್ ಪೋರ್ಟ್‌ಗಳ ಸಂಖ್ಯೆ ಮತ್ತು ಪ್ರೋಬ್ ಅಗಲ.

ಬ್ಲಾಕ್ RAM ಮತ್ತು UltraRAM ನಂತಹ ಬಳಕೆದಾರ-ಆಯ್ಕೆ ಮಾಡಬಹುದಾದ ಶೇಖರಣಾ ಗುರಿಗಳು
ಬಹು ಪ್ರೋಬ್ ಪೋರ್ಟ್‌ಗಳನ್ನು ಒಂದೇ ಪ್ರಚೋದಕ ಸ್ಥಿತಿಗೆ ಸಂಯೋಜಿಸಬಹುದು.

ವಿನ್ಯಾಸದಲ್ಲಿ AXI ಇಂಟರ್‌ಫೇಸ್‌ಗಳನ್ನು ಡೀಬಗ್ ಮಾಡಲು ಬಳಕೆದಾರ-ಆಯ್ಕೆ ಮಾಡಬಹುದಾದ AXI ಸ್ಲಾಟ್‌ಗಳು.
ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರಗಳು ಮತ್ತು ಟ್ರೇಸ್ ಗಳು ಸೇರಿದಂತೆ AXI ಇಂಟರ್ಫೇಸ್‌ಗಳಿಗಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದಾದ ಆಯ್ಕೆಗಳುampಲೀ ಆಳ.

ಪ್ರೋಬ್‌ಗಳಿಗಾಗಿ ಡೇಟಾ ಮತ್ತು ಟ್ರಿಗರ್ ಆಸ್ತಿ.
ಹಲವಾರು ಹೋಲಿಕೆದಾರರು ಮತ್ತು ಪ್ರತಿ ಪ್ರೋಬ್‌ಗೆ ಅಗಲ ಮತ್ತು ಇಂಟರ್‌ಫೇಸ್‌ಗಳೊಳಗಿನ ಪ್ರತ್ಯೇಕ ಪೋರ್ಟ್‌ಗಳು.

ಇನ್‌ಪುಟ್/ಔಟ್‌ಪುಟ್ ಅಡ್ಡ-ಪ್ರಚೋದಕ ಇಂಟರ್‌ಫೇಸ್‌ಗಳು.
ಇನ್‌ಪುಟ್ ಪ್ರೋಬ್‌ಗಳಿಗಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದಾದ ಪೈಪ್‌ಲೈನ್.

AXI4-MM ಮತ್ತು AXI4-ಸ್ಟ್ರೀಮ್ ಪ್ರೋಟೋಕಾಲ್ ಪರಿಶೀಲನೆ.

ILA ಕೋರ್ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, Vivado ವಿನ್ಯಾಸ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಯನ್ನು ನೋಡಿ: ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಮತ್ತು ಡೀಬಗ್ ಮಾಡುವಿಕೆ (UG908).

ಐಪಿ ಫ್ಯಾಕ್ಟ್ಸ್

LogiCORE™ IP ಫ್ಯಾಕ್ಟ್ಸ್ ಟೇಬಲ್
ಕೋರ್ ವಿಶೇಷತೆಗಳು
ಬೆಂಬಲಿತ ಸಾಧನ ಕುಟುಂಬ1	ವರ್ಸಲ್™ ACAP
ಬೆಂಬಲಿತ ಬಳಕೆದಾರ ಇಂಟರ್ಫೇಸ್ಗಳು	IEEE ಮಾನದಂಡ 1149.1 – JTAG
ಕೋರ್ ಒದಗಿಸಲಾಗಿದೆ
ವಿನ್ಯಾಸ Files	RTL
Example ವಿನ್ಯಾಸ	ವೆರಿಲೋಗ್
ಪರೀಕ್ಷಾ ಬೆಂಚ್	ಒದಗಿಸಲಾಗಿಲ್ಲ
ನಿರ್ಬಂಧಗಳು File	Xilinx® ವಿನ್ಯಾಸ ನಿರ್ಬಂಧಗಳು (XDC)
ಸಿಮ್ಯುಲೇಶನ್ ಮಾದರಿ	ಒದಗಿಸಲಾಗಿಲ್ಲ
ಬೆಂಬಲಿತ S/W ಡ್ರೈವರ್	ಎನ್/ಎ
ಪರೀಕ್ಷಿತ ವಿನ್ಯಾಸದ ಹರಿವುಗಳು2
ವಿನ್ಯಾಸ ಪ್ರವೇಶ	Vivado® ವಿನ್ಯಾಸ ಸೂಟ್
ಸಿಮ್ಯುಲೇಶನ್	ಬೆಂಬಲಿತ ಸಿಮ್ಯುಲೇಟರ್‌ಗಳಿಗಾಗಿ, ನೋಡಿ Xilinx ವಿನ್ಯಾಸ ಪರಿಕರಗಳು: ಬಿಡುಗಡೆ ಟಿಪ್ಪಣಿಗಳ ಮಾರ್ಗದರ್ಶಿ.
ಸಂಶ್ಲೇಷಣೆ	ವಿವಾಡೋ ಸಿಂಥೆಸಿಸ್
ಬೆಂಬಲ
ಎಲ್ಲಾ Vivado IP ಬದಲಾವಣೆ ಲಾಗ್‌ಗಳು	ಮಾಸ್ಟರ್ Vivado IP ಬದಲಾವಣೆ ದಾಖಲೆಗಳು: 72775
Xilinx ಬೆಂಬಲ web ಪುಟ
ಟಿಪ್ಪಣಿಗಳು: 1. ಬೆಂಬಲಿತ ಸಾಧನಗಳ ಸಂಪೂರ್ಣ ಪಟ್ಟಿಗಾಗಿ, Vivado® IP ಕ್ಯಾಟಲಾಗ್ ಅನ್ನು ನೋಡಿ. 2. ಪರಿಕರಗಳ ಬೆಂಬಲಿತ ಆವೃತ್ತಿಗಳಿಗಾಗಿ, ನೋಡಿ Xilinx ವಿನ್ಯಾಸ ಪರಿಕರಗಳು: ಬಿಡುಗಡೆ ಟಿಪ್ಪಣಿಗಳ ಮಾರ್ಗದರ್ಶಿ.

ಮುಗಿದಿದೆview

ವಿನ್ಯಾಸ ಪ್ರಕ್ರಿಯೆಯ ಮೂಲಕ ವಿಷಯವನ್ನು ನ್ಯಾವಿಗೇಟ್ ಮಾಡುವುದು
Xilinx® ದಸ್ತಾವೇಜನ್ನು ನಿಮ್ಮ ಪ್ರಸ್ತುತ ಅಭಿವೃದ್ಧಿ ಕಾರ್ಯಕ್ಕಾಗಿ ಸಂಬಂಧಿತ ವಿಷಯವನ್ನು ಹುಡುಕಲು ನಿಮಗೆ ಸಹಾಯ ಮಾಡಲು ಪ್ರಮಾಣಿತ ವಿನ್ಯಾಸ ಪ್ರಕ್ರಿಯೆಗಳ ಸುತ್ತಲೂ ಆಯೋಜಿಸಲಾಗಿದೆ. ಈ ಡಾಕ್ಯುಮೆಂಟ್ ಈ ಕೆಳಗಿನ ವಿನ್ಯಾಸ ಪ್ರಕ್ರಿಯೆಗಳನ್ನು ಒಳಗೊಂಡಿದೆ:

ಹಾರ್ಡ್‌ವೇರ್, ಐಪಿ ಮತ್ತು ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಅಭಿವೃದ್ಧಿ: ಹಾರ್ಡ್‌ವೇರ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ಗಾಗಿ PL IP ಬ್ಲಾಕ್‌ಗಳನ್ನು ರಚಿಸುವುದು, PL ಕರ್ನಲ್‌ಗಳನ್ನು ರಚಿಸುವುದು, ಉಪವ್ಯವಸ್ಥೆಯ ಕ್ರಿಯಾತ್ಮಕ ಸಿಮ್ಯುಲೇಶನ್, ಮತ್ತು Vivado® ಸಮಯ, ಸಂಪನ್ಮೂಲ ಬಳಕೆ ಮತ್ತು ವಿದ್ಯುತ್ ಮುಚ್ಚುವಿಕೆಯನ್ನು ಮೌಲ್ಯಮಾಪನ ಮಾಡುವುದು. ಸಿಸ್ಟಮ್ ಏಕೀಕರಣಕ್ಕಾಗಿ ಹಾರ್ಡ್‌ವೇರ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಅನ್ನು ಅಭಿವೃದ್ಧಿಪಡಿಸುವುದನ್ನು ಸಹ ಒಳಗೊಂಡಿರುತ್ತದೆ. ಈ ವಿನ್ಯಾಸ ಪ್ರಕ್ರಿಯೆಗೆ ಅನ್ವಯಿಸುವ ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನಲ್ಲಿನ ವಿಷಯಗಳು ಸೇರಿವೆ:
ಪೋರ್ಟ್ ವಿವರಣೆಗಳು

ಗಡಿಯಾರ ಮತ್ತು ಮರುಹೊಂದಿಸುತ್ತದೆ
ಕೋರ್ ಅನ್ನು ಕಸ್ಟಮೈಸ್ ಮಾಡುವುದು ಮತ್ತು ಉತ್ಪಾದಿಸುವುದು

ಕೋರ್ ಓವರ್view
FPGA ವಿನ್ಯಾಸದಲ್ಲಿ ಸಿಗ್ನಲ್‌ಗಳು ಮತ್ತು ಇಂಟರ್‌ಫೇಸ್‌ಗಳು ILA ಪ್ರೋಬ್ ಮತ್ತು ಸ್ಲಾಟ್ ಇನ್‌ಪುಟ್‌ಗಳಿಗೆ ಸಂಪರ್ಕ ಹೊಂದಿವೆ. ಈ ಸಿಗ್ನಲ್‌ಗಳು ಮತ್ತು ಇಂಟರ್‌ಫೇಸ್‌ಗಳು ಕ್ರಮವಾಗಿ ಪ್ರೋಬ್ ಮತ್ತು ಸ್ಲಾಟ್ ಇನ್‌ಪುಟ್‌ಗಳಿಗೆ ಲಗತ್ತಿಸಲಾಗಿದೆampವಿನ್ಯಾಸದ ವೇಗದಲ್ಲಿ ಮುನ್ನಡೆಸಲಾಗುತ್ತದೆ ಮತ್ತು ಆನ್-ಚಿಪ್ ಬ್ಲಾಕ್ RAM ಬಳಸಿ ಸಂಗ್ರಹಿಸಲಾಗುತ್ತದೆ. ವರ್ಸಲ್™ ACAP ವಿನ್ಯಾಸದಲ್ಲಿ ಸಿಗ್ನಲ್‌ಗಳು ಮತ್ತು ಇಂಟರ್‌ಫೇಸ್‌ಗಳು ILA ಪ್ರೋಬ್ ಮತ್ತು ಸ್ಲಾಟ್ ಇನ್‌ಪುಟ್‌ಗಳಿಗೆ ಸಂಪರ್ಕಗೊಂಡಿವೆ. ಈ ಲಗತ್ತಿಸಲಾದ ಸಂಕೇತಗಳು ಮತ್ತು ಇಂಟರ್ಫೇಸ್ಗಳು sampಕೋರ್ ಕ್ಲಾಕ್ ಇನ್‌ಪುಟ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು ವಿನ್ಯಾಸದ ವೇಗದಲ್ಲಿ ಮುನ್ನಡೆಸಲಾಗುತ್ತದೆ ಮತ್ತು ಆನ್-ಚಿಪ್ ಬ್ಲಾಕ್ RAM ಮೆಮೊರಿಗಳಲ್ಲಿ ಸಂಗ್ರಹಿಸಲಾಗುತ್ತದೆ. ಮುಖ್ಯ ನಿಯತಾಂಕಗಳು ಈ ಕೆಳಗಿನವುಗಳನ್ನು ಸೂಚಿಸುತ್ತವೆ:

ಹಲವಾರು ಶೋಧಕಗಳು (512 ವರೆಗೆ) ಮತ್ತು ಪ್ರೋಬ್ ಅಗಲ (1 ರಿಂದ 1024).

ಹಲವಾರು ಸ್ಲಾಟ್‌ಗಳು ಮತ್ತು ಇಂಟರ್ಫೇಸ್ ಆಯ್ಕೆಗಳು.
ಟ್ರೇಸ್ ಎಸ್ampಲೀ ಆಳ.

ಪ್ರೋಬ್‌ಗಳಿಗಾಗಿ ಡೇಟಾ ಮತ್ತು/ಅಥವಾ ಟ್ರಿಗರ್ ಪ್ರಾಪರ್ಟಿ.
ಪ್ರತಿ ತನಿಖೆಗೆ ಹೋಲಿಕೆ ಮಾಡುವವರ ಸಂಖ್ಯೆ.

ನಿಯಂತ್ರಣ, ಇಂಟರ್ಫೇಸ್ ಮತ್ತು ಸಂಸ್ಕರಣಾ ವ್ಯವಸ್ಥೆ (CIPS) IP ಕೋರ್‌ಗೆ ಸಂಪರ್ಕಿಸುವ AXI ಡೀಬಗ್ ಹಬ್‌ನ ನಿದರ್ಶನವನ್ನು ಬಳಸಿಕೊಂಡು ILA ಕೋರ್‌ನೊಂದಿಗಿನ ಸಂವಹನವನ್ನು ನಡೆಸಲಾಗುತ್ತದೆ.

ವಿನ್ಯಾಸವನ್ನು ವರ್ಸಲ್ ACAP ಗೆ ಲೋಡ್ ಮಾಡಿದ ನಂತರ, ILA ಮಾಪನಕ್ಕಾಗಿ ಪ್ರಚೋದಕ ಕ್ರಿಯೆಯನ್ನು ಹೊಂದಿಸಲು Vivado® ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ ಸಾಫ್ಟ್‌ವೇರ್ ಅನ್ನು ಬಳಸಿ. ಪ್ರಚೋದಕ ಸಂಭವಿಸಿದ ನಂತರ, ರುample ಬಫರ್ ಅನ್ನು ಭರ್ತಿ ಮಾಡಲಾಗಿದೆ ಮತ್ತು Vivado ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕಕ್ಕೆ ಅಪ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ. ನಿನ್ನಿಂದ ಸಾಧ್ಯ view ವೇವ್ಫಾರ್ಮ್ ವಿಂಡೋವನ್ನು ಬಳಸಿಕೊಂಡು ಈ ಡೇಟಾ. ತನಿಖೆ ಎಸ್ample ಮತ್ತು ಟ್ರಿಗ್ಗರ್ ಕಾರ್ಯವನ್ನು ಪ್ರೋಗ್ರಾಮೆಬಲ್ ಲಾಜಿಕ್ ಪ್ರದೇಶದಲ್ಲಿ ಅಳವಡಿಸಲಾಗಿದೆ. ಸಾಫ್ಟ್‌ವೇರ್‌ನಿಂದ ಅಪ್‌ಲೋಡ್ ಆಗುವವರೆಗೆ ಡೇಟಾವನ್ನು ಸಂಗ್ರಹಿಸುವ ಗ್ರಾಹಕೀಕರಣದ ಸಮಯದಲ್ಲಿ ನೀವು ಆಯ್ಕೆ ಮಾಡಿದ ಶೇಖರಣಾ ಗುರಿಯನ್ನು ಆಧರಿಸಿ ಆನ್-ಚಿಪ್ ಬ್ಲಾಕ್ RAM ಅಥವಾ ಅಲ್ಟ್ರಾರಾಮ್ ಮೆಮೊರಿ. ಈವೆಂಟ್‌ಗಳನ್ನು ಪ್ರಚೋದಿಸಲು, ಡೇಟಾವನ್ನು ಸೆರೆಹಿಡಿಯಲು ಅಥವಾ ILA ಕೋರ್‌ನೊಂದಿಗೆ ಸಂವಹನ ನಡೆಸಲು ಯಾವುದೇ ಬಳಕೆದಾರರ ಇನ್‌ಪುಟ್ ಅಥವಾ ಔಟ್‌ಪುಟ್ ಅಗತ್ಯವಿಲ್ಲ. ILA ಕೋರ್ ಇಂಟರ್ಫೇಸ್-ಲೆವೆಲ್ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಮೇಲ್ವಿಚಾರಣೆ ಮಾಡುವ ಸಾಮರ್ಥ್ಯವನ್ನು ಹೊಂದಿದೆ, ಇದು AXI4 ಇಂಟರ್‌ಫೇಸ್‌ಗಳಿಗೆ ಬಾಕಿ ಇರುವ ವಹಿವಾಟುಗಳಂತಹ ವಹಿವಾಟು ಮಟ್ಟದ ಮಾಹಿತಿಯನ್ನು ತಿಳಿಸುತ್ತದೆ.

ILA ಪ್ರೋಬ್ ಟ್ರಿಗ್ಗರ್ ಕಂಪಾರೇಟರ್
ಪ್ರತಿಯೊಂದು ಪ್ರೋಬ್ ಇನ್‌ಪುಟ್ ವಿವಿಧ ಕಾರ್ಯಾಚರಣೆಗಳನ್ನು ನಿರ್ವಹಿಸುವ ಸಾಮರ್ಥ್ಯವನ್ನು ಹೊಂದಿರುವ ಪ್ರಚೋದಕ ಹೋಲಿಕೆಗೆ ಸಂಪರ್ಕ ಹೊಂದಿದೆ. ರನ್ ಸಮಯದಲ್ಲಿ ಹೋಲಿಕೆದಾರನು = ಅಥವಾ != ಹೋಲಿಕೆಗಳನ್ನು ನಿರ್ವಹಿಸಲು ಹೊಂದಿಸಬಹುದು. ಇದು X0XX101 ನಂತಹ ಹೊಂದಾಣಿಕೆಯ ಮಟ್ಟದ ಮಾದರಿಗಳನ್ನು ಒಳಗೊಂಡಿದೆ. ಇದು ರೈಸಿಂಗ್ ಎಡ್ಜ್ (R), ಫಾಲಿಂಗ್ ಎಡ್ಜ್ (F), ಎಡ್ಜ್ (B), ಅಥವಾ ನೋ ಟ್ರಾನ್ಸಿಶನ್ (N) ನಂತಹ ಅಂಚಿನ ಪರಿವರ್ತನೆಗಳನ್ನು ಪತ್ತೆಹಚ್ಚುವುದನ್ನು ಸಹ ಒಳಗೊಂಡಿದೆ. ಪ್ರಚೋದಕ ಹೋಲಿಕೆದಾರರು >, <, ≥, ಮತ್ತು ≤ ಸೇರಿದಂತೆ ಹೆಚ್ಚು ಸಂಕೀರ್ಣ ಹೋಲಿಕೆಗಳನ್ನು ಮಾಡಬಹುದು.

ಪ್ರಮುಖ! Vivado® ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕದ ಮೂಲಕ ಹೋಲಿಕೆ ಮಾಡುವವರನ್ನು ರನ್ ಸಮಯದಲ್ಲಿ ಹೊಂದಿಸಲಾಗಿದೆ.

ILA ಟ್ರಿಗ್ಗರ್ ಸ್ಥಿತಿ
ಪ್ರಚೋದಕ ಸ್ಥಿತಿಯು ಪ್ರತಿ ILA ಪ್ರೋಬ್ ಟ್ರಿಗರ್ ಹೋಲಿಕೆ ಫಲಿತಾಂಶಗಳ ಬೂಲಿಯನ್ "AND" ಅಥವಾ "OR" ಲೆಕ್ಕಾಚಾರದ ಫಲಿತಾಂಶವಾಗಿದೆ. Vivado® ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕವನ್ನು ಬಳಸಿಕೊಂಡು, ನೀವು "ಮತ್ತು" ಪ್ರೋಬ್ ಟ್ರಿಗ್ಗರ್ ಹೋಲಿಕೆದಾರರ ಪ್ರೋಬ್‌ಗಳನ್ನು ಅಥವಾ "ಅಥವಾ" ಅವುಗಳನ್ನು ಆಯ್ಕೆ ಮಾಡಬೇಕೆ ಎಂದು ಆಯ್ಕೆ ಮಾಡಿ. ಎಲ್ಲಾ ILA ಪ್ರೋಬ್ ಹೋಲಿಕೆಗಳು ತೃಪ್ತಿಗೊಂಡಾಗ "AND" ಸೆಟ್ಟಿಂಗ್ ಪ್ರಚೋದಕ ಘಟನೆಯನ್ನು ಉಂಟುಮಾಡುತ್ತದೆ. ಯಾವುದೇ ILA ಪ್ರೋಬ್ ಹೋಲಿಕೆಗಳು ತೃಪ್ತಿಗೊಂಡಾಗ "OR" ಸೆಟ್ಟಿಂಗ್ ಪ್ರಚೋದಕ ಘಟನೆಯನ್ನು ಉಂಟುಮಾಡುತ್ತದೆ. ಪ್ರಚೋದಕ ಸ್ಥಿತಿಯು ILA ಜಾಡಿನ ಮಾಪನಕ್ಕಾಗಿ ಬಳಸಲಾಗುವ ಪ್ರಚೋದಕ ಘಟನೆಯಾಗಿದೆ.

ಅಪ್ಲಿಕೇಶನ್‌ಗಳು

ILA ಕೋರ್ ಅನ್ನು Vivado® ಬಳಸಿಕೊಂಡು ಪರಿಶೀಲನೆ ಅಥವಾ ಡೀಬಗ್ ಮಾಡುವ ಅಗತ್ಯವಿರುವ ಅಪ್ಲಿಕೇಶನ್‌ನಲ್ಲಿ ಬಳಸಲು ವಿನ್ಯಾಸಗೊಳಿಸಲಾಗಿದೆ. ಕೆಳಗಿನ ಚಿತ್ರವು CIPS IP ಕೋರ್ AXI ಬ್ಲಾಕ್ RAM ನಿಯಂತ್ರಕದಿಂದ AXI ನೆಟ್‌ವರ್ಕ್ ಆನ್ ಚಿಪ್ (NoC) ಮೂಲಕ ಬರೆಯುತ್ತದೆ ಮತ್ತು ಓದುತ್ತದೆ ಎಂದು ತೋರಿಸುತ್ತದೆ. ಹಾರ್ಡ್‌ವೇರ್ ಮ್ಯಾನೇಜರ್‌ನಲ್ಲಿ AXI4 ವಹಿವಾಟನ್ನು ಮೇಲ್ವಿಚಾರಣೆ ಮಾಡಲು ILA ಕೋರ್ ಅನ್ನು AXI NoC ಮತ್ತು AXI ಬ್ಲಾಕ್ RAM ನಿಯಂತ್ರಕದ ನಡುವಿನ ಇಂಟರ್ಫೇಸ್ ನೆಟ್‌ಗೆ ಸಂಪರ್ಕಿಸಲಾಗಿದೆ.

ಪರವಾನಗಿ ಮತ್ತು ಆದೇಶ
ಈ Xilinx® LogiCORE™ IP ಮಾಡ್ಯೂಲ್ ಅನ್ನು Xilinx ಅಂತಿಮ ಬಳಕೆದಾರ ಪರವಾನಗಿಯ ನಿಯಮಗಳ ಅಡಿಯಲ್ಲಿ Xilinx Vivado® ವಿನ್ಯಾಸ ಸೂಟ್‌ನೊಂದಿಗೆ ಯಾವುದೇ ಹೆಚ್ಚುವರಿ ವೆಚ್ಚವಿಲ್ಲದೆ ಒದಗಿಸಲಾಗಿದೆ.
ಗಮನಿಸಿ: ನಿಮಗೆ ಪರವಾನಗಿ ಅಗತ್ಯವಿದೆಯೇ ಎಂದು ಪರಿಶೀಲಿಸಲು, IP ಕ್ಯಾಟಲಾಗ್‌ನ ಪರವಾನಗಿ ಕಾಲಮ್ ಅನ್ನು ಪರಿಶೀಲಿಸಿ. ವಿವಾಡೋ ® ಡಿಸೈನ್ ಸೂಟ್‌ನೊಂದಿಗೆ ಪರವಾನಗಿಯನ್ನು ಸೇರಿಸಲಾಗಿದೆ ಎಂದರ್ಥ; ಖರೀದಿ ಎಂದರೆ ಕೋರ್ ಅನ್ನು ಬಳಸಲು ನೀವು ಪರವಾನಗಿಯನ್ನು ಖರೀದಿಸಬೇಕು. ಇತರ Xilinx® LogiCORE™ IP ಮಾಡ್ಯೂಲ್‌ಗಳ ಕುರಿತು ಮಾಹಿತಿಯು Xilinx ಬೌದ್ಧಿಕ ಆಸ್ತಿ ಪುಟದಲ್ಲಿ ಲಭ್ಯವಿದೆ. ಇತರ Xilinx LogiCORE IP ಮಾಡ್ಯೂಲ್‌ಗಳು ಮತ್ತು ಪರಿಕರಗಳ ಬೆಲೆ ಮತ್ತು ಲಭ್ಯತೆಯ ಕುರಿತು ಮಾಹಿತಿಗಾಗಿ, ನಿಮ್ಮ ಸ್ಥಳೀಯ Xilinx ಮಾರಾಟ ಪ್ರತಿನಿಧಿಯನ್ನು ಸಂಪರ್ಕಿಸಿ.

ಉತ್ಪನ್ನದ ನಿರ್ದಿಷ್ಟತೆ

ಪೋರ್ಟ್ ವಿವರಣೆಗಳು
ಕೆಳಗಿನ ಕೋಷ್ಟಕಗಳು ILA ಪೋರ್ಟ್‌ಗಳು ಮತ್ತು ನಿಯತಾಂಕಗಳ ಕುರಿತು ವಿವರಗಳನ್ನು ಒದಗಿಸುತ್ತವೆ.
ILA ಬಂದರುಗಳು

ಕೋಷ್ಟಕ 1: ILA ಬಂದರುಗಳು
ಪೋರ್ಟ್ ಹೆಸರು	I/O	ವಿವರಣೆ
clk	I	ಎಲ್ಲಾ ಪ್ರಚೋದಕ ಮತ್ತು ಶೇಖರಣಾ ತರ್ಕವನ್ನು ಗಡಿಯಾರಗಳನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸುವ ಗಡಿಯಾರ.
ತನಿಖೆ [ – 1:0]	I	ಪ್ರೋಬ್ ಪೋರ್ಟ್ ಇನ್‌ಪುಟ್. ಪ್ರೋಬ್ ಪೋರ್ಟ್ ಸಂಖ್ಯೆ 0 ರಿಂದ ವ್ಯಾಪ್ತಿಯಲ್ಲಿದೆ 511. ಪ್ರೋಬ್ ಪೋರ್ಟ್ ಅಗಲ (ಇದರಿಂದ ಸೂಚಿಸಲಾಗಿದೆ ) 1 ರಿಂದ 1024 ರ ವ್ಯಾಪ್ತಿಯಲ್ಲಿದೆ. ನೀವು ಈ ಪೋರ್ಟ್ ಅನ್ನು ವೆಕ್ಟರ್ ಎಂದು ಘೋಷಿಸಬೇಕು. 1-ಬಿಟ್ ಪೋರ್ಟ್‌ಗಾಗಿ, ಪ್ರೋಬ್ ಬಳಸಿ [0:0].
ಟ್ರಿಗ್_ಔಟ್	O	trig_out ಪೋರ್ಟ್ ಅನ್ನು ಪ್ರಚೋದಕ ಸ್ಥಿತಿಯಿಂದ ಅಥವಾ ಬಾಹ್ಯ trig_in ಪೋರ್ಟ್‌ನಿಂದ ರಚಿಸಬಹುದು. ಟ್ರಿಗ್ಗರ್ ಸ್ಥಿತಿಯ ನಡುವೆ ಬದಲಾಯಿಸಲು ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕದಿಂದ ರನ್ ಸಮಯ ನಿಯಂತ್ರಣವಿದೆ ಮತ್ತು ಟ್ರಿಗ್_ಔಟ್ ಅನ್ನು ಡ್ರೈವ್ ಮಾಡಲು ಟ್ರಿಗ್_ಇನ್ ಇದೆ.
ಟ್ರಿಗ್_ಇನ್	I	ಎಂಬೆಡೆಡ್ ಕ್ರಾಸ್ ಟ್ರಿಗ್ಗರ್‌ಗಾಗಿ ಇನ್‌ಪುಟ್ ಟ್ರಿಗ್ಗರ್ ಪೋರ್ಟ್ ಅನ್ನು ಪ್ರಕ್ರಿಯೆ ಆಧಾರಿತ ವ್ಯವಸ್ಥೆಯಲ್ಲಿ ಬಳಸಲಾಗುತ್ತದೆ. ಕ್ಯಾಸ್ಕೇಡಿಂಗ್ ಟ್ರಿಗ್ಗರ್ ಅನ್ನು ರಚಿಸಲು ಮತ್ತೊಂದು ILA ಗೆ ಸಂಪರ್ಕಿಸಬಹುದು.
ಸ್ಲಾಟ್_ _	I	ಸ್ಲಾಟ್ ಇಂಟರ್ಫೇಸ್. ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರ ಸ್ಲಾಟ್_ ಅನ್ನು ಆಧರಿಸಿ ಕ್ರಿಯಾತ್ಮಕವಾಗಿ ರಚಿಸಲಾಗಿದೆ _ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರದ ನಿಯತಾಂಕ. ಇಂಟರ್‌ಫೇಸ್‌ಗಳೊಳಗಿನ ಪ್ರತ್ಯೇಕ ಪೋರ್ಟ್‌ಗಳು ಹಾರ್ಡ್‌ವೇರ್ ಮ್ಯಾನೇಜರ್‌ನಲ್ಲಿ ಮೇಲ್ವಿಚಾರಣೆಗಾಗಿ ಲಭ್ಯವಿದೆ.
trig_out_ack	I	ಟ್ರಿಗ್_ಔಟ್ ಮಾಡಲು ಒಂದು ಸ್ವೀಕೃತಿ.
ಟ್ರಿಗ್_ಇನ್_ಅಕ್	O	ಟ್ರಿಗ್_ಇನ್ ಮಾಡಲು ಒಂದು ಸ್ವೀಕೃತಿ.
ಮರುಹೊಂದಿಸಲಾಗಿದೆ	I	ILA ಇನ್‌ಪುಟ್ ಪ್ರಕಾರವನ್ನು 'ಇಂಟರ್‌ಫೇಸ್ ಮಾನಿಟರ್' ಗೆ ಹೊಂದಿಸಿದಾಗ, ಈ ಪೋರ್ಟ್ ಸ್ಲಾಟ್‌ಗೆ ಲಗತ್ತಿಸಲಾದ ವಿನ್ಯಾಸ ತರ್ಕಕ್ಕೆ ಸಿಂಕ್ರೊನಸ್ ಆಗಿರುವ ಅದೇ ಮರುಹೊಂದಿಸುವ ಸಿಗ್ನಲ್ ಆಗಿರಬೇಕು_ _ ILA ಕೋರ್‌ನ ಬಂದರುಗಳು.
S_AXIS	I/O	ಐಚ್ಛಿಕ ಪೋರ್ಟ್. ಸುಧಾರಿತ ಆಯ್ಕೆಗಳಲ್ಲಿ 'AXI ಡೀಬಗ್ ಹಬ್‌ಗೆ ಮ್ಯಾನುಲ್ ಸಂಪರ್ಕಕ್ಕಾಗಿ AXI4- ಸ್ಟ್ರೀಮ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ' ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಿದಾಗ AXI ಡೀಬಗ್ ಹಬ್ ಕೋರ್‌ನೊಂದಿಗೆ ಹಸ್ತಚಾಲಿತ ಸಂಪರ್ಕಕ್ಕಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ.
M_AXIS	I/O	ಐಚ್ಛಿಕ ಪೋರ್ಟ್. 'AXI ಡೀಬಗ್ ಹಬ್‌ಗೆ ಹಸ್ತಚಾಲಿತ ಸಂಪರ್ಕಕ್ಕಾಗಿ AXI4- ಸ್ಟ್ರೀಮ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ' ಅನ್ನು 'ಸುಧಾರಿತ ಆಯ್ಕೆಗಳು' ಆಯ್ಕೆ ಮಾಡಿದಾಗ AXI ಡೀಬಗ್ ಹಬ್ ಕೋರ್‌ನೊಂದಿಗೆ ಹಸ್ತಚಾಲಿತ ಸಂಪರ್ಕಕ್ಕಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ.

ಕೋಷ್ಟಕ 1: ILA ಬಂದರುಗಳು (ಮುಂದುವರಿದ)
ಪೋರ್ಟ್ ಹೆಸರು	I/O	ವಿವರಣೆ
aresetn	I	ಐಚ್ಛಿಕ ಪೋರ್ಟ್. 'AXI ಡೀಬಗ್ ಹಬ್‌ಗೆ ಹಸ್ತಚಾಲಿತ ಸಂಪರ್ಕಕ್ಕಾಗಿ AXI4- ಸ್ಟ್ರೀಮ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ' ಅನ್ನು 'ಸುಧಾರಿತ ಆಯ್ಕೆಗಳು' ಆಯ್ಕೆ ಮಾಡಿದಾಗ AXI ಡೀಬಗ್ ಹಬ್ ಕೋರ್‌ನೊಂದಿಗೆ ಹಸ್ತಚಾಲಿತ ಸಂಪರ್ಕಕ್ಕಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ. ಈ ಪೋರ್ಟ್ AXI ಡೀಬಗ್ ಹಬ್‌ನ ಮರುಹೊಂದಿಸುವ ಪೋರ್ಟ್‌ನೊಂದಿಗೆ ಸಿಂಕ್ರೊನಸ್ ಆಗಿರಬೇಕು.
aclk	I	ಐಚ್ಛಿಕ ಪೋರ್ಟ್. 'AXI ಡೀಬಗ್ ಹಬ್‌ಗೆ ಹಸ್ತಚಾಲಿತ ಸಂಪರ್ಕಕ್ಕಾಗಿ AXI4- ಸ್ಟ್ರೀಮ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ' ಅನ್ನು 'ಸುಧಾರಿತ ಆಯ್ಕೆಗಳು' ಆಯ್ಕೆ ಮಾಡಿದಾಗ AXI ಡೀಬಗ್ ಹಬ್ ಕೋರ್‌ನೊಂದಿಗೆ ಹಸ್ತಚಾಲಿತ ಸಂಪರ್ಕಕ್ಕಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ. ಈ ಪೋರ್ಟ್ AXI ಡೀಬಗ್ ಹಬ್‌ನ ಕ್ಲಾಕ್ ಪೋರ್ಟ್‌ನೊಂದಿಗೆ ಸಿಂಕ್ರೊನಸ್ ಆಗಿರಬೇಕು.

ILA ನಿಯತಾಂಕಗಳು

ಕೋಷ್ಟಕ 2: ILA ನಿಯತಾಂಕಗಳು
ಪ್ಯಾರಾಮೀಟರ್	ಅನುಮತಿಸಲಾಗಿದೆ ಮೌಲ್ಯಗಳು	ಡೀಫಾಲ್ಟ್ ಮೌಲ್ಯಗಳು	ವಿವರಣೆ
ಘಟಕ_ಹೆಸರು	A-Z, 0-9, ಮತ್ತು _ (ಅಂಡರ್ಸ್ಕೋರ್) ಜೊತೆಗೆ ಸ್ಟ್ರಿಂಗ್	ಇಲಾ_0	ತತ್‌ಕ್ಷಣದ ಘಟಕದ ಹೆಸರು.
C_NUM_OF_PROBES	1–512	1	ILA ಪ್ರೋಬ್ ಪೋರ್ಟ್‌ಗಳ ಸಂಖ್ಯೆ.
C_MEMORY_TYPE	0, 1	0	ಸೆರೆಹಿಡಿಯಲಾದ ಡೇಟಾಗೆ ಶೇಖರಣಾ ಗುರಿ. 0 ಬ್ಲಾಕ್ RAM ಗೆ ಅನುರೂಪವಾಗಿದೆ ಮತ್ತು 1 UltraRAM ಗೆ ಅನುರೂಪವಾಗಿದೆ.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	ಶೇಖರಣಾ ಬಫರ್ ಆಳವನ್ನು ಪರೀಕ್ಷಿಸಿ. ಈ ಸಂಖ್ಯೆಯು ಗರಿಷ್ಠ ಸಂಖ್ಯೆಯ ಸೆಗಳನ್ನು ಪ್ರತಿನಿಧಿಸುತ್ತದೆampಪ್ರತಿ ಪ್ರೋಬ್ ಇನ್‌ಪುಟ್‌ಗಾಗಿ ರನ್ ಸಮಯದಲ್ಲಿ ಸಂಗ್ರಹಿಸಬಹುದಾದ les.
C_PROBE _WIDTH	1–1024	1	ಪ್ರೋಬ್ ಪೋರ್ಟ್‌ನ ಅಗಲ . ಎಲ್ಲಿ 0 ರಿಂದ 1,023 ರವರೆಗಿನ ಮೌಲ್ಯವನ್ನು ಹೊಂದಿರುವ ಪ್ರೋಬ್ ಪೋರ್ಟ್ ಆಗಿದೆ.
C_TRIGOUT_EN	ನಿಜ/ಸುಳ್ಳು	ತಪ್ಪು	ಟ್ರಿಗ್ ಔಟ್ ಕಾರ್ಯವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ. ಪೋರ್ಟ್‌ಗಳನ್ನು trig_out ಮತ್ತು trig_out_ack ಅನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.
C_TRIGIN_EN	ನಿಜ/ಸುಳ್ಳು	ತಪ್ಪು	ಕ್ರಿಯಾತ್ಮಕತೆಯಲ್ಲಿ ಟ್ರಿಗ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ. ಪೋರ್ಟ್‌ಗಳನ್ನು trig_in ಮತ್ತು trig_in_ack ಅನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.
C_INPUT_PIPE_STAGES	0–6	0	ಪ್ರೋಬ್ ಪೋರ್ಟ್‌ಗಳಿಗೆ ಹೆಚ್ಚುವರಿ ಫ್ಲಾಪ್‌ಗಳನ್ನು ಸೇರಿಸಿ. ಒಂದು ಪ್ಯಾರಾಮೀಟರ್ ಎಲ್ಲಾ ಪ್ರೋಬ್ ಪೋರ್ಟ್‌ಗಳಿಗೆ ಅನ್ವಯಿಸುತ್ತದೆ.
ALL_PROBE_SAME_MU	ನಿಜ/ಸುಳ್ಳು	ನಿಜ	ಇದು ಎಲ್ಲಾ ಶೋಧಕಗಳಿಗೆ ಒಂದೇ ಹೋಲಿಕೆ ಮೌಲ್ಯ ಘಟಕಗಳನ್ನು (ಪಂದ್ಯದ ಘಟಕಗಳು) ಒತ್ತಾಯಿಸುತ್ತದೆ.
C_PROBE _MU_CNT	1–16	1	ಪ್ರತಿ ತನಿಖೆಗೆ ಹೋಲಿಕೆ ಮೌಲ್ಯ (ಹೊಂದಾಣಿಕೆ) ಘಟಕಗಳ ಸಂಖ್ಯೆ. ALL_PROBE_SAME_MU ತಪ್ಪಾಗಿದ್ದರೆ ಮಾತ್ರ ಇದು ಮಾನ್ಯವಾಗಿರುತ್ತದೆ.
C_PROBE _ಮಾದರಿ	ಡೇಟಾ ಮತ್ತು ಟ್ರಿಗ್ಗರ್, ಟ್ರಿಗ್ಗರ್, ಡೇಟಾ	ಡೇಟಾ ಮತ್ತು ಟ್ರಿಗ್ಗರ್	ಪ್ರಚೋದಕ ಸ್ಥಿತಿಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಅಥವಾ ಡೇಟಾ ಸಂಗ್ರಹಣೆ ಉದ್ದೇಶಕ್ಕಾಗಿ ಅಥವಾ ಎರಡಕ್ಕೂ ಆಯ್ಕೆಮಾಡಿದ ತನಿಖೆಯನ್ನು ಆಯ್ಕೆ ಮಾಡಲು.
C_ADV_TRIGGER	ನಿಜ/ಸುಳ್ಳು	ತಪ್ಪು	ಮುಂಗಡ ಪ್ರಚೋದಕ ಆಯ್ಕೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ. ಇದು ಟ್ರಿಗರ್ ಸ್ಟೇಟ್ ಮೆಷಿನ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ ಮತ್ತು ವಿವಾಡೋ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕದಲ್ಲಿ ನಿಮ್ಮ ಸ್ವಂತ ಟ್ರಿಗ್ಗರ್ ಅನುಕ್ರಮವನ್ನು ನೀವು ಬರೆಯಬಹುದು.

ಕೋಷ್ಟಕ 2: ILA ನಿಯತಾಂಕಗಳು (ಮುಂದುವರಿದ)
ಪ್ಯಾರಾಮೀಟರ್	ಅನುಮತಿಸಲಾಗಿದೆ ಮೌಲ್ಯಗಳು	ಡೀಫಾಲ್ಟ್ ಮೌಲ್ಯಗಳು	ವಿವರಣೆ
C_NUM_MONITOR_SLOTS	1-11	1	ಇಂಟರ್ಫೇಸ್ ಸ್ಲಾಟ್‌ಗಳ ಸಂಖ್ಯೆ.
ಟಿಪ್ಪಣಿಗಳು: 1. ಗರಿಷ್ಠ ಸಂಖ್ಯೆಯ ಹೋಲಿಕೆ ಮೌಲ್ಯ (ಹೊಂದಾಣಿಕೆ) ಘಟಕಗಳು 1,024 ಗೆ ಸೀಮಿತವಾಗಿದೆ. ಮೂಲ ಪ್ರಚೋದಕಕ್ಕಾಗಿ (C_ADV_TRIGGER = FALSE), ಪ್ರತಿ ತನಿಖೆಯು ಒಂದು ಹೋಲಿಕೆ ಮೌಲ್ಯ ಘಟಕವನ್ನು ಹೊಂದಿದೆ (ಹಿಂದಿನ ಆವೃತ್ತಿಯಂತೆ). ಆದರೆ ಮುಂಗಡ ಪ್ರಚೋದಕ ಆಯ್ಕೆಗಾಗಿ (C_ADV_TRIGGER = TRUE), ಇದರರ್ಥ ಪ್ರತ್ಯೇಕ ಶೋಧಕಗಳು ಇನ್ನೂ ಒಂದರಿಂದ ನಾಲ್ಕರವರೆಗಿನ ಹೋಲಿಕೆ ಮೌಲ್ಯಗಳ ಘಟಕಗಳ ಸಂಭವನೀಯ ಆಯ್ಕೆಯನ್ನು ಹೊಂದಬಹುದು. ಆದರೆ ಎಲ್ಲಾ ಹೋಲಿಕೆ ಮೌಲ್ಯ ಘಟಕಗಳು 1,024 ಕ್ಕಿಂತ ಹೆಚ್ಚಿರಬಾರದು. ಇದರರ್ಥ, ಪ್ರತಿ ಪ್ರೋಬ್‌ಗೆ ನಾಲ್ಕು ಹೋಲಿಕೆ ಘಟಕಗಳ ಅಗತ್ಯವಿದ್ದರೆ ನಿಮಗೆ ಕೇವಲ 256 ಪ್ರೋಬ್‌ಗಳನ್ನು ಬಳಸಲು ಅನುಮತಿಸಲಾಗಿದೆ.

ಕೋರ್ನೊಂದಿಗೆ ವಿನ್ಯಾಸ

ಈ ವಿಭಾಗವು ಕೋರ್‌ನೊಂದಿಗೆ ವಿನ್ಯಾಸವನ್ನು ಸುಲಭಗೊಳಿಸಲು ಮಾರ್ಗಸೂಚಿಗಳು ಮತ್ತು ಹೆಚ್ಚುವರಿ ಮಾಹಿತಿಯನ್ನು ಒಳಗೊಂಡಿದೆ.

ಗಡಿಯಾರ
clk ಇನ್‌ಪುಟ್ ಪೋರ್ಟ್ ಎಂಬುದು ತನಿಖೆ ಮೌಲ್ಯಗಳನ್ನು ನೋಂದಾಯಿಸಲು ILA ಕೋರ್ ಬಳಸುವ ಗಡಿಯಾರವಾಗಿದೆ. ಉತ್ತಮ ಫಲಿತಾಂಶಗಳಿಗಾಗಿ, ILA ಕೋರ್‌ನ ಪ್ರೋಬ್ ಪೋರ್ಟ್‌ಗಳಿಗೆ ಲಗತ್ತಿಸಲಾದ ವಿನ್ಯಾಸ ತರ್ಕಕ್ಕೆ ಸಿಂಕ್ರೊನಸ್ ಆಗಿರುವ ಅದೇ ಗಡಿಯಾರ ಸಂಕೇತವಾಗಿರಬೇಕು. AXI ಡೀಬಗ್ ಹಬ್‌ನೊಂದಿಗೆ ಹಸ್ತಚಾಲಿತವಾಗಿ ಸಂಪರ್ಕಿಸುವಾಗ, aclk ಸಂಕೇತವು AXI ಡೀಬಗ್ ಹಬ್ ಗಡಿಯಾರ ಇನ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗೆ ಸಿಂಕ್ರೊನಸ್ ಆಗಿರಬೇಕು.

ಮರುಹೊಂದಿಸುತ್ತದೆ
ನೀವು ILA ಇನ್‌ಪುಟ್ ಪ್ರಕಾರವನ್ನು ಇಂಟರ್‌ಫೇಸ್ ಮಾನಿಟರ್‌ಗೆ ಹೊಂದಿಸಿದಾಗ, ಮರುಹೊಂದಿಸುವ ಪೋರ್ಟ್ ಅದೇ ಮರುಹೊಂದಿಸುವ ಸಿಗ್ನಲ್ ಆಗಿರಬೇಕು ಅದು ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಲಗತ್ತಿಸಲಾದ ವಿನ್ಯಾಸ ತರ್ಕಕ್ಕೆ ಸಿಂಕ್ರೊನಸ್ ಆಗಿರುತ್ತದೆ
ಸ್ಲಾಟ್_ _ ILA ಕೋರ್ ಬಂದರು. AXI ಡೀಬಗ್ ಹಬ್ ಕೋರ್‌ನೊಂದಿಗೆ ಹಸ್ತಚಾಲಿತ ಸಂಪರ್ಕಕ್ಕಾಗಿ, ಪ್ರಸ್ತುತ ಪೋರ್ಟ್ AXI ಡೀಬಗ್ ಹಬ್ ಕೋರ್‌ನ ಮರುಹೊಂದಿಸುವ ಪೋರ್ಟ್‌ನೊಂದಿಗೆ ಸಿಂಕ್ರೊನಸ್ ಆಗಿರಬೇಕು.

ವಿನ್ಯಾಸ ಹರಿವಿನ ಹಂತಗಳು
ಈ ವಿಭಾಗವು ಕೋರ್ ಅನ್ನು ಕಸ್ಟಮೈಸ್ ಮಾಡುವುದು ಮತ್ತು ಉತ್ಪಾದಿಸುವುದು, ಕೋರ್ ಅನ್ನು ನಿರ್ಬಂಧಿಸುವುದು ಮತ್ತು ಈ ಐಪಿ ಕೋರ್‌ಗೆ ನಿರ್ದಿಷ್ಟವಾದ ಸಿಮ್ಯುಲೇಶನ್, ಸಿಂಥೆಸಿಸ್ ಮತ್ತು ಅನುಷ್ಠಾನದ ಹಂತಗಳನ್ನು ವಿವರಿಸುತ್ತದೆ. ಪ್ರಮಾಣಿತ Vivado® ವಿನ್ಯಾಸದ ಹರಿವುಗಳು ಮತ್ತು IP ಇಂಟಿಗ್ರೇಟರ್ ಕುರಿತು ಹೆಚ್ಚಿನ ವಿವರವಾದ ಮಾಹಿತಿಯನ್ನು ಕೆಳಗಿನ Vivado ವಿನ್ಯಾಸ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಳಲ್ಲಿ ಕಾಣಬಹುದು:

ವಿವಾಡೋ ಡಿಸೈನ್ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ಐಪಿ ಇಂಟಿಗ್ರೇಟರ್ (ಯುಜಿ994) ಬಳಸಿಕೊಂಡು ಐಪಿ ಉಪವ್ಯವಸ್ಥೆಗಳನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸುವುದು
Vivado ಡಿಸೈನ್ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: IP (UG896) ಜೊತೆಗೆ ವಿನ್ಯಾಸ
Vivado ವಿನ್ಯಾಸ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ಪ್ರಾರಂಭಿಸಲಾಗುತ್ತಿದೆ (UG910)
ವಿವಾಡೋ ಡಿಸೈನ್ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ಲಾಜಿಕ್ ಸಿಮ್ಯುಲೇಶನ್ (UG900)

ಕೋರ್ ಅನ್ನು ಕಸ್ಟಮೈಸ್ ಮಾಡುವುದು ಮತ್ತು ಉತ್ಪಾದಿಸುವುದು

ಈ ವಿಭಾಗವು Vivado® ವಿನ್ಯಾಸ ಸೂಟ್‌ನಲ್ಲಿ ಕೋರ್ ಅನ್ನು ಕಸ್ಟಮೈಸ್ ಮಾಡಲು ಮತ್ತು ಉತ್ಪಾದಿಸಲು Xilinx® ಪರಿಕರಗಳನ್ನು ಬಳಸುವ ಕುರಿತು ಮಾಹಿತಿಯನ್ನು ಒಳಗೊಂಡಿದೆ. ನೀವು Vivado IP ಇಂಟಿಗ್ರೇಟರ್‌ನಲ್ಲಿ ಕೋರ್ ಅನ್ನು ಕಸ್ಟಮೈಸ್ ಮಾಡುತ್ತಿದ್ದರೆ ಮತ್ತು ರಚಿಸುತ್ತಿದ್ದರೆ, ವಿವರವಾದ ಮಾಹಿತಿಗಾಗಿ Vivado ವಿನ್ಯಾಸ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಯನ್ನು ನೋಡಿ: IP ಇಂಟಿಗ್ರೇಟರ್ (UG994) ಬಳಸಿಕೊಂಡು IP ಉಪವ್ಯವಸ್ಥೆಗಳನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸುವುದು. ವಿನ್ಯಾಸವನ್ನು ಮೌಲ್ಯೀಕರಿಸುವಾಗ ಅಥವಾ ರಚಿಸುವಾಗ ಐಪಿ ಇಂಟಿಗ್ರೇಟರ್ ಕೆಲವು ಕಾನ್ಫಿಗರೇಶನ್ ಮೌಲ್ಯಗಳನ್ನು ಸ್ವಯಂ-ಕಂಪ್ಯೂಟ್ ಮಾಡಬಹುದು. ಮೌಲ್ಯಗಳು ಬದಲಾಗುತ್ತವೆಯೇ ಎಂದು ಪರಿಶೀಲಿಸಲು, ಈ ಅಧ್ಯಾಯದಲ್ಲಿ ನಿಯತಾಂಕದ ವಿವರಣೆಯನ್ನು ನೋಡಿ. ಗೆ view ನಿಯತಾಂಕ ಮೌಲ್ಯ, Tcl ಕನ್ಸೋಲ್‌ನಲ್ಲಿ Validate_bd_design ಆಜ್ಞೆಯನ್ನು ಚಲಾಯಿಸಿ. ಕೆಳಗಿನ ಹಂತಗಳನ್ನು ಬಳಸಿಕೊಂಡು IP ಕೋರ್‌ಗೆ ಸಂಬಂಧಿಸಿದ ವಿವಿಧ ನಿಯತಾಂಕಗಳಿಗೆ ಮೌಲ್ಯಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುವ ಮೂಲಕ ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿ ಬಳಕೆಗಾಗಿ IP ಅನ್ನು ನೀವು ಗ್ರಾಹಕೀಯಗೊಳಿಸಬಹುದು:

IP ಕ್ಯಾಟಲಾಗ್‌ನಿಂದ IP ಆಯ್ಕೆಮಾಡಿ.
ಆಯ್ಕೆಮಾಡಿದ IP ಅನ್ನು ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ ಅಥವಾ ಟೂಲ್‌ಬಾರ್‌ನಿಂದ ಕಸ್ಟಮೈಸ್ IP ಆಜ್ಞೆಯನ್ನು ಆಯ್ಕೆಮಾಡಿ ಅಥವಾ ಮೆನುವಿನ ಮೇಲೆ ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ.

ವಿವರಗಳಿಗಾಗಿ, Vivado ವಿನ್ಯಾಸ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ನೋಡಿ: IP (UG896) ಜೊತೆಗೆ ವಿನ್ಯಾಸ ಮತ್ತು Vivado ವಿನ್ಯಾಸ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ಪ್ರಾರಂಭಿಸುವಿಕೆ (UG910). ಈ ಅಧ್ಯಾಯದಲ್ಲಿನ ಅಂಕಿಅಂಶಗಳು Vivado IDE ಯ ವಿವರಣೆಗಳಾಗಿವೆ. ಇಲ್ಲಿ ಚಿತ್ರಿಸಲಾದ ಲೇಔಟ್ ಪ್ರಸ್ತುತ ಆವೃತ್ತಿಯಿಂದ ಬದಲಾಗಬಹುದು.

ಕೋರ್ ಅನ್ನು ಪ್ರವೇಶಿಸಲು, ಈ ಕೆಳಗಿನವುಗಳನ್ನು ಮಾಡಿ:

ಆಯ್ಕೆ ಮಾಡುವ ಮೂಲಕ ಯೋಜನೆಯನ್ನು ತೆರೆಯಿರಿ File ನಂತರ ಪ್ರಾಜೆಕ್ಟ್ ತೆರೆಯಿರಿ ಅಥವಾ ಆಯ್ಕೆ ಮಾಡುವ ಮೂಲಕ ಹೊಸ ಯೋಜನೆಯನ್ನು ರಚಿಸಿ File ನಂತರ Vivado ನಲ್ಲಿ ಹೊಸ ಯೋಜನೆ.
IP ಕ್ಯಾಟಲಾಗ್ ತೆರೆಯಿರಿ ಮತ್ತು ಯಾವುದೇ ಟ್ಯಾಕ್ಸಾನಮಿಗಳಿಗೆ ನ್ಯಾವಿಗೇಟ್ ಮಾಡಿ.

ಪ್ರಮುಖ ಹೆಸರು Vivado IDE ಅನ್ನು ತರಲು ILA ಅನ್ನು ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ.

ಸಾಮಾನ್ಯ ಆಯ್ಕೆಗಳ ಫಲಕ
ಕೆಳಗಿನ ಚಿತ್ರವು ಸ್ಥಳೀಯ ಸೆಟ್ಟಿಂಗ್‌ನಲ್ಲಿ ಸಾಮಾನ್ಯ ಆಯ್ಕೆಗಳ ಟ್ಯಾಬ್ ಅನ್ನು ತೋರಿಸುತ್ತದೆ ಅದು ನಿಮಗೆ ಆಯ್ಕೆಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಅನುಮತಿಸುತ್ತದೆ:

ಕೆಳಗಿನ ಚಿತ್ರವು AXI ಸೆಟ್ಟಿಂಗ್‌ನಲ್ಲಿ ಸಾಮಾನ್ಯ ಆಯ್ಕೆಗಳ ಟ್ಯಾಬ್ ಅನ್ನು ತೋರಿಸುತ್ತದೆ ಅದು ನಿಮಗೆ ಆಯ್ಕೆಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಅನುಮತಿಸುತ್ತದೆ:

ಘಟಕದ ಹೆಸರು: ILA ಕೋರ್‌ಗಾಗಿ ಅನನ್ಯ ಮಾಡ್ಯೂಲ್ ಹೆಸರನ್ನು ಒದಗಿಸಲು ಈ ಪಠ್ಯ ಕ್ಷೇತ್ರವನ್ನು ಬಳಸಿ.

ILA ಇನ್‌ಪುಟ್ ಪ್ರಕಾರ: ಈ ಆಯ್ಕೆಯು ಯಾವ ರೀತಿಯ ಇಂಟರ್ಫೇಸ್ ಅಥವಾ ಸಿಗ್ನಲ್ ILA ಅನ್ನು ಡೀಬಗ್ ಮಾಡಬೇಕೆಂದು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. ಪ್ರಸ್ತುತ, ಈ ನಿಯತಾಂಕದ ಮೌಲ್ಯಗಳು "ಸ್ಥಳೀಯ ಶೋಧಕಗಳು", "ಇಂಟರ್ಫೇಸ್ ಮಾನಿಟರ್" ಮತ್ತು "ಮಿಶ್ರ".
ಪ್ರೋಬ್‌ಗಳ ಸಂಖ್ಯೆ: ILA ಕೋರ್‌ನಲ್ಲಿ ಪ್ರೋಬ್ ಪೋರ್ಟ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು ಆಯ್ಕೆ ಮಾಡಲು ಈ ಪಠ್ಯ ಕ್ಷೇತ್ರವನ್ನು ಬಳಸಿ. Vivado® IDE ನಲ್ಲಿ ಬಳಸಲಾದ ಮಾನ್ಯ ಶ್ರೇಣಿಯು 1 ರಿಂದ 64 ಆಗಿದೆ. ನಿಮಗೆ 64 ಕ್ಕಿಂತ ಹೆಚ್ಚು ಪ್ರೋಬ್ ಪೋರ್ಟ್‌ಗಳು ಅಗತ್ಯವಿದ್ದರೆ, ILA ಕೋರ್ ಅನ್ನು ರಚಿಸಲು ನೀವು Tcl ಕಮಾಂಡ್ ಫ್ಲೋ ಅನ್ನು ಬಳಸಬೇಕಾಗುತ್ತದೆ.
ಹಲವಾರು ಇಂಟರ್‌ಫೇಸ್ ಸ್ಲಾಟ್‌ಗಳು (ಇಂಟರ್‌ಫೇಸ್ ಮಾನಿಟರ್ ಪ್ರಕಾರ ಮತ್ತು ಮಿಶ್ರ ಪ್ರಕಾರದಲ್ಲಿ ಮಾತ್ರ ಲಭ್ಯವಿದೆ): ILA ಗೆ ಸಂಪರ್ಕಿಸಬೇಕಾದ AXI ಇಂಟರ್ಫೇಸ್ ಸ್ಲಾಟ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು ಆಯ್ಕೆ ಮಾಡಲು ಈ ಆಯ್ಕೆಯು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ.

ಎಲ್ಲಾ ಪ್ರೋಬ್ ಪೋರ್ಟ್‌ಗಳಿಗೆ ಒಂದೇ ಸಂಖ್ಯೆಯ ಹೋಲಿಕೆದಾರರ ಸಂಖ್ಯೆ: ಪ್ರತಿ ಪ್ರೋಬ್‌ಗೆ ಹೋಲಿಕೆ ಮಾಡುವವರ ಸಂಖ್ಯೆಯನ್ನು ಈ ಪ್ಯಾನೆಲ್‌ನಲ್ಲಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದು. ಎಲ್ಲಾ ಪ್ರೋಬ್‌ಗಳಿಗೆ ಒಂದೇ ಸಂಖ್ಯೆಯ ಹೋಲಿಕೆದಾರರನ್ನು ಆಯ್ಕೆ ಮಾಡುವ ಮೂಲಕ ಸಕ್ರಿಯಗೊಳಿಸಬಹುದು.

ಪೋರ್ಟ್ ಫಲಕಗಳನ್ನು ತನಿಖೆ ಮಾಡಿ
ಕೆಳಗಿನ ಚಿತ್ರವು ಪ್ರೋಬ್ ಪೋರ್ಟ್‌ಗಳ ಟ್ಯಾಬ್ ಅನ್ನು ತೋರಿಸುತ್ತದೆ ಅದು ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ:

ಪ್ರೋಬ್ ಪೋರ್ಟ್ ಪ್ಯಾನೆಲ್: ಪ್ರತಿ ಪ್ರೋಬ್ ಪೋರ್ಟ್‌ನ ಅಗಲವನ್ನು ಪ್ರೋಬ್ ಪೋರ್ಟ್ ಪ್ಯಾನೆಲ್‌ಗಳಲ್ಲಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದು. ಪ್ರತಿ ಪ್ರೋಬ್ ಪೋರ್ಟ್ ಪ್ಯಾನೆಲ್ ಏಳು ಪೋರ್ಟ್‌ಗಳನ್ನು ಹೊಂದಿದೆ.
ಪ್ರೋಬ್ ಅಗಲ: ಪ್ರತಿ ಪ್ರೋಬ್ ಪೋರ್ಟ್‌ನ ಅಗಲವನ್ನು ನಮೂದಿಸಬಹುದು. ಮಾನ್ಯ ಶ್ರೇಣಿಯು 1 ರಿಂದ 1024 ಆಗಿದೆ.
ಹೋಲಿಕೆದಾರರ ಸಂಖ್ಯೆ: "ಎಲ್ಲಾ ಪ್ರೋಬ್ ಪೋರ್ಟ್‌ಗಳಿಗೆ ಒಂದೇ ಸಂಖ್ಯೆಯ ಹೋಲಿಕೆದಾರರು" ಆಯ್ಕೆಯನ್ನು ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಿದಾಗ ಮಾತ್ರ ಈ ಆಯ್ಕೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲಾಗುತ್ತದೆ. 1 ರಿಂದ 16 ರವರೆಗಿನ ಪ್ರತಿ ತನಿಖೆಗೆ ಹೋಲಿಕೆಯನ್ನು ಹೊಂದಿಸಬಹುದು.

ಡೇಟಾ ಮತ್ತು/ಅಥವಾ ಟ್ರಿಗ್ಗರ್: ಈ ಆಯ್ಕೆಯನ್ನು ಬಳಸಿಕೊಂಡು ಪ್ರತಿ ಪ್ರೋಬ್‌ಗೆ ಪ್ರೋಬ್ ಪ್ರಕಾರವನ್ನು ಹೊಂದಿಸಬಹುದು. ಮಾನ್ಯವಾದ ಆಯ್ಕೆಗಳೆಂದರೆ DATA_and_TRIGGER, DATA ಮತ್ತು TRIGGER.
ಹೋಲಿಕೆದಾರ ಆಯ್ಕೆಗಳು: ಈ ಆಯ್ಕೆಯನ್ನು ಬಳಸಿಕೊಂಡು ಪ್ರತಿ ತನಿಖೆಗೆ ಕಾರ್ಯಾಚರಣೆಯ ಪ್ರಕಾರ ಅಥವಾ ಹೋಲಿಕೆಯನ್ನು ಹೊಂದಿಸಬಹುದು.

ಇಂಟರ್ಫೇಸ್ ಆಯ್ಕೆಗಳು
ILA ಇನ್‌ಪುಟ್ ಪ್ರಕಾರಕ್ಕಾಗಿ ಇಂಟರ್‌ಫೇಸ್ ಮಾನಿಟರ್ ಅಥವಾ ಮಿಶ್ರ ಪ್ರಕಾರವನ್ನು ಆಯ್ಕೆ ಮಾಡಿದಾಗ ಕೆಳಗಿನ ಚಿತ್ರವು ಇಂಟರ್‌ಫೇಸ್ ಆಯ್ಕೆಗಳ ಟ್ಯಾಬ್ ಅನ್ನು ತೋರಿಸುತ್ತದೆ:

ಇಂಟರ್‌ಫೇಸ್ ಪ್ರಕಾರ: ILA ಕೋರ್‌ನಿಂದ ಮೇಲ್ವಿಚಾರಣೆ ಮಾಡಬೇಕಾದ ಇಂಟರ್‌ಫೇಸ್‌ನ ವೆಂಡರ್, ಲೈಬ್ರರಿ, ಹೆಸರು ಮತ್ತು ಆವೃತ್ತಿ (VLNV).
AXI-MM ID ಅಗಲ: ಸ್ಲಾಟ್_ ಆಗಿರುವಾಗ AXI ಇಂಟರ್ಫೇಸ್‌ನ ID ಅಗಲವನ್ನು ಆಯ್ಕೆ ಮಾಡುತ್ತದೆ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.

AXI-MM ಡೇಟಾ ಅಗಲ: ಸ್ಲಾಟ್‌ಗೆ ಅನುಗುಣವಾದ ನಿಯತಾಂಕಗಳನ್ನು ಆಯ್ಕೆ ಮಾಡುತ್ತದೆ_ಸ್ಲಾಟ್_ ಆಗಿರುವಾಗ AXI ಇಂಟರ್ಫೇಸ್‌ನ ಡೇಟಾ ಅಗಲವನ್ನು ಆಯ್ಕೆ ಮಾಡುತ್ತದೆ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.
AXI-MM ವಿಳಾಸ ಅಗಲ: ಸ್ಲಾಟ್_ ಆಗಿರುವಾಗ AXI ಇಂಟರ್ಫೇಸ್‌ನ ವಿಳಾಸ ಅಗಲವನ್ನು ಆಯ್ಕೆ ಮಾಡುತ್ತದೆ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.
AXI-MM/ಸ್ಟ್ರೀಮ್ ಪ್ರೋಟೋಕಾಲ್ ಪರೀಕ್ಷಕವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ: ಸ್ಲಾಟ್‌ಗಾಗಿ AXI4-MM ಅಥವಾ AXI4-ಸ್ಟ್ರೀಮ್ ಪ್ರೋಟೋಕಾಲ್ ಪರೀಕ್ಷಕವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಅಥವಾ AXI4-ಸ್ಟ್ರೀಮ್ ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.

ವಹಿವಾಟು ಟ್ರ್ಯಾಕಿಂಗ್ ಕೌಂಟರ್‌ಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ: AXI4-MM ವಹಿವಾಟು ಟ್ರ್ಯಾಕಿಂಗ್ ಸಾಮರ್ಥ್ಯವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸುತ್ತದೆ.
ಬಾಕಿ ಉಳಿದಿರುವ ಓದುವ ವಹಿವಾಟುಗಳ ಸಂಖ್ಯೆ: ಪ್ರತಿ ಐಡಿಗೆ ಬಾಕಿ ಉಳಿದಿರುವ ಓದುವ ವಹಿವಾಟುಗಳ ಸಂಖ್ಯೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. ಮೌಲ್ಯವು ಆ ಸಂಪರ್ಕಕ್ಕಾಗಿ ಬಾಕಿ ಉಳಿದಿರುವ ಓದುವ ವಹಿವಾಟುಗಳ ಸಂಖ್ಯೆಗೆ ಸಮನಾಗಿರಬೇಕು ಅಥವಾ ಹೆಚ್ಚಿನದಾಗಿರಬೇಕು.
ಬಾಕಿ ಉಳಿದಿರುವ ಬರಹ ವಹಿವಾಟುಗಳ ಸಂಖ್ಯೆ: ಪ್ರತಿ ಐಡಿಗೆ ಬಾಕಿ ಉಳಿದಿರುವ ಬರಹ ವಹಿವಾಟುಗಳ ಸಂಖ್ಯೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. ಮೌಲ್ಯವು ಆ ಸಂಪರ್ಕಕ್ಕಾಗಿ ಬಾಕಿ ಉಳಿದಿರುವ ಬರಹ ವಹಿವಾಟುಗಳ ಸಂಖ್ಯೆಗೆ ಸಮನಾಗಿರಬೇಕು ಅಥವಾ ಹೆಚ್ಚಿನದಾಗಿರಬೇಕು.

APC ಸ್ಥಿತಿ ಸಂಕೇತಗಳನ್ನು ಮೇಲ್ವಿಚಾರಣೆ ಮಾಡಿ: ಸ್ಲಾಟ್‌ಗಾಗಿ APC ಸ್ಥಿತಿ ಸಂಕೇತಗಳ ಮೇಲ್ವಿಚಾರಣೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.
AXI ಓದುವ ವಿಳಾಸ ಚಾನಲ್ ಅನ್ನು ಡೇಟಾದಂತೆ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ: ಸ್ಲಾಟ್‌ಗಾಗಿ ಡೇಟಾ ಸಂಗ್ರಹಣೆ ಉದ್ದೇಶಕ್ಕಾಗಿ ಓದುವ ವಿಳಾಸ ಚಾನಲ್ ಸಂಕೇತಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.
AXI ಓದುವ ವಿಳಾಸ ಚಾನಲ್ ಅನ್ನು ಟ್ರಿಗ್ಗರ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ: ಸ್ಲಾಟ್‌ಗಾಗಿ ಟ್ರಿಗ್ಗರ್ ಸ್ಥಿತಿಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಓದುವ ವಿಳಾಸ ಚಾನಲ್ ಸಂಕೇತಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.

AXI ರೀಡ್ ಡೇಟಾ ಚಾನಲ್ ಅನ್ನು ಡೇಟಾದಂತೆ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ: ಸ್ಲಾಟ್‌ಗಾಗಿ ಡೇಟಾ ಸಂಗ್ರಹಣೆ ಉದ್ದೇಶಗಳಿಗಾಗಿ ರೀಡ್ ಡೇಟಾ ಚಾನಲ್ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.
AXI ರೀಡ್ ಡೇಟಾ ಚಾನಲ್ ಅನ್ನು ಟ್ರಿಗ್ಗರ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ: ಸ್ಲಾಟ್‌ಗಾಗಿ ಟ್ರಿಗ್ಗರ್ ಷರತ್ತುಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ರೀಡ್ ಡೇಟಾ ಚಾನಲ್ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.
AXI ಬರೆಯುವ ವಿಳಾಸ ಚಾನಲ್ ಅನ್ನು ಡೇಟಾದಂತೆ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ: ಸ್ಲಾಟ್‌ಗಾಗಿ ಡೇಟಾ ಸಂಗ್ರಹಣೆ ಉದ್ದೇಶಕ್ಕಾಗಿ ಬರೆಯುವ ವಿಳಾಸ ಚಾನಲ್ ಸಂಕೇತಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.

AXI ಬರೆಯುವ ವಿಳಾಸ ಚಾನಲ್ ಅನ್ನು ಟ್ರಿಗ್ಗರ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ: ಸ್ಲಾಟ್‌ಗಾಗಿ ಟ್ರಿಗ್ಗರ್ ಷರತ್ತುಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ವಿಳಾಸದ ಚಾನಲ್ ಸಂಕೇತಗಳನ್ನು ಬರೆಯಲು ಆಯ್ಕೆಮಾಡಿ ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.
AXI ಬರೆಯುವ ಡೇಟಾ ಚಾನಲ್ ಅನ್ನು ಡೇಟಾದಂತೆ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ: ಸ್ಲಾಟ್‌ಗಾಗಿ ಡೇಟಾ ಸಂಗ್ರಹಣೆ ಉದ್ದೇಶಕ್ಕಾಗಿ ಬರೆಯುವ ಡೇಟಾ ಚಾನಲ್ ಸಂಕೇತಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.
AXI ರೈಟ್ ಡೇಟಾ ಚಾನಲ್ ಅನ್ನು ಟ್ರಿಗ್ಗರ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ: ಸ್ಲಾಟ್‌ಗಾಗಿ ಪ್ರಚೋದಕ ಸ್ಥಿತಿಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಬರೆಯುವ ಡೇಟಾ ಚಾನಲ್ ಸಂಕೇತಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.

AXI ಬರಹ ಪ್ರತಿಕ್ರಿಯೆ ಚಾನಲ್ ಅನ್ನು ಡೇಟಾದಂತೆ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ: ಸ್ಲಾಟ್‌ಗಾಗಿ ಡೇಟಾ ಸಂಗ್ರಹಣೆ ಉದ್ದೇಶಗಳಿಗಾಗಿ ಬರೆಯುವ ಪ್ರತಿಕ್ರಿಯೆ ಚಾನಲ್ ಸಂಕೇತಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.
AXI ಬರಹ ಪ್ರತಿಕ್ರಿಯೆ ಚಾನಲ್ ಅನ್ನು ಟ್ರಿಗ್ಗರ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ: ಸ್ಲಾಟ್‌ಗಾಗಿ ಟ್ರಿಗ್ಗರ್ ಸ್ಥಿತಿಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಪ್ರತಿಕ್ರಿಯೆ ಚಾನಲ್ ಸಂಕೇತಗಳನ್ನು ಬರೆಯಲು ಆಯ್ಕೆಮಾಡಿ ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-MM ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.
AXI-ಸ್ಟ್ರೀಮ್ Tdata ಅಗಲ: ಸ್ಲಾಟ್_ ಆಗಿರುವಾಗ AXI-ಸ್ಟ್ರೀಮ್ ಇಂಟರ್ಫೇಸ್‌ನ Tdata ಅಗಲವನ್ನು ಆಯ್ಕೆ ಮಾಡುತ್ತದೆ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-ಸ್ಟ್ರೀಮ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.

AXI-ಸ್ಟ್ರೀಮ್ TID ಅಗಲ: ಸ್ಲಾಟ್_ ಆಗಿರುವಾಗ AXI-ಸ್ಟ್ರೀಮ್ ಇಂಟರ್ಫೇಸ್‌ನ TID ಅಗಲವನ್ನು ಆಯ್ಕೆ ಮಾಡುತ್ತದೆ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-ಸ್ಟ್ರೀಮ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.
AXI-ಸ್ಟ್ರೀಮ್ TUSER ಅಗಲ: ಸ್ಲಾಟ್_ ಆಗಿರುವಾಗ AXI-ಸ್ಟ್ರೀಮ್ ಇಂಟರ್ಫೇಸ್‌ನ TUSER ಅಗಲವನ್ನು ಆಯ್ಕೆ ಮಾಡುತ್ತದೆ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-ಸ್ಟ್ರೀಮ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.
AXI-ಸ್ಟ್ರೀಮ್ TDEST ಅಗಲ: ಸ್ಲಾಟ್_ ಆಗಿರುವಾಗ AXI-ಸ್ಟ್ರೀಮ್ ಇಂಟರ್ಫೇಸ್‌ನ TDEST ಅಗಲವನ್ನು ಆಯ್ಕೆ ಮಾಡುತ್ತದೆ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-ಸ್ಟ್ರೀಮ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.

AXIS ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಡೇಟಾದಂತೆ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ: ಸ್ಲಾಟ್‌ಗಾಗಿ ಡೇಟಾ ಸಂಗ್ರಹಣೆ ಉದ್ದೇಶಕ್ಕಾಗಿ AXI4-ಸ್ಟ್ರೀಮ್ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ
ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-ಸ್ಟ್ರೀಮ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.
AXIS ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಟ್ರಿಗ್ಗರ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ: ಸ್ಲಾಟ್‌ಗಾಗಿ ಟ್ರಿಗ್ಗರ್ ಸ್ಥಿತಿಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು AXI4-ಸ್ಟ್ರೀಮ್ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI-ಸ್ಟ್ರೀಮ್ ಎಂದು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.
ಸ್ಲಾಟ್ ಅನ್ನು ಡೇಟಾ ಮತ್ತು/ಅಥವಾ ಟ್ರಿಗ್ಗರ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ: ಟ್ರಿಗರ್ ಸ್ಥಿತಿಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಅಥವಾ ಡೇಟಾ ಸಂಗ್ರಹಣೆ ಉದ್ದೇಶಕ್ಕಾಗಿ ಅಥವಾ ಸ್ಲಾಟ್‌ಗಾಗಿ ಎರಡಕ್ಕೂ AXI ಅಲ್ಲದ ಸ್ಲಾಟ್ ಸಂಕೇತಗಳನ್ನು ಆಯ್ಕೆ ಮಾಡುತ್ತದೆ ಯಾವಾಗ ಸ್ಲಾಟ್_ ಇಂಟರ್ಫೇಸ್ ಪ್ರಕಾರವನ್ನು AXI ಅಲ್ಲದ ರೀತಿಯಲ್ಲಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗಿದೆ, ಅಲ್ಲಿ ಸ್ಲಾಟ್ ಸಂಖ್ಯೆಯಾಗಿದೆ.

ಶೇಖರಣಾ ಆಯ್ಕೆಗಳು
ಕೆಳಗಿನ ಚಿತ್ರವು ಶೇಖರಣಾ ಆಯ್ಕೆಗಳ ಟ್ಯಾಬ್ ಅನ್ನು ತೋರಿಸುತ್ತದೆ ಅದು ಶೇಖರಣಾ ಗುರಿಯ ಪ್ರಕಾರ ಮತ್ತು ಬಳಸಬೇಕಾದ ಮೆಮೊರಿಯ ಆಳವನ್ನು ಆಯ್ಕೆ ಮಾಡಲು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ:

ಶೇಖರಣಾ ಗುರಿ: ಡ್ರಾಪ್-ಡೌನ್ ಮೆನುವಿನಿಂದ ಶೇಖರಣಾ ಗುರಿ ಪ್ರಕಾರವನ್ನು ಆಯ್ಕೆ ಮಾಡಲು ಈ ನಿಯತಾಂಕವನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.

ಡೇಟಾ ಡೆಪ್ತ್: ಸೂಕ್ತವಾದ s ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಲು ಈ ನಿಯತಾಂಕವನ್ನು ಬಳಸಲಾಗುತ್ತದೆampಡ್ರಾಪ್-ಡೌನ್ ಮೆನುವಿನಿಂದ le ಆಳ.

ಸುಧಾರಿತ ಆಯ್ಕೆಗಳು
ಕೆಳಗಿನ ಚಿತ್ರವು ಸುಧಾರಿತ ಆಯ್ಕೆಗಳ ಟ್ಯಾಬ್ ಅನ್ನು ತೋರಿಸುತ್ತದೆ:

AXI ಡೀಬಗ್ ಹಬ್‌ಗೆ ಹಸ್ತಚಾಲಿತ ಸಂಪರ್ಕಕ್ಕಾಗಿ AXI4-ಸ್ಟ್ರೀಮ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ: ಸಕ್ರಿಯಗೊಳಿಸಿದಾಗ, ಈ ಆಯ್ಕೆಯು AXI ಡೀಬಗ್ ಹಬ್‌ಗೆ ಸಂಪರ್ಕಿಸಲು IP ಗಾಗಿ AXIS ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ನೀಡುತ್ತದೆ.
ಟ್ರಿಗ್ಗರ್ ಇನ್‌ಪುಟ್ ಇಂಟರ್‌ಫೇಸ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ: ಐಚ್ಛಿಕ ಟ್ರಿಗ್ಗರ್ ಇನ್‌ಪುಟ್ ಪೋರ್ಟ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ಈ ಆಯ್ಕೆಯನ್ನು ಪರಿಶೀಲಿಸಿ.
ಟ್ರಿಗ್ಗರ್ ಔಟ್‌ಪುಟ್ ಇಂಟರ್‌ಫೇಸ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿ: ಐಚ್ಛಿಕ ಟ್ರಿಗ್ಗರ್ ಔಟ್‌ಪುಟ್ ಪೋರ್ಟ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ಈ ಆಯ್ಕೆಯನ್ನು ಪರಿಶೀಲಿಸಿ.

ಇನ್ಪುಟ್ ಪೈಪ್ ಎಸ್tages: ಅನುಷ್ಠಾನ ಫಲಿತಾಂಶಗಳನ್ನು ಸುಧಾರಿಸಲು ತನಿಖೆಗಾಗಿ ನೀವು ಸೇರಿಸಲು ಬಯಸುವ ರೆಜಿಸ್ಟರ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು ಆಯ್ಕೆಮಾಡಿ. ಈ ನಿಯತಾಂಕವು ಎಲ್ಲಾ ಶೋಧಕಗಳಿಗೆ ಅನ್ವಯಿಸುತ್ತದೆ.
ಸುಧಾರಿತ ಟ್ರಿಗ್ಗರ್: ರಾಜ್ಯದ ಯಂತ್ರ-ಆಧಾರಿತ ಪ್ರಚೋದಕ ಅನುಕ್ರಮವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ಪರಿಶೀಲಿಸಿ.

ಔಟ್‌ಪುಟ್ ಉತ್ಪಾದನೆ
ವಿವರಗಳಿಗಾಗಿ, Vivado ವಿನ್ಯಾಸ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಯನ್ನು ನೋಡಿ: IP (UG896) ಜೊತೆಗೆ ವಿನ್ಯಾಸ.

ಕೋರ್ ಅನ್ನು ನಿರ್ಬಂಧಿಸುವುದು

ಅಗತ್ಯವಿರುವ ನಿರ್ಬಂಧಗಳು
ILA ಕೋರ್ XDC ಅನ್ನು ಒಳಗೊಂಡಿದೆ file ಗಡಿಯಾರ ಡೊಮೇನ್ ಕ್ರಾಸಿಂಗ್ ಸಿಂಕ್ರೊನೈಸೇಶನ್ ಪಥಗಳ ಮಿತಿಮೀರಿದ ನಿರ್ಬಂಧವನ್ನು ತಡೆಗಟ್ಟಲು ಸೂಕ್ತವಾದ ತಪ್ಪು ಮಾರ್ಗ ನಿರ್ಬಂಧಗಳನ್ನು ಒಳಗೊಂಡಿದೆ. ILA ಕೋರ್‌ನ clk ಇನ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗೆ ಸಂಪರ್ಕಗೊಂಡಿರುವ ಗಡಿಯಾರ ಸಂಕೇತವು ನಿಮ್ಮ ವಿನ್ಯಾಸದಲ್ಲಿ ಸರಿಯಾಗಿ ನಿರ್ಬಂಧಿಸಲ್ಪಟ್ಟಿದೆ ಎಂದು ನಿರೀಕ್ಷಿಸಲಾಗಿದೆ.

ಸಾಧನ, ಪ್ಯಾಕೇಜ್ ಮತ್ತು ಸ್ಪೀಡ್ ಗ್ರೇಡ್ ಆಯ್ಕೆಗಳು
ಈ ವಿಭಾಗವು ಈ IP ಕೋರ್‌ಗೆ ಅನ್ವಯಿಸುವುದಿಲ್ಲ.

ಗಡಿಯಾರ ಆವರ್ತನಗಳು
ಈ ವಿಭಾಗವು ಈ IP ಕೋರ್‌ಗೆ ಅನ್ವಯಿಸುವುದಿಲ್ಲ.

ಗಡಿಯಾರ ನಿರ್ವಹಣೆ
ಈ ವಿಭಾಗವು ಈ IP ಕೋರ್‌ಗೆ ಅನ್ವಯಿಸುವುದಿಲ್ಲ.
ಗಡಿಯಾರ ನಿಯೋಜನೆ
ಈ ವಿಭಾಗವು ಈ IP ಕೋರ್‌ಗೆ ಅನ್ವಯಿಸುವುದಿಲ್ಲ.
ಬ್ಯಾಂಕಿಂಗ್
ಈ ವಿಭಾಗವು ಈ IP ಕೋರ್‌ಗೆ ಅನ್ವಯಿಸುವುದಿಲ್ಲ.

ಟ್ರಾನ್ಸ್ಸಿವರ್ ನಿಯೋಜನೆ
ಈ ವಿಭಾಗವು ಈ IP ಕೋರ್‌ಗೆ ಅನ್ವಯಿಸುವುದಿಲ್ಲ.
I/O ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಮತ್ತು ಪ್ಲೇಸ್‌ಮೆಂಟ್
ಈ ವಿಭಾಗವು ಈ IP ಕೋರ್‌ಗೆ ಅನ್ವಯಿಸುವುದಿಲ್ಲ.

ಸಿಮ್ಯುಲೇಶನ್

Vivado® ಸಿಮ್ಯುಲೇಶನ್ ಘಟಕಗಳ ಬಗ್ಗೆ ಸಮಗ್ರ ಮಾಹಿತಿಗಾಗಿ, ಹಾಗೆಯೇ ಬೆಂಬಲಿತ ಮೂರನೇ ವ್ಯಕ್ತಿಯ ಪರಿಕರಗಳನ್ನು ಬಳಸುವ ಬಗ್ಗೆ ಮಾಹಿತಿಗಾಗಿ, Vivado ವಿನ್ಯಾಸ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ನೋಡಿ: ಲಾಜಿಕ್ ಸಿಮ್ಯುಲೇಶನ್ (UG900).

ಸಂಶ್ಲೇಷಣೆ ಮತ್ತು ಅನುಷ್ಠಾನ
ಸಂಶ್ಲೇಷಣೆ ಮತ್ತು ಅನುಷ್ಠಾನದ ಕುರಿತು ವಿವರಗಳಿಗಾಗಿ, Vivado ವಿನ್ಯಾಸ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ನೋಡಿ: IP (UG896) ಜೊತೆಗೆ ವಿನ್ಯಾಸ.

ಡೀಬಗ್ ಮಾಡಲಾಗುತ್ತಿದೆ

ಈ ಅನುಬಂಧವು Xilinx® ಬೆಂಬಲದಲ್ಲಿ ಲಭ್ಯವಿರುವ ಸಂಪನ್ಮೂಲಗಳ ಕುರಿತು ವಿವರಗಳನ್ನು ಒಳಗೊಂಡಿದೆ webಸೈಟ್ ಮತ್ತು ಡೀಬಗ್ ಮಾಡುವ ಉಪಕರಣಗಳು. IP ಗೆ ಪರವಾನಗಿ ಕೀ ಅಗತ್ಯವಿದ್ದರೆ, ಕೀಲಿಯನ್ನು ಪರಿಶೀಲಿಸಬೇಕು. Vivado® ವಿನ್ಯಾಸ ಉಪಕರಣಗಳು ಹರಿವಿನ ಮೂಲಕ ಪರವಾನಗಿ ಪಡೆದ IP ಅನ್ನು ಗೇಟಿಂಗ್ ಮಾಡಲು ಹಲವಾರು ಪರವಾನಗಿ ಚೆಕ್‌ಪಾಯಿಂಟ್‌ಗಳನ್ನು ಹೊಂದಿವೆ. ಪರವಾನಗಿ ಪರಿಶೀಲನೆ ಯಶಸ್ವಿಯಾದರೆ, IP ಉತ್ಪಾದನೆಯನ್ನು ಮುಂದುವರಿಸಬಹುದು. ಇಲ್ಲದಿದ್ದರೆ, ಪೀಳಿಗೆಯು ದೋಷದೊಂದಿಗೆ ಸ್ಥಗಿತಗೊಳ್ಳುತ್ತದೆ. ಪರವಾನಗಿ ಚೆಕ್‌ಪೋಸ್ಟ್‌ಗಳನ್ನು ಈ ಕೆಳಗಿನ ಪರಿಕರಗಳಿಂದ ಜಾರಿಗೊಳಿಸಲಾಗಿದೆ:

ವಿವಾಡೋ ಸಿಂಥೆಸಿಸ್

ವಿವಾದೋ ಅನುಷ್ಠಾನ
write_bitstream (Tcl ಆಜ್ಞೆ)

ಪ್ರಮುಖ! ಚೆಕ್‌ಪೋಸ್ಟ್‌ಗಳಲ್ಲಿ IP ಪರವಾನಗಿ ಮಟ್ಟವನ್ನು ನಿರ್ಲಕ್ಷಿಸಲಾಗಿದೆ. ಮಾನ್ಯವಾದ ಪರವಾನಗಿ ಅಸ್ತಿತ್ವದಲ್ಲಿದೆ ಎಂದು ಪರೀಕ್ಷೆಯು ಖಚಿತಪಡಿಸುತ್ತದೆ. ಇದು IP ಪರವಾನಗಿ ಮಟ್ಟವನ್ನು ಪರಿಶೀಲಿಸುವುದಿಲ್ಲ.

Xilinx.com ನಲ್ಲಿ ಸಹಾಯವನ್ನು ಹುಡುಕಲಾಗುತ್ತಿದೆ

ಕೋರ್ ಅನ್ನು ಬಳಸುವಾಗ ವಿನ್ಯಾಸ ಮತ್ತು ಡೀಬಗ್ ಪ್ರಕ್ರಿಯೆಯಲ್ಲಿ ಸಹಾಯ ಮಾಡಲು, Xilinx ಬೆಂಬಲ web ಪುಟವು ಉತ್ಪನ್ನ ದಾಖಲಾತಿ, ಬಿಡುಗಡೆ ಟಿಪ್ಪಣಿಗಳು, ಉತ್ತರ ದಾಖಲೆಗಳು, ತಿಳಿದಿರುವ ಸಮಸ್ಯೆಗಳ ಬಗ್ಗೆ ಮಾಹಿತಿ ಮತ್ತು ಹೆಚ್ಚಿನ ಉತ್ಪನ್ನ ಬೆಂಬಲವನ್ನು ಪಡೆಯಲು ಲಿಂಕ್‌ಗಳಂತಹ ಪ್ರಮುಖ ಸಂಪನ್ಮೂಲಗಳನ್ನು ಒಳಗೊಂಡಿದೆ. Xilinx ಸಮುದಾಯ ವೇದಿಕೆಗಳು ಸಹ ಲಭ್ಯವಿದೆ, ಅಲ್ಲಿ ಸದಸ್ಯರು Xilinx ಪರಿಹಾರಗಳ ಬಗ್ಗೆ ಕಲಿಯಬಹುದು, ಭಾಗವಹಿಸಬಹುದು, ಹಂಚಿಕೊಳ್ಳಬಹುದು ಮತ್ತು ಪ್ರಶ್ನೆಗಳನ್ನು ಕೇಳಬಹುದು.

ದಾಖಲೀಕರಣ
ಈ ಉತ್ಪನ್ನ ಮಾರ್ಗದರ್ಶಿಯು ಕೋರ್‌ಗೆ ಸಂಬಂಧಿಸಿದ ಮುಖ್ಯ ದಾಖಲೆಯಾಗಿದೆ. ಈ ಮಾರ್ಗದರ್ಶಿ, ವಿನ್ಯಾಸ ಪ್ರಕ್ರಿಯೆಯಲ್ಲಿ ಸಹಾಯ ಮಾಡುವ ಎಲ್ಲಾ ಉತ್ಪನ್ನಗಳಿಗೆ ಸಂಬಂಧಿಸಿದ ದಾಖಲಾತಿಗಳೊಂದಿಗೆ, Xilinx ಬೆಂಬಲದಲ್ಲಿ ಕಾಣಬಹುದು web ಪುಟ ಅಥವಾ Xilinx® ಡಾಕ್ಯುಮೆಂಟೇಶನ್ ನ್ಯಾವಿಗೇಟರ್ ಅನ್ನು ಬಳಸುವ ಮೂಲಕ. ಡೌನ್‌ಲೋಡ್‌ಗಳ ಪುಟದಿಂದ Xilinx ಡಾಕ್ಯುಮೆಂಟೇಶನ್ ನ್ಯಾವಿಗೇಟರ್ ಅನ್ನು ಡೌನ್‌ಲೋಡ್ ಮಾಡಿ. ಈ ಉಪಕರಣ ಮತ್ತು ಲಭ್ಯವಿರುವ ವೈಶಿಷ್ಟ್ಯಗಳ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ಅನುಸ್ಥಾಪನೆಯ ನಂತರ ಆನ್‌ಲೈನ್ ಸಹಾಯವನ್ನು ತೆರೆಯಿರಿ.

ಉತ್ತರ ದಾಖಲೆಗಳು
ಉತ್ತರ ದಾಖಲೆಗಳು ಸಾಮಾನ್ಯವಾಗಿ ಎದುರಾಗುವ ಸಮಸ್ಯೆಗಳ ಬಗ್ಗೆ ಮಾಹಿತಿಯನ್ನು ಒಳಗೊಂಡಿರುತ್ತದೆ, ಈ ಸಮಸ್ಯೆಗಳನ್ನು ಹೇಗೆ ಪರಿಹರಿಸುವುದು ಎಂಬುದರ ಕುರಿತು ಸಹಾಯಕವಾದ ಮಾಹಿತಿ ಮತ್ತು Xilinx ಉತ್ಪನ್ನದೊಂದಿಗೆ ತಿಳಿದಿರುವ ಯಾವುದೇ ಸಮಸ್ಯೆಗಳು. ಲಭ್ಯವಿರುವ ಅತ್ಯಂತ ನಿಖರವಾದ ಮಾಹಿತಿಗೆ ಬಳಕೆದಾರರು ಪ್ರವೇಶವನ್ನು ಹೊಂದಿದ್ದಾರೆ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಲು ಉತ್ತರ ದಾಖಲೆಗಳನ್ನು ಪ್ರತಿದಿನ ರಚಿಸಲಾಗುತ್ತದೆ ಮತ್ತು ನಿರ್ವಹಿಸಲಾಗುತ್ತದೆ. ಮುಖ್ಯ Xilinx ಬೆಂಬಲದಲ್ಲಿರುವ ಹುಡುಕಾಟ ಬೆಂಬಲ ಪೆಟ್ಟಿಗೆಯನ್ನು ಬಳಸಿಕೊಂಡು ಈ ಕೋರ್ಗಾಗಿ ಉತ್ತರ ದಾಖಲೆಗಳನ್ನು ಕಂಡುಹಿಡಿಯಬಹುದು web ಪುಟ. ನಿಮ್ಮ ಹುಡುಕಾಟ ಫಲಿತಾಂಶಗಳನ್ನು ಗರಿಷ್ಠಗೊಳಿಸಲು, ಕೀವರ್ಡ್‌ಗಳನ್ನು ಬಳಸಿ:

ಉತ್ಪನ್ನದ ಹೆಸರು
ಉಪಕರಣ ಸಂದೇಶ(ಗಳು)
ಎದುರಿಸಿದ ಸಮಸ್ಯೆಯ ಸಾರಾಂಶ

ಫಲಿತಾಂಶಗಳನ್ನು ಮತ್ತಷ್ಟು ಗುರಿಪಡಿಸಲು ಫಲಿತಾಂಶಗಳನ್ನು ಹಿಂತಿರುಗಿಸಿದ ನಂತರ ಫಿಲ್ಟರ್ ಹುಡುಕಾಟ ಲಭ್ಯವಿದೆ.

ತಾಂತ್ರಿಕ ಬೆಂಬಲ
ಉತ್ಪನ್ನ ದಾಖಲಾತಿಯಲ್ಲಿ ವಿವರಿಸಿದಂತೆ ಬಳಸಿದಾಗ Xilinx ಈ LogiCORE™ IP ಉತ್ಪನ್ನಕ್ಕಾಗಿ Xilinx ಸಮುದಾಯ ವೇದಿಕೆಗಳಲ್ಲಿ ತಾಂತ್ರಿಕ ಬೆಂಬಲವನ್ನು ಒದಗಿಸುತ್ತದೆ. ನೀವು ಈ ಕೆಳಗಿನವುಗಳಲ್ಲಿ ಯಾವುದನ್ನಾದರೂ ಮಾಡಿದರೆ Xilinx ಸಮಯ, ಕ್ರಿಯಾತ್ಮಕತೆ ಅಥವಾ ಬೆಂಬಲವನ್ನು ಖಾತರಿಪಡಿಸುವುದಿಲ್ಲ:

ದಾಖಲಾತಿಯಲ್ಲಿ ವ್ಯಾಖ್ಯಾನಿಸದ ಸಾಧನಗಳಲ್ಲಿ ಪರಿಹಾರವನ್ನು ಅಳವಡಿಸಿ.

ಉತ್ಪನ್ನ ದಾಖಲಾತಿಯಲ್ಲಿ ಅನುಮತಿಸಲಾದ ಪರಿಹಾರವನ್ನು ಕಸ್ಟಮೈಸ್ ಮಾಡಿ.
ಮಾರ್ಪಡಿಸಬೇಡಿ ಎಂದು ಲೇಬಲ್ ಮಾಡಲಾದ ವಿನ್ಯಾಸದ ಯಾವುದೇ ವಿಭಾಗವನ್ನು ಬದಲಾಯಿಸಿ.

ಪ್ರಶ್ನೆಗಳನ್ನು ಕೇಳಲು, Xilinx ಸಮುದಾಯ ವೇದಿಕೆಗಳಿಗೆ ನ್ಯಾವಿಗೇಟ್ ಮಾಡಿ.

ಹೆಚ್ಚುವರಿ ಸಂಪನ್ಮೂಲಗಳು ಮತ್ತು ಕಾನೂನು ಸೂಚನೆಗಳು

Xilinx ಸಂಪನ್ಮೂಲಗಳು
ಉತ್ತರಗಳು, ಡಾಕ್ಯುಮೆಂಟೇಶನ್, ಡೌನ್‌ಲೋಡ್‌ಗಳು ಮತ್ತು ಫೋರಮ್‌ಗಳಂತಹ ಬೆಂಬಲ ಸಂಪನ್ಮೂಲಗಳಿಗಾಗಿ, Xilinx ಬೆಂಬಲವನ್ನು ನೋಡಿ.

ಡಾಕ್ಯುಮೆಂಟೇಶನ್ ನ್ಯಾವಿಗೇಟರ್ ಮತ್ತು ವಿನ್ಯಾಸ ಕೇಂದ್ರಗಳು
Xilinx® ಡಾಕ್ಯುಮೆಂಟೇಶನ್ ನ್ಯಾವಿಗೇಟರ್ (DocNav) Xilinx ಡಾಕ್ಯುಮೆಂಟ್‌ಗಳು, ವೀಡಿಯೊಗಳು ಮತ್ತು ಬೆಂಬಲ ಸಂಪನ್ಮೂಲಗಳಿಗೆ ಪ್ರವೇಶವನ್ನು ಒದಗಿಸುತ್ತದೆ, ಅದನ್ನು ನೀವು ಫಿಲ್ಟರ್ ಮಾಡಬಹುದು ಮತ್ತು ಮಾಹಿತಿಯನ್ನು ಹುಡುಕಲು ಹುಡುಕಬಹುದು. DocNav ತೆರೆಯಲು:

• Vivado® IDE ನಿಂದ, ಸಹಾಯ → ಡಾಕ್ಯುಮೆಂಟೇಶನ್ ಮತ್ತು ಟ್ಯುಟೋರಿಯಲ್‌ಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ.
• Windows ನಲ್ಲಿ, Start → All Programs → Xilinx ವಿನ್ಯಾಸ ಪರಿಕರಗಳು → DocNav ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಿ.
• Linux ಕಮಾಂಡ್ ಪ್ರಾಂಪ್ಟಿನಲ್ಲಿ, docnav ಅನ್ನು ನಮೂದಿಸಿ.

Xilinx ಡಿಸೈನ್ ಹಬ್‌ಗಳು ವಿನ್ಯಾಸ ಕಾರ್ಯಗಳು ಮತ್ತು ಇತರ ವಿಷಯಗಳ ಮೂಲಕ ಆಯೋಜಿಸಲಾದ ದಾಖಲಾತಿಗೆ ಲಿಂಕ್‌ಗಳನ್ನು ಒದಗಿಸುತ್ತವೆ, ಇದನ್ನು ನೀವು ಪ್ರಮುಖ ಪರಿಕಲ್ಪನೆಗಳನ್ನು ಕಲಿಯಲು ಮತ್ತು ಪದೇ ಪದೇ ಕೇಳಲಾಗುವ ಪ್ರಶ್ನೆಗಳನ್ನು ಪರಿಹರಿಸಲು ಬಳಸಬಹುದು. ವಿನ್ಯಾಸ ಕೇಂದ್ರಗಳನ್ನು ಪ್ರವೇಶಿಸಲು:

DocNav ನಲ್ಲಿ, ವಿನ್ಯಾಸ ಕೇಂದ್ರಗಳನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ View ಟ್ಯಾಬ್.
Xilinx ನಲ್ಲಿ webಸೈಟ್, ಡಿಸೈನ್ ಹಬ್ಸ್ ಪುಟವನ್ನು ನೋಡಿ.

ಗಮನಿಸಿ: DocNav ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, Xilinx ನಲ್ಲಿ ಡಾಕ್ಯುಮೆಂಟೇಶನ್ ನ್ಯಾವಿಗೇಟರ್ ಪುಟವನ್ನು ನೋಡಿ webಸೈಟ್.

ಉಲ್ಲೇಖಗಳು
ಈ ದಾಖಲೆಗಳು ಈ ಮಾರ್ಗದರ್ಶಿಯೊಂದಿಗೆ ಉಪಯುಕ್ತವಾದ ಪೂರಕ ವಸ್ತುಗಳನ್ನು ಒದಗಿಸುತ್ತವೆ:

Vivado ವಿನ್ಯಾಸ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಮತ್ತು ಡೀಬಗ್ ಮಾಡುವಿಕೆ (UG908)

Vivado ಡಿಸೈನ್ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: IP (UG896) ಜೊತೆಗೆ ವಿನ್ಯಾಸ
ವಿವಾಡೋ ಡಿಸೈನ್ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ಐಪಿ ಇಂಟಿಗ್ರೇಟರ್ (ಯುಜಿ994) ಬಳಸಿಕೊಂಡು ಐಪಿ ಉಪವ್ಯವಸ್ಥೆಗಳನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸುವುದು
Vivado ವಿನ್ಯಾಸ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ಪ್ರಾರಂಭಿಸಲಾಗುತ್ತಿದೆ (UG910)

ವಿವಾಡೋ ಡಿಸೈನ್ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ಲಾಜಿಕ್ ಸಿಮ್ಯುಲೇಶನ್ (UG900)
Vivado ವಿನ್ಯಾಸ ಸೂಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ: ಅನುಷ್ಠಾನ (UG904)
ISE ನಿಂದ ವಿವಾಡೊ ವಿನ್ಯಾಸ ಸೂಟ್ ವಲಸೆ ಮಾರ್ಗದರ್ಶಿ (UG911)

AXI ಪ್ರೋಟೋಕಾಲ್ ಪರೀಕ್ಷಕ LogiCORE IP ಉತ್ಪನ್ನ ಮಾರ್ಗದರ್ಶಿ (PG101)
AXI4-ಸ್ಟ್ರೀಮ್ ಪ್ರೋಟೋಕಾಲ್ ಪರಿಶೀಲಕ LogiCORE IP ಉತ್ಪನ್ನ ಮಾರ್ಗದರ್ಶಿ (PG145)

ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ
ಕೆಳಗಿನ ಕೋಷ್ಟಕವು ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ಗಾಗಿ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸವನ್ನು ತೋರಿಸುತ್ತದೆ.

ವಿಭಾಗ	ಪರಿಷ್ಕರಣೆ ಸಾರಾಂಶ
11/23/2020 ಆವೃತ್ತಿ 1.1
ಆರಂಭಿಕ ಬಿಡುಗಡೆ.	ಎನ್/ಎ

ದಯವಿಟ್ಟು ಓದಿ: ಪ್ರಮುಖ ಕಾನೂನು ಸೂಚನೆಗಳು
ಇಲ್ಲಿ ನಿಮಗೆ ಬಹಿರಂಗಪಡಿಸಿದ ಮಾಹಿತಿಯನ್ನು ("ಮೆಟೀರಿಯಲ್ಸ್") Xilinx ಉತ್ಪನ್ನಗಳ ಆಯ್ಕೆ ಮತ್ತು ಬಳಕೆಗಾಗಿ ಮಾತ್ರ ಒದಗಿಸಲಾಗಿದೆ. ಅನ್ವಯವಾಗುವ ಕಾನೂನಿನಿಂದ ಅನುಮತಿಸಲಾದ ಗರಿಷ್ಟ ಮಟ್ಟಿಗೆ: (1) ಮೆಟೀರಿಯಲ್‌ಗಳನ್ನು "ಇರುವಂತೆ" ಲಭ್ಯವಾಗುವಂತೆ ಮಾಡಲಾಗಿದೆ ಮತ್ತು ಎಲ್ಲಾ ದೋಷಗಳೊಂದಿಗೆ, Xilinx ಈ ಮೂಲಕ ಎಲ್ಲಾ ವಾರಂಟಿಗಳು ಮತ್ತು ಷರತ್ತುಗಳನ್ನು ನಿರಾಕರಿಸುತ್ತದೆ, ವ್ಯಕ್ತಪಡಿಸಿದ, ಸೂಚಿಸಿದ, ಅಥವಾ ಶಾಸನಬದ್ಧ, ಆದರೆ ಮಿತಿಯಿಲ್ಲದ, ಸೀಮಿತವಲ್ಲ -ಉಲ್ಲಂಘನೆ, ಅಥವಾ ಯಾವುದೇ ನಿರ್ದಿಷ್ಟ ಉದ್ದೇಶಕ್ಕಾಗಿ ಫಿಟ್ನೆಸ್; ಮತ್ತು (2) ವಸ್ತುಗಳಿಗೆ ಸಂಬಂಧಿಸಿದ, ಅಥವಾ ಅದಕ್ಕೆ ಸಂಬಂಧಿಸಿದಂತೆ ಉಂಟಾಗುವ ಯಾವುದೇ ರೀತಿಯ ಅಥವಾ ಸ್ವಭಾವದ ಯಾವುದೇ ನಷ್ಟ ಅಥವಾ ಹಾನಿಗೆ (ಒಪ್ಪಂದ ಅಥವಾ ಹಿಂಸೆಯಲ್ಲಿ, ನಿರ್ಲಕ್ಷ್ಯ ಸೇರಿದಂತೆ ಅಥವಾ ಯಾವುದೇ ಹೊಣೆಗಾರಿಕೆಯ ಸಿದ್ಧಾಂತದ ಅಡಿಯಲ್ಲಿ) Xilinx ಜವಾಬ್ದಾರನಾಗಿರುವುದಿಲ್ಲ (ವಸ್ತುಗಳ ನಿಮ್ಮ ಬಳಕೆಯನ್ನು ಒಳಗೊಂಡಂತೆ), ಯಾವುದೇ ನೇರ, ಪರೋಕ್ಷ, ವಿಶೇಷ, ಪ್ರಾಸಂಗಿಕ, ಅಥವಾ ಪರಿಣಾಮವಾಗಿ ನಷ್ಟ ಅಥವಾ ಹಾನಿ (ಡೇಟಾದ ನಷ್ಟ, ಲಾಭಗಳು, ಸದ್ಭಾವನೆ, ಅಥವಾ ಯಾವುದೇ ರೀತಿಯ ನಷ್ಟ ಅಥವಾ ಯಾವುದೇ ಕ್ರಮದ ಪರಿಣಾಮವಾಗಿ ಅನುಭವಿಸಿದ ಹಾನಿ ಸೇರಿದಂತೆ) ಮೂರನೇ ವ್ಯಕ್ತಿಯಿಂದ) ಅಂತಹ ಹಾನಿ ಅಥವಾ ನಷ್ಟವು ಸಮಂಜಸವಾಗಿ ನಿರೀಕ್ಷಿತವಾಗಿದ್ದರೂ ಅಥವಾ Xilinx ಗೆ ಅದರ ಸಾಧ್ಯತೆಯ ಬಗ್ಗೆ ಸಲಹೆ ನೀಡಿದ್ದರೂ ಸಹ.

ಮೆಟೀರಿಯಲ್ಸ್‌ನಲ್ಲಿರುವ ಯಾವುದೇ ದೋಷಗಳನ್ನು ಸರಿಪಡಿಸಲು ಅಥವಾ ಮೆಟೀರಿಯಲ್‌ಗಳಿಗೆ ಅಥವಾ ಉತ್ಪನ್ನದ ವಿಶೇಷಣಗಳಿಗೆ ನವೀಕರಣಗಳ ಕುರಿತು ನಿಮಗೆ ತಿಳಿಸಲು Xilinx ಯಾವುದೇ ಬಾಧ್ಯತೆಯನ್ನು ಹೊಂದಿರುವುದಿಲ್ಲ. ನೀವು ಪೂರ್ವ ಲಿಖಿತ ಒಪ್ಪಿಗೆಯಿಲ್ಲದೆ ವಸ್ತುಗಳನ್ನು ಪುನರುತ್ಪಾದಿಸಲು, ಮಾರ್ಪಡಿಸಲು, ವಿತರಿಸಲು ಅಥವಾ ಸಾರ್ವಜನಿಕವಾಗಿ ಪ್ರದರ್ಶಿಸಲು ಸಾಧ್ಯವಿಲ್ಲ. ಕೆಲವು ಉತ್ಪನ್ನಗಳು Xilinx ನ ಸೀಮಿತ ಖಾತರಿಯ ನಿಯಮಗಳು ಮತ್ತು ಷರತ್ತುಗಳಿಗೆ ಒಳಪಟ್ಟಿರುತ್ತವೆ, ದಯವಿಟ್ಟು Xilinx ನ ಮಾರಾಟದ ನಿಯಮಗಳನ್ನು ನೋಡಿ viewನಲ್ಲಿ ed https://www.xilinx.com/legal.htm#tos; IP ಕೋರ್‌ಗಳು ನಿಮಗೆ Xilinx ನೀಡಿದ ಪರವಾನಗಿಯಲ್ಲಿರುವ ಖಾತರಿ ಮತ್ತು ಬೆಂಬಲ ನಿಯಮಗಳಿಗೆ ಒಳಪಟ್ಟಿರಬಹುದು. Xilinx ಉತ್ಪನ್ನಗಳನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸಲಾಗಿಲ್ಲ ಅಥವಾ ವಿಫಲ-ಸುರಕ್ಷಿತವಾಗಿರಲು ಅಥವಾ ವಿಫಲ-ಸುರಕ್ಷಿತ ಕಾರ್ಯಕ್ಷಮತೆಯ ಅಗತ್ಯವಿರುವ ಯಾವುದೇ ಅಪ್ಲಿಕೇಶನ್‌ನಲ್ಲಿ ಬಳಸಲು ಉದ್ದೇಶಿಸಿಲ್ಲ; ಅಂತಹ ನಿರ್ಣಾಯಕ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಲ್ಲಿ Xilinx ಉತ್ಪನ್ನಗಳ ಬಳಕೆಗಾಗಿ ನೀವು ಏಕೈಕ ಅಪಾಯ ಮತ್ತು ಹೊಣೆಗಾರಿಕೆಯನ್ನು ಹೊಂದಿದ್ದೀರಿ, ದಯವಿಟ್ಟು Xilinx ನ ಮಾರಾಟದ ನಿಯಮಗಳನ್ನು ನೋಡಿ viewನಲ್ಲಿ ed https://www.xilinx.com/legal.htm#tos.
ಈ ಡಾಕ್ಯುಮೆಂಟ್ ಪ್ರಾಥಮಿಕ ಮಾಹಿತಿಯನ್ನು ಒಳಗೊಂಡಿದೆ ಮತ್ತು ಸೂಚನೆ ಇಲ್ಲದೆ ಬದಲಾವಣೆಗೆ ಒಳಪಟ್ಟಿರುತ್ತದೆ. ಇಲ್ಲಿ ಒದಗಿಸಲಾದ ಮಾಹಿತಿಯು ಇನ್ನೂ ಮಾರಾಟಕ್ಕೆ ಲಭ್ಯವಿಲ್ಲದ ಉತ್ಪನ್ನಗಳು ಮತ್ತು/ಅಥವಾ ಸೇವೆಗಳಿಗೆ ಸಂಬಂಧಿಸಿದೆ, ಮತ್ತು ಕೇವಲ ಮಾಹಿತಿ ಉದ್ದೇಶಗಳಿಗಾಗಿ ಒದಗಿಸಲಾಗಿದೆ ಮತ್ತು ಉದ್ದೇಶಿಸಿಲ್ಲ, ಅಥವಾ ಉದ್ದೇಶಿಸಿಲ್ಲ, ಅಥವಾ ಉಲ್ಲೇಖಿಸಲಾದ ಉತ್ಪನ್ನಗಳು ಮತ್ತು/ಅಥವಾ ಸೇವೆಗಳ ವ್ಯಾಪಾರೀಕರಣಕ್ಕೆ ಪ್ರಯತ್ನಿಸಲಾಗಿದೆ. ಇಲ್ಲಿ.

ಆಟೋಮೋಟಿವ್ ಅಪ್ಲಿಕೇಶನ್‌ಗಳ ಹಕ್ಕು ನಿರಾಕರಣೆ
ಆಟೋಮೋಟಿವ್ ಉತ್ಪನ್ನಗಳು (ಭಾಗ ಸಂಖ್ಯೆಯಲ್ಲಿ "XA" ಎಂದು ಗುರುತಿಸಲಾಗಿದೆ) ಏರ್‌ಬ್ಯಾಗ್‌ಗಳ ನಿಯೋಜನೆಯಲ್ಲಿ ಬಳಸಲು ಅಥವಾ ಅಪ್ಲಿಕೇಶನ್‌ಗಳ ಬಳಕೆಗೆ ("ವ್ಯಾಪಾರದ" ನಿಯಂತ್ರಣಕ್ಕೆ ಪರಿಣಾಮ ಬೀರುವ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಲ್ಲಿ ಬಳಸಲು ಸಮರ್ಥನೆಯನ್ನು ಹೊಂದಿಲ್ಲ. ಪರಿಕಲ್ಪನೆ ಅಥವಾ ಪುನರುಜ್ಜೀವನದ ವೈಶಿಷ್ಟ್ಯವು ಸ್ಥಿರವಾಗಿದೆ ISO 26262 ಆಟೋಮೋಟಿವ್ ಸೇಫ್ಟಿ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ("ಸುರಕ್ಷತಾ ವಿನ್ಯಾಸ") ಜೊತೆಗೆ. ಗ್ರಾಹಕರು, ಉತ್ಪನ್ನಗಳನ್ನು ಸಂಯೋಜಿಸುವ ಯಾವುದೇ ಸಿಸ್ಟಮ್‌ಗಳನ್ನು ಬಳಸುವ ಅಥವಾ ವಿತರಿಸುವ ಮೊದಲು, ಸುರಕ್ಷತಾ ಉದ್ದೇಶಗಳಿಗಾಗಿ ಅಂತಹ ವ್ಯವಸ್ಥೆಗಳನ್ನು ಸಂಪೂರ್ಣವಾಗಿ ಪರೀಕ್ಷಿಸಬೇಕು. ಸುರಕ್ಷತಾ ವಿನ್ಯಾಸವಿಲ್ಲದೆ ಸುರಕ್ಷತಾ ಅಪ್ಲಿಕೇಶನ್‌ನಲ್ಲಿ ಉತ್ಪನ್ನಗಳ ಬಳಕೆಯು ಸಂಪೂರ್ಣವಾಗಿ ಗ್ರಾಹಕರ ಅಪಾಯದಲ್ಲಿದೆ, ಅನ್ವಯವಾಗುವ ಕಾನೂನುಗಳು ಮತ್ತು ಉತ್ಪನ್ನಗಳ ನಿಯಂತ್ರಣದ ಮಿತಿಗಳಿಗೆ ಮಾತ್ರ ಒಳಪಟ್ಟಿರುತ್ತದೆ.
ಕೃತಿಸ್ವಾಮ್ಯ 2020 Xilinx, Inc. Xilinx, Xilinx ಲೋಗೋ, Alveo, Artix, Kintex, Spartan, Versal, Vivado, Zynq, ಮತ್ತು ಇಲ್ಲಿ ಸೇರಿಸಲಾದ ಇತರ ಗೊತ್ತುಪಡಿಸಿದ ಬ್ರ್ಯಾಂಡ್‌ಗಳು ಯುನೈಟೆಡ್ ಸ್ಟೇಟ್ಸ್ ಮತ್ತು ಇತರ ದೇಶಗಳಲ್ಲಿ Xilinx ನ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಎಲ್ಲಾ ಇತರ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳು ಆಯಾ ಮಾಲೀಕರ ಆಸ್ತಿಯಾಗಿದೆ.PG357 (v1.1) ನವೆಂಬರ್ 23, 2020, AXI4-ಸ್ಟ್ರೀಮ್ ಇಂಟರ್ಫೇಸ್ v1.1 ಜೊತೆಗೆ ILA
PDF ಡೌನ್‌ಲೋಡ್ ಮಾಡಿ: Xilinx AXI4-ಸ್ಟ್ರೀಮ್ ಇಂಟಿಗ್ರೇಟೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ ಮಾರ್ಗದರ್ಶಿ

ಉಲ್ಲೇಖಗಳು

ಬಳಕೆದಾರ ಕೈಪಿಡಿ