Xilinx AXI4-Stream Integrated Logic Analyzer Guide

AXI4-اسٽريم انٽرفيس ڪور سان گڏ Integrated Logic Analyzer (ILA) هڪ حسب ضرورت منطقي تجزيه ڪندڙ IP آهي جيڪو ڪنهن ڊيزائن جي اندروني سگنلن ۽ انٽرفيس کي مانيٽر ڪرڻ لاءِ استعمال ڪري سگهجي ٿو. ILA ڪور ۾ جديد منطق تجزيه نگارن جون ڪيتريون ئي جديد خصوصيتون شامل آهن، جن ۾ بوليان ٽرگر مساواتون ۽ ايج ٽرانزيشن ٽرگرز شامل آهن. ڪور پڻ پيش ڪري ٿو انٽرفيس ڊيبگنگ ۽ نگراني جي صلاحيت سان گڏ پروٽوڪول چيڪنگ لاءِ ميموري-ميپ ٿيل AXI ۽ AXI4-اسٽريم. ڇاڪاڻ ته ILA ڪور جي نگراني ڪئي پئي وڃي ڊيزائن سان هم وقت سازي ڪئي وئي آهي، سڀني ڊيزائن جي گھڙي جي رڪاوٽون جيڪي توهان جي ڊيزائن تي لاڳو ٿين ٿيون اهي پڻ ILA ڪور جي اجزاء تي لاڳو ٿين ٿيون. ڊيزائن جي اندر انٽرفيس کي ڊيبگ ڪرڻ لاءِ، ILA IP کي Vivado® IP انٽيگريٽر ۾ بلاڪ ڊيزائن ۾ شامل ڪرڻ جي ضرورت آهي. اهڙي طرح، AXI4/AXI4-اسٽريم پروٽوڪول چيڪنگ آپشن کي فعال ڪري سگھجي ٿو ILA IP لاءِ IP انٽيگريٽر ۾. پروٽوڪول جي خلاف ورزيون وري موج ۾ ڏيکاري سگهجن ٿيون viewVivado منطق تجزيه نگار جو.

خاصيتون

استعمال ڪندڙ-چونڊيل نمبر پروب بندرگاهن ۽ تحقيق جي چوٽي.

استعمال ڪندڙ جي چونڊيل اسٽوريج جا مقصد جهڙوڪ بلاڪ رام ۽ الٽرا رام
گهڻن پروب بندرگاهن کي هڪ واحد ٽرگر حالت ۾ گڏ ڪري سگهجي ٿو.

صارف جي چونڊيل AXI سلاٽ AXI انٽرفيس کي ڊزائين ۾ ڊيبگ ڪرڻ لاءِ.
AXI انٽرفيس لاءِ ترتيب ڏيڻ جا اختيار بشمول انٽرفيس جا قسم ۽ ٽريس ايسampجي کوٽائي.

ڊيٽا ۽ ٽرگر ملڪيت جي تحقيقات لاء.
موازن جو تعداد ۽ چوٿون هر پروب لاءِ ۽ انفرادي بندرگاهن انٽرفيس اندر.

ان پٽ/آئوٽ پٽ ڪراس ٽرگرنگ انٽرفيس.
ان پٽ پروبس لاءِ قابل ترتيب پائپ لائننگ.

AXI4-MM ۽ AXI4-اسٽريم پروٽوڪول جي چڪاس.

ILA ڪور بابت وڌيڪ معلومات لاءِ، ڏسو Vivado Design Suite User Guide: Programming and Debugging (UG908).

IP حقيقتون

LogiCORE™ IP حقيقتن جي جدول
بنيادي خاصيتون
سپورٽ ڊوائيس خانداني1	Versal™ ACAP
سپورٽ ٿيل يوزر انٽرفيس	IEEE معيار 1149.1 - جيTAG
ڪور سان مهيا ڪيل
ڊيزائن Files	RTL
Exampلي ڊزائن	ويريلوگ
ٽيسٽ بينچ	مهيا نه ڪيو ويو
پابنديون File	Xilinx® ڊيزائن جي پابنديون (XDC)
نقلي ماڊل	مهيا نه ڪيو ويو
سپورٽ ٿيل S/W ڊرائيور	N/A
آزمائشي ڊيزائن فلوز2
ڊيزائن جي داخلا	Vivado® ڊيزائن سوٽ
سمجهاڻي	سپورٽ ٿيل سموليٽرز لاءِ، ڏسو Xilinx ڊيزائن جا اوزار: رليز نوٽس گائيڊ.
سنٿاس	Vivado Synthesis
حمايت
سڀ Vivado IP تبديلي لاگز	ماسٽر Vivado IP تبديلي لاگز: 72775
Xilinx سپورٽ web صفحو
نوٽس: 1. سپورٽ ٿيل ڊوائيسز جي مڪمل فهرست لاءِ، ڏسو Vivado® IP catalog. 2. اوزارن جي سپورٽ ٿيل ورزن لاءِ، ڏسو Xilinx ڊيزائن جا اوزار: رليز نوٽس گائيڊ.

مٿانview

ڊيزائن جي عمل ذريعي مواد نيويگيٽ ڪرڻ
Xilinx® دستاويزن کي منظم ڪيو ويو آهي معياري ڊيزائن جي عملن جي هڪ سيٽ جي چوڌاري توهان جي موجوده ترقياتي ڪم لاءِ لاڳاپيل مواد ڳولڻ ۾ مدد لاءِ. هي دستاويز هيٺ ڏنل ڊيزائن جي عملن تي مشتمل آهي:

هارڊويئر، IP، ۽ پليٽ فارم ڊولپمينٽ: هارڊويئر پليٽ فارم لاءِ PL IP بلاڪ ٺاهڻ، PL ڪنيل ٺاهڻ، سب سسٽم فنڪشنل سموليشن، ۽ Vivado® ٽائيمنگ، وسيلن جي استعمال، ۽ پاور بندش جو جائزو وٺڻ. سسٽم انضمام لاء هارڊويئر پليٽ فارم کي ترقي ڪرڻ ۾ پڻ شامل آهي. هن دستاويز ۾ مضمون جيڪي هن ڊيزائن جي عمل تي لاڳو ٿين ٿا شامل آهن:
پورٽ وضاحتون

ڪلاڪ ۽ ري سيٽ
ڪور کي ترتيب ڏيڻ ۽ پيدا ڪرڻ

ڪور اوورview
FPGA ڊيزائن ۾ سگنل ۽ انٽرفيس هڪ ILA تحقيق ۽ سلاٽ ان پٽ سان ڳنڍيل آهن. اهي سگنل ۽ انٽرفيس، جيڪي ترتيب سان پروب ۽ سلاٽ انپٽس سان ڳنڍيل آهن، اهي آهن.ampڊيزائن جي رفتار تي اڳواڻي ڪئي وئي ۽ آن-چپ بلاڪ رام استعمال ڪندي ذخيرو ٿيل. Versal™ ACAP ڊيزائن ۾ سگنل ۽ انٽرفيس ILA پروب ۽ سلاٽ انپٽس سان ڳنڍيل آهن. اهي منسلڪ سگنل ۽ انٽرفيس آهنampبنيادي گھڙي ان پٽ استعمال ڪندي ڊيزائن جي رفتار تي اڳواڻي ڪئي وئي ۽ آن چپ بلاڪ رام ياداشتن ۾ محفوظ ڪئي وئي. بنيادي پيٽرولر هيٺ ڏنل بيان ڪن ٿا:

پروب جو تعداد (512 تائين) ۽ تحقيق جي ويڪر (1 کان 1024).

ڪيترائي سلاٽ ۽ انٽرفيس جا آپشن.
ٽريس ايسampجي کوٽائي.

ڊيٽا ۽/يا ٽرگر ملڪيت لاءِ جاچ.
هر تحقيق لاءِ موازن جو تعداد.

ILA ڪور سان ڪميونيڪيشن AXI Debug Hub جو هڪ مثال استعمال ڪندي ڪيو ويندو آهي جيڪو ڪنٽرول، انٽرفيس، ۽ پروسيسنگ سسٽم (CIPS) IP ڪور سان ڳنڍيندو آهي.

ورسل ACAP ۾ ڊزائين لوڊ ٿيڻ کان پوء، استعمال ڪريو Vivado® منطق تجزياتي سافٽ ويئر ILA ماپ لاءِ ٽرگر ايونٽ قائم ڪرڻ لاءِ. ٽريگر ٿيڻ کان پوء، ايسampلي بفر ڀريو ويو آهي ۽ اپ لوڊ ڪيو ويو Vivado منطق تجزيي ۾. توهان ڪري سگهو ٿا view هي ڊيٽا waveform ونڊو استعمال ڪندي. جاچ ايسampلي ۽ ٽرگر ڪارڪردگي پروگرام قابل منطق علائقي ۾ لاڳو ڪئي وئي آهي. آن-چِپ بلاڪ RAM يا الٽرا رام ميموري اسٽوريج ٽارگيٽ جي بنياد تي جيڪو توهان ڪسٽمائيزيشن دوران چونڊيو آهي جيڪو ڊيٽا کي محفوظ ڪري ٿو جيستائين اهو سافٽ ويئر طرفان اپ لوڊ نه ٿئي. ڪنهن به صارف جي ان پٽ يا آئوٽ جي ضرورت نه آهي واقعن کي ٽريڪ ڪرڻ، ڊيٽا کي پڪڙڻ، يا ILA ڪور سان رابطو ڪرڻ لاءِ. ILA ڪور انٽرفيس-سطح سگنلن جي نگراني ڪرڻ جي قابل آهي، اهو ٽرانزيڪشن-سطح جي معلومات پهچائي سگھي ٿو جهڙوڪ AXI4 انٽرفيس لاءِ بقايا ٽرانزيڪشن.

ILA پروب ٽرگر ڪمپيريٽر
هر پروب ان پٽ هڪ ٽرگر موازن سان ڳنڍيل آهي جيڪو مختلف عملن کي انجام ڏيڻ جي قابل هوندو آهي. رن ٽائم تي comparator مقرر ڪري سگھجي ٿو انجام ڏيڻ لاءِ = or != comparisons. ھن ۾ ملندڙ سطح جا نمونا شامل آھن، جھڙوڪ X0XX101. ان ۾ پڻ شامل آھي ڪنارن جي منتقلي جو پتو لڳائڻ جھڙوڪ اڀرندڙ کنڊ (R)، گرڻ وارو کنڊ (F)، يا ته کنڊ (B)، يا ڪوبه منتقلي (N). ٽريگر موازنہ ڪندڙ وڌيڪ پيچيده موازن کي انجام ڏئي سگھن ٿا، بشمول >، <، ≥، ۽ ≤.

اهم! مقابلو ڪندڙ Vivado® منطق تجزيي جي ذريعي رن ٽائيم تي مقرر ڪيو ويو آهي.

ILA ٽرگر جي حالت
ٽرگر جي حالت هڪ بولين جو نتيجو آهي “AND” يا “OR” حساب ڪتاب مان هر هڪ ILA پروب ٽرگر موازنہ نتيجن جي. Vivado® logic analyzer کي استعمال ڪندي، توهان چونڊيو ٿا ته ڇا ڪجي “AND” ٽرگر موازنہ ڪندڙ جاچ يا “OR” انهن کي. "AND" سيٽنگ هڪ ٽرگر واقعي جو سبب بڻجندي آهي جڏهن ILA جاچ جا سڀئي موازنہ مطمئن هوندا آهن. "OR" سيٽنگ هڪ ٽرگر واقعي جو سبب بڻجندي آهي جڏهن ILA تحقيق جي مقابلي مان ڪنهن به مطمئن هجي. ٽرگر جي حالت ILA ٽريس جي ماپ لاء استعمال ٿيل ٽرگر واقعي آھي.

درخواستون

ILA ڪور ھڪڙي ايپليڪيشن ۾ استعمال ٿيڻ لاءِ ٺاھيو ويو آھي جنھن کي Vivado® استعمال ڪندي تصديق يا ڊيبگ ڪرڻ جي ضرورت آھي. هيٺ ڏنل انگ اکر ڏيکاري ٿو CIPS IP ڪور لکي ٿو ۽ پڙهي ٿو AXI بلاڪ رام ڪنٽرولر ذريعي AXI نيٽ ورڪ آن چپ (NoC). ILA ڪور AXI NoC ۽ AXI بلاڪ رام ڪنٽرولر جي وچ ۾ انٽرفيس نيٽ سان ڳنڍيل آهي هارڊويئر مئنيجر ۾ AXI4 ٽرانزيڪشن جي نگراني ڪرڻ لاءِ.

لائسنس ۽ ترتيب ڏيڻ
هي Xilinx® LogiCORE™ IP ماڊيول Xilinx Vivado® Design Suite سان Xilinx End User License جي شرطن تحت بغير ڪنهن اضافي قيمت تي مهيا ڪيو ويو آهي.
نوٽ: تصديق ڪرڻ لاءِ ته توهان کي لائسنس جي ضرورت آهي، چيڪ ڪريو لائسنس ڪالمن جو IP Catalog. شامل مطلب ته هڪ لائسنس شامل آهي Vivado® ڊيزائن سوٽ سان؛ خريداري جو مطلب اهو آهي ته توهان کي بنيادي استعمال ڪرڻ لاء لائسنس خريد ڪرڻو پوندو. ٻين Xilinx® LogiCORE™ IP ماڊلز بابت معلومات Xilinx Intellectual Property صفحي تي موجود آهي. ٻين Xilinx LogiCORE IP ماڊلز ۽ اوزارن جي قيمت ۽ دستيابي بابت معلومات لاءِ، پنهنجي مقامي Xilinx سيلز نمائندي سان رابطو ڪريو.

پيداوار جي وضاحت

پورٽ وضاحتون
هيٺ ڏنل جدول ILA بندرگاهن ۽ پيٽرولن بابت تفصيل مهيا ڪن ٿا.
ILA بندرگاهن

جدول 1: ILA بندرگاهن
پورٽ جو نالو	I/O	وصف
clk	I	ڊزائين گھڙي جيڪا گھڙي گھڙي سڀني محرڪ ۽ اسٽوريج منطق کي.
جاچ [ - 1:0]	I	پروب پورٽ ان پٽ. پروب پورٽ نمبر 0 کان رينج ۾ آهي 511. پروب پورٽ جي چوٽي (جي طرف اشارو ڪيو ويو آهي ) 1 کان 1024 جي حد ۾ آهي. توھان کي ھن پورٽ کي ویکٹر قرار ڏيڻ گھرجي. 1-bit پورٽ لاءِ، استعمال ڪريو پروب [0:0].
trig_out	O	trig_out بندرگاهه ٺاهي سگھجن ٿا يا ته ٽريگر جي حالت مان يا هڪ خارجي trig_in بندرگاهه مان. ٽريگر جي حالت ۽ trig_in جي وچ ۾ سوئچ ڪرڻ لاءِ منطق تجزيي کان رن ٽائم ڪنٽرول آھي trig_out ڊرائيو ڪرڻ لاءِ.
trig_in	I	ايمبيڊڊ ڪراس ٽرگر لاءِ پروسيس بيسڊ سسٽم ۾ استعمال ٿيل ان پٽ ٽرگر پورٽ. ٻي ILA سان ڳنڍي سگھجي ٿو cascading Trigger ٺاهڻ لاءِ.
سلاٽ_ _	I	سلاٽ انٽرفيس. انٽرفيس جو قسم ٺهيل آهي متحرڪ طور تي slot_ جي بنياد تي _ انٽرفيس جو قسم پيٽرول. انٽرفيس اندر انفرادي بندرگاهن هارڊويئر مئنيجر ۾ نگراني لاءِ موجود آهن.
trig_out_ack	I	trig_out لاءِ هڪ اعتراف.
trig_in_ack	O	trig_in لاءِ هڪ اعتراف.
بحال ڪرڻ	I	ILA انپٽ جو قسم جڏهن 'انٽرفيس مانيٽر' تي سيٽ ڪيو وڃي ته، هي بندرگاهه ساڳيو ري سيٽ سگنل هجڻ گهرجي جيڪو ڊزائين لاجڪ سان هم وقت ساز آهي جيڪو Slot_ سان ڳنڍيل آهي. _ ILA ڪور جي بندرگاهن.
S_AXIS	I/O	اختياري پورٽ. AXI Debug Hub core سان مينوئل ڪنيڪشن لاءِ استعمال ڪيو ويندو آهي جڏهن 'Enable AXI4- Stream Interface for Manul Connection to AXI Debug Hub' Advanced Options ۾ چونڊيو ويندو آهي.
M_AXIS	I/O	اختياري پورٽ. AXI Debug Hub core سان مينوئل ڪنيڪشن لاءِ استعمال ڪيو ويو جڏهن 'Enable AXI4- Stream Interface for Manual Connection to AXI Debug Hub' چونڊيو ويو آهي 'Advanced Options' ۾.

جدول 1: ILA بندرگاهن (جاري)
پورٽ جو نالو	I/O	وصف
aresetn	I	اختياري پورٽ. AXI Debug Hub core سان مينوئل ڪنيڪشن لاءِ استعمال ڪيو ويو جڏهن 'Enable AXI4- Stream Interface for Manual Connection to AXI Debug Hub' چونڊيو ويو آهي 'Advanced Options' ۾. هي بندرگاهه AXI Debug Hub جي ري سيٽ پورٽ سان هم وقت ساز ٿيڻ گهرجي.
alk	I	اختياري پورٽ. AXI Debug Hub core سان مينوئل ڪنيڪشن لاءِ استعمال ڪيو ويو جڏهن 'Enable AXI4- Stream Interface for Manual Connection to AXI Debug Hub' چونڊيو ويو آهي 'Advanced Options' ۾. هي بندرگاهه AXI Debug Hub جي ڪلاڪ پورٽ سان هم وقت سازي ٿيڻ گهرجي.

ILA پيٽرولر

جدول 2: ILA پيٽرولر
پيرا ميٽر	قابل اجازت قدر	ڊفالٽ ويليوز	وصف
جزو_نالو	اسٽرنگ سان A-Z، 0-9، ۽ _ (انڊر اسڪور)	ila_0	فوري جزو جو نالو.
C_NUM_OF_PROBES	1-512	1	ILA پروب بندرگاهن جو تعداد.
C_MEMORY_TYPE	0، 1	0	حاصل ڪيل ڊيٽا لاء اسٽوريج ٽارگيٽ. 0 بلاڪ رام سان ملندو آھي ۽ 1 الٽرا رام سان ملندو آھي.
C_DATA_DEPTH	1,024، 2,048، 4,096، 8,192، 16,384، 32,768، 65,536، 131,072	1,024	تحقيق اسٽوريج بفر جي کوٽائي. هي نمبر s جي وڌ ۾ وڌ تعداد جي نمائندگي ڪري ٿوamples جيڪو هر پروب ان پٽ لاءِ رن ٽائيم تي محفوظ ڪري سگھجي ٿو.
C_PROBE _WIDTH	1-1024	1	پروب پورٽ جي ويڪر . ڪٿي 0 کان 1,023 تائين هڪ پروب پورٽ آهي.
C_TRIGOUT_EN	سچو/ ڪوڙو	ڪوڙو	ٽريگ آئوٽ ڪارڪردگي کي فعال ڪري ٿو. بندرگاهن trig_out ۽ trig_out_ack استعمال ڪيا ويا آهن.
C_TRIGIN_EN	سچو/ ڪوڙو	ڪوڙو	ڪارڪردگي ۾ ٽرگ کي فعال ڪري ٿو. بندرگاهن trig_in ۽ trig_in_ack استعمال ڪيا ويا آهن.
C_INPUT_PIPE_STAGES	0-6	0	پروب بندرگاهن ۾ اضافي فلاپ شامل ڪريو. ھڪڙو پيٽرولر سڀني پروب بندرگاھن تي لاڳو ٿئي ٿو.
ALL_PROBE_SAME_MU	سچو/ ڪوڙو	سچ	اهو ساڳيو موازنہ قدر يونٽن (ميچ يونٽ) کي سڀني پروبس تي مجبور ڪري ٿو.
C_PROBE _MU_CNT	1-16	1	مقابلي جي قيمت (ميچ) يونٽن جو تعداد في پروب. اهو صرف صحيح آهي جيڪڏهن ALL_PROBE_SAME_MU غلط آهي.
C_PROBE _TYPE	ڊيٽا ۽ ٽرگر، ٽرگر، ڊيٽا	ڊيٽا ۽ ٽرگر	ٽرگر جي حالت جي وضاحت ڪرڻ لاءِ يا ڊيٽا اسٽوريج جي مقصد لاءِ يا ٻئي لاءِ چونڊيل پروب چونڊڻ لاءِ.
C_ADV_TRIGGER	سچو/ ڪوڙو	ڪوڙو	اڳواٽ ٽرگر آپشن کي فعال ڪري ٿو. هي ٽريگر اسٽيٽ مشين کي قابل بنائي ٿو ۽ توهان لکي سگهو ٿا پنهنجو ٽريگر تسلسل Vivado Logic Analyzer ۾.

جدول 2: ILA پيٽرولر (جاري)
پيرا ميٽر	قابل اجازت قدر	ڊفالٽ ويليوز	وصف
C_NUM_MONITOR_SLOTS	1-11	1	انٽرفيس سلاٽ جو تعداد.
نوٽس: 1. وڌ ۾ وڌ تعداد موازنہ قدر (ميچ) يونٽ 1,024 تائين محدود آهي. بنيادي ٽريگر (C_ADV_TRIGGER = FALSE) لاءِ، هر پروب وٽ هڪ موازنہ قدر يونٽ هوندو آهي (جيئن اڳئين ورزن ۾). پر ايڊوانس ٽرگر آپشن لاءِ (C_ADV_TRIGGER = TRUE)، ان جو مطلب آهي ته انفرادي پروبس اڃا تائين ممڪن طور تي هڪ کان چار تائين موازنہ ويل يونٽن جي تعداد جي چونڊ ڪري سگهي ٿي. پر سڀني موازنہ قدر يونٽن کي 1,024 کان وڌيڪ نه هجڻ گهرجي. ان جو مطلب آهي ته، جيڪڏهن توهان کي ضرورت آهي چار موازنہ يونٽ في پروب ته پوءِ توهان کي اجازت آهي صرف 256 پروب استعمال ڪرڻ جي.

ڪور سان ٺاھڻ

ھن سيڪشن ۾ ھدايتون ۽ اضافي معلومات شامل آھي بنيادي طور تي ڊيزائننگ کي آسان ڪرڻ لاءِ.

گھڙيل
clk ان پٽ پورٽ گھڙي آھي ILA ڪور پاران استعمال ڪيل گھڙي جي قيمتن کي رجسٽر ڪرڻ لاءِ. بھترين نتيجن لاءِ، اھو ساڳيو گھڙي سگنل ھئڻ گھرجي جيڪو ٺاھڻ جي منطق سان هم وقت ساز آھي جيڪو ILA ڪور جي پروب بندرگاھن سان جڙيل آھي. جڏهن دستي طور AXI Debug Hub سان ڳنڍڻ، aclk سگنل کي AXI Debug Hub ڪلاڪ ان پٽ پورٽ سان هم وقت سازي ڪرڻ گهرجي.

ري سيٽ
جڏهن توهان انٽرفيس مانيٽر تي هڪ ILA انپٽ ٽائپ سيٽ ڪريو ٿا، ري سيٽ پورٽ ساڳيو ري سيٽ سگنل هجڻ گهرجي جيڪو ڊزائين منطق سان هم وقت سازي آهي جنهن جي انٽرفيس سان ڳنڍيل آهي.
سلاٽ_ _ ILA ڪور جو بندرگاهه. AXI Debug Hub core سان دستي ڪنيڪشن لاءِ، موجوده پورٽ کي AXI Debug Hub core جي ري سيٽ پورٽ سان هم وقت سازي ڪرڻ گهرجي.

ڊيزائن جي وهڪري جا مرحلا
هي سيڪشن بيان ڪري ٿو بنيادي کي ترتيب ڏيڻ ۽ پيدا ڪرڻ، بنيادي کي محدود ڪرڻ، ۽ نقل، ٺهڪندڙ، ۽ عمل درآمد جا مرحلا جيڪي هن IP ڪور لاءِ مخصوص آهن. معياري Vivado® ڊيزائن جي وهڪري ۽ IP انٽيگريٽر بابت وڌيڪ تفصيلي ڄاڻ هيٺ ڏنل Vivado Design Suite صارف جي رهنمائي ۾ ملي سگهي ٿي:

Vivado ڊيزائن سوٽ يوزر گائيڊ: IP انٽيگريٽر (UG994) استعمال ڪندي IP سب سسٽم ڊزائين ڪرڻ
Vivado ڊيزائن سوٽ يوزر گائيڊ: IP سان ڊيزائننگ (UG896)
Vivado ڊيزائن سوٽ يوزر گائيڊ: شروعات ڪرڻ (UG910)
Vivado ڊيزائن سوٽ يوزر گائيڊ: منطق سموليشن (UG900)

ڪور کي ترتيب ڏيڻ ۽ پيدا ڪرڻ

ھن حصي ۾ Xilinx® اوزار استعمال ڪرڻ بابت معلومات شامل آھي Vivado® ڊيزائن سوٽ ۾ ڪور کي ترتيب ڏيڻ ۽ ٺاھيو. جيڪڏهن توهان Vivado IP انٽيگريٽر ۾ ڪور کي ترتيب ۽ ٺاهي رهيا آهيو، ڏسو Vivado ڊيزائن سوٽ يوزر گائيڊ: تفصيلي معلومات لاءِ IP انٽيگريٽر (UG994) استعمال ڪندي IP سب سسٽم ڊيزائن ڪرڻ. IP انٽيگريٽر ٿي سگھي ٿو پاڻمرادو ڪمپيوٽنگ ڪن ڪنفيگريشن ويلز جڏھن ٺاھڻ جي تصديق يا ٺاھڻ. چيڪ ڪرڻ لاءِ ته ڇا قدر تبديل ٿي رهيا آهن، هن باب ۾ پيراميٽر جي وضاحت ڏسو. جي طرف view پيٽرولر جو قدر، validate_bd_design حڪم کي Tcl ڪنسول ۾ هلائي. توھان ھيٺ ڏنل قدمن کي استعمال ڪندي IP ڪور سان لاڳاپيل مختلف پيٽرولن لاءِ قدر بيان ڪندي پنھنجي ڊيزائن ۾ استعمال لاءِ IP کي ترتيب ڏئي سگھو ٿا:

IP فهرست مان IP چونڊيو.
منتخب ٿيل IP تي ڊبل ڪلڪ ڪريو يا ٽول بار مان ڪسٽمائيز IP ڪمانڊ چونڊيو يا مينيو تي صحيح ڪلڪ ڪريو.

تفصيلن لاءِ، ڏسو Vivado Design Suite User Guide: Designing with IP (UG896) ۽ Vivado Design Suite User Guide: Getting Started (UG910). ھن باب ۾ ڏنل انگ اکر Vivado IDE جا عڪس آھن. هتي ڏيکاريل ترتيب موجوده نسخي کان مختلف ٿي سگهي ٿي.

ڪور تائين رسائي حاصل ڪرڻ لاء، هيٺيان ڪم ڪريو:

منتخب ڪندي هڪ پروجيڪٽ کوليو File پوءِ پروجيڪٽ کوليو يا چونڊيو نئون پروجيڪٽ ٺاهيو File پوء Vivado ۾ نئون منصوبو.
IP catalog کي کوليو ۽ ڪنهن به ٽيڪسونوميز ڏانهن وڃو.

ILA کي ڊبل ڪلڪ ڪريو بنيادي نالو Vivado IDE آڻڻ لاءِ.

عام آپشن پينل
هيٺ ڏنل انگ اکر ڏيکاري ٿو جنرل آپشنز ٽئب اصلي سيٽنگ ۾ جيڪو توهان کي اختيارن جي وضاحت ڪرڻ جي اجازت ڏئي ٿو:

هيٺ ڏنل انگ اکر ڏيکاري ٿو جنرل آپشنز ٽئب ۾ AXI سيٽنگ جيڪا توهان کي اختيارن جي وضاحت ڪرڻ جي اجازت ڏئي ٿي:

جزو جو نالو: هي ٽيڪسٽ فيلڊ استعمال ڪريو ILA ڪور لاءِ منفرد ماڊل نالو مهيا ڪرڻ لاءِ.

ILA ان پٽ جو قسم: هي اختيار بيان ڪري ٿو ته ڪهڙي قسم جي انٽرفيس يا سگنل ILA کي ڊيبگ ڪرڻ گهرجي. في الحال، هن پيٽرول لاءِ قدر آهن ”نيٽ پروبس“، ”انٽرفيس مانيٽر“ ۽ ”مڪسڊ“.
تحقيق جو تعداد: هي ٽيڪسٽ فيلڊ استعمال ڪريو ILA ڪور تي پروب بندرگاهن جو تعداد چونڊڻ لاءِ. Vivado® IDE ۾ استعمال ٿيل صحيح رينج 1 کان 64 آهي. جيڪڏهن توهان کي 64 کان وڌيڪ پروب بندرگاهن جي ضرورت آهي، توهان کي ILA ڪور ٺاهڻ لاءِ Tcl ڪمانڊ فلو استعمال ڪرڻو پوندو.
انٽرفيس سلاٽ جو تعداد (صرف انٽرفيس مانيٽر جي قسم ۽ مخلوط قسم ۾ موجود آھي): ھي اختيار توھان کي اجازت ڏئي ٿو ته AXI انٽرفيس سلاٽ جو تعداد چونڊيو جن کي ILA سان ڳنڍڻ جي ضرورت آھي.

سڀني پروب بندرگاهن لاءِ موازن جو ساڳيو تعداد: في پروب جي مقابلي ڪندڙن جو تعداد هن پينل تي ترتيب ڏئي سگهجي ٿو. سڀني پروبس لاءِ موازن جو ساڳيو تعداد چونڊڻ سان فعال ڪري سگھجي ٿو.

جاچ پورٽ پينل
هيٺ ڏنل انگ اکر ڏيکاري ٿو Probe Ports ٽيب جيڪا توهان کي سيٽنگون بيان ڪرڻ جي اجازت ڏئي ٿي:

پروب پورٽ پينل: هر پروب پورٽ جي چوٽي کي پروب پورٽ پينلز ۾ ترتيب ڏئي سگهجي ٿو. هر پروب پورٽ پينل ۾ ست بندرگاهن تائين آهن.
پروب ويڊٿ: هر پروب پورٽ جي چوٽي جو ذڪر ڪري سگھجي ٿو. صحيح حد 1 کان 1024 تائين آهي.
موازن جو تعداد: هي اختيار تڏهن ئي فعال ٿيندو آهي جڏهن “سڀني پروب پورٽن لاءِ موازن جو ساڳيو تعداد” اختيار غير فعال هجي. 1 کان 16 رينج ۾ هر تحقيق لاءِ هڪ موازنہ مقرر ڪري سگهجي ٿو.

ڊيٽا ۽/يا ٽرگر: هر پروب لاءِ پروب قسم هن آپشن کي استعمال ڪندي سيٽ ڪري سگهجي ٿو. صحيح اختيار آھن DATA_and_TRIGGER، DATA ۽ TRIGGER.
Comparator Options: آپريشن جو قسم يا ھر پروب لاءِ مقابلو ھن اختيار کي استعمال ڪندي سيٽ ڪري سگھجي ٿو.

انٽرفيس جا اختيار
هيٺ ڏنل انگ اکر ڏيکاري ٿو انٽرفيس آپشنز ٽئب جڏهن انٽرفيس مانيٽر يا مخلوط قسم چونڊيو ويو آهي ILA ان پٽ قسم لاءِ:

انٽرفيس جو قسم: وينڊر، لائبريري، نالو، ۽ ورجن (VLNV) انٽرفيس جو ILA ڪور جي نگراني ڪرڻ لاءِ.
AXI-MM ID Width: AXI انٽرفيس جي ID جي چوٽي کي منتخب ڪري ٿو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.

AXI-MM Data Width: Slot_slot سان لاڳاپيل پيرا ميٽرز کي منتخب ڪري ٿو AXI انٽرفيس جي ڊيٽا جي چوٽي کي چونڊيو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.
AXI-MM ايڊريس ويڊٿ: AXI انٽرفيس جي ايڊريس ويڊٿ کي منتخب ڪري ٿو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.
AXI-MM/Stream Protocol Checker کي فعال ڪريو: AXI4-MM يا AXI4-اسٽريم پروٽوڪول چيڪ ڪندڙ سلاٽ لاءِ جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM يا AXI4-اسٽريم جي طور تي ترتيب ڏنل آهي، جتي سلاٽ نمبر آهي.

ٽرانزيڪشن ٽريڪنگ ڪائونٽر کي فعال ڪريو: AXI4-MM ٽرانزيڪشن ٽريڪنگ جي صلاحيت کي فعال ڪري ٿو.
بقايا پڙھيل ٽرانزيڪشن جو تعداد: بيان ڪري ٿو بقايا پڙھيل ٽرانزيڪشن جو تعداد في ID. قدر ان ڪنيڪشن لاءِ بقايا پڙھيل ٽرانزيڪشن جي تعداد جي برابر يا ان کان وڌيڪ ھئڻ گھرجي.
بقايا لکندڙ ٽرانزيڪشن جو تعداد: بيان ڪري ٿو بقايا لکندڙ ٽرانزيڪشن جو تعداد في ID. قيمت ان ڪنيڪشن لاءِ بقايا لکڻ واري ٽرانزيڪشن جي تعداد جي برابر يا ان کان وڌيڪ هجڻ گهرجي.

APC اسٽيٽس سگنل مانيٽر ڪريو: سلاٽ لاءِ APC اسٽيٽس سگنلز جي نگراني کي فعال ڪريو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.
AXI ريڊ ايڊريس چينل کي ڊيٽا طور ترتيب ڏيو: سلاٽ لاءِ ڊيٽا اسٽوريج مقصد لاءِ ريڊ ايڊريس چينل سگنل چونڊيو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.
AXI ريڊ ايڊريس چينل کي ٽريگر جي طور تي ترتيب ڏيو: سلاٽ لاءِ ٽرگر شرط جي وضاحت ڪرڻ لاءِ ريڊ ايڊريس چينل سگنلز کي چونڊيو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.

AXI ريڊ ڊيٽا چينل کي ڊيٽا طور ترتيب ڏيو: سلاٽ لاءِ ڊيٽا اسٽوريج مقصدن لاءِ ريڊ ڊيٽا چينل سگنلز کي چونڊيو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.
AXI ريڊ ڊيٽا چينل کي ٽريگر طور ترتيب ڏيو: سلاٽ لاءِ ٽرگر شرطن جي وضاحت ڪرڻ لاءِ ريڊ ڊيٽا چينل سگنلز کي چونڊيو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.
AXI لکندڙ ايڊريس چينل کي ڊيٽا طور ترتيب ڏيو: سلاٽ لاءِ ڊيٽا اسٽوريج مقصد لاءِ ايڊريس چينل سگنل لکو چونڊيو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.

AXI لکندڙ ايڊريس چينل کي ٽريگر طور ترتيب ڏيو: سلاٽ لاءِ ٽرگر شرطن جي وضاحت ڪرڻ لاءِ ايڊريس چينل سگنل لکو چونڊيو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.
AXI لکندڙ ڊيٽا چينل کي ڊيٽا طور ترتيب ڏيو: سلاٽ لاءِ ڊيٽا اسٽوريج مقصد لاءِ ڊيٽا چينل سگنل لکو چونڊيو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.
AXI لکندڙ ڊيٽا چينل کي ٽريگر طور ترتيب ڏيو: سلاٽ لاءِ ٽرگر حالت بيان ڪرڻ لاءِ ڊيٽا چينل سگنل لکو چونڊيو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.

AXI لکندڙ جوابي چينل کي ڊيٽا طور ترتيب ڏيو: سلاٽ لاءِ ڊيٽا اسٽوريج مقصدن لاءِ جوابي چينل سگنل لکو چونڊيو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.
AXI لکندڙ جوابي چينل کي ٽريگر طور ترتيب ڏيو: سلاٽ لاءِ ٽرگر جي حالت بيان ڪرڻ لاءِ جوابي چينل جا سگنل لکو. جڏهن سلاٽ_ انٽرفيس جو قسم AXI-MM طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.
AXI-Stream Tdata Width: AXI-Stream انٽرفيس جي Tdata چوٿين کي منتخب ڪري ٿو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-Stream طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.

AXI-اسٽريم TID ويڪر: AXI-اسٽريم انٽرفيس جي TID ويڪر کي چونڊيو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-Stream طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.
AXI-اسٽريم TUSER چوٽي: AXI-اسٽريم انٽرفيس جي TUSER ويڪر کي منتخب ڪري ٿو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-Stream طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.
AXI-اسٽريم TDEST ويڪر: AXI-اسٽريم انٽرفيس جي TDEST ويڪر کي چونڊيو جڏهن سلاٽ_ انٽرفيس جو قسم AXI-Stream طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.

AXIS سگنلز کي ڊيٽا طور ترتيب ڏيو: سلاٽ لاءِ ڊيٽا اسٽوريج مقصد لاءِ AXI4-اسٽريم سگنل چونڊيو
جڏهن سلاٽ_ انٽرفيس جو قسم AXI-اسٽريم جي طور تي ترتيب ڏنو ويو آهي جتي سلاٽ نمبر آهي.
AXIS سگنلن کي ٽريگر طور ترتيب ڏيو: AXI4-اسٽريم سگنل چونڊيو سلاٽ لاءِ ٽرگر جي حالت بيان ڪرڻ لاءِ جڏهن سلاٽ_ انٽرفيس جو قسم AXI-Stream طور ترتيب ڏنو ويو آهي، جتي سلاٽ نمبر آهي.
سلاٽ کي ڊيٽا ۽/يا ٽرگر جي طور تي ترتيب ڏيو: غير AXI سلاٽ سگنلن کي منتخب ڪري ٿو ٽرگر جي حالت کي بيان ڪرڻ لاءِ يا ڊيٽا اسٽوريج جي مقصد لاءِ يا ٻنهي لاءِ سلاٽ لاءِ جڏهن سلاٽ_ انٽرفيس جو قسم غير AXI طور ترتيب ڏنو ويو آھي، جتي سلاٽ نمبر آهي.

اسٽوريج جا اختيار
هيٺ ڏنل انگ اکر ڏيکاري ٿو اسٽوريج جا اختيار ٽئب جيڪو توهان کي استعمال ڪرڻ جي اسٽوريج ٽارگيٽ قسم ۽ ميموري جي کوٽائي کي چونڊڻ جي اجازت ڏئي ٿو:

اسٽوريج ھدف: ھي پيٽرول استعمال ڪيو ويندو آھي اسٽوريج ھدف جي قسم کي منتخب ڪرڻ لاءِ ڊراپ ڊائون مينيو مان.

ڊيٽا جي کوٽائي: هي پيٽرولر هڪ مناسب ايس کي چونڊڻ لاء استعمال ڪيو ويندو آهيampڊراپ-ڊائون مينيو مان le depth.

ڳوڙھي اختيارن
هيٺ ڏنل انگ اکر ڏيکاري ٿو ڳوڙھي اختيارن واري ٽيب:

فعال ڪريو AXI4-اسٽريم انٽرفيس لاءِ مينوئل ڪنيڪشن لاءِ AXI Debug Hub: فعال ٿيڻ تي، هي اختيار ڏئي ٿو AXIS انٽرفيس IP کي AXI Debug Hub سان ڳنڍڻ لاءِ.
ٽريگر ان پٽ انٽرفيس کي فعال ڪريو: اختياري ٽرگر ان پٽ پورٽ کي فعال ڪرڻ لاءِ ھن اختيار کي چيڪ ڪريو.
ٽريگر آئوٽ پٽ انٽرفيس کي فعال ڪريو: اختياري ٽرگر آئوٽ پٽ پورٽ کي فعال ڪرڻ لاءِ هي اختيار چيڪ ڪريو.

ان پٽ پائپ Stages: رجسٽرن جو تعداد چونڊيو جيڪو توھان شامل ڪرڻ چاھيو ٿا پروب لاءِ عمل درآمد جا نتيجا بهتر ڪرڻ لاءِ. هي پيٽرول سڀني تحقيقن تي لاڳو ٿئي ٿو.
ترقي يافته ٽرگر: چيڪ ڪريو رياستي مشين تي ٻڌل ٽرگر ترتيب کي فعال ڪرڻ لاءِ.

پيداوار جي پيداوار
تفصيل لاءِ، ڏسو Vivado Design Suite User Guide: Designing with IP (UG896).

ڪنڊ کي محدود ڪرڻ

گهربل پابنديون
ILA ڪور ۾ هڪ XDC شامل آهي file جنهن ۾ گھڙي جي ڊومين ڪراسنگ سنڪرونائيزيشن رستن جي اوور-ڪنڊرننگ کي روڪڻ لاءِ مناسب غلط رستو رڪاوٽون شامل آھن. اهو پڻ توقع آهي ته ILA ڪور جي ڪلڪ ان پٽ پورٽ سان ڳنڍيل ڪلاڪ سگنل صحيح طور تي توهان جي ڊزائن ۾ محدود آهي.

ڊوائيس، پيڪيج، ۽ اسپيڊ گريڊ چونڊون
هي سيڪشن هن IP ڪور لاءِ لاڳو ناهي.

گھڙي جي تعدد
هي سيڪشن هن IP ڪور لاءِ لاڳو ناهي.

گھڙي جو انتظام
هي سيڪشن هن IP ڪور لاءِ لاڳو ناهي.
گھڙي جي جڳھ
هي سيڪشن هن IP ڪور لاءِ لاڳو ناهي.
بئنڪنگ
هي سيڪشن هن IP ڪور لاءِ لاڳو ناهي.

ٽرانسيور لڳائڻ
هي سيڪشن هن IP ڪور لاءِ لاڳو ناهي.
I/O معيار ۽ جڳهه
هي سيڪشن هن IP ڪور لاءِ لاڳو ناهي.

سمجهاڻي

Vivado® simulation components جي باري ۾ جامع معلومات لاءِ، انهي سان گڏ معاون ٽئين پارٽي جا اوزار استعمال ڪرڻ بابت معلومات لاءِ، ڏسو Vivado Design Suite User Guide: Logic Simulation (UG900).

ترڪيب ۽ عمل
ترڪيب ۽ عمل جي باري ۾ تفصيل لاءِ، ڏسو Vivado Design Suite User Guide: Designing with IP (UG896).

ڊيبگنگ

ھن ضميمي ۾ Xilinx® Support تي موجود وسيلن بابت تفصيل شامل آھي webسائيٽ ۽ ڊيبگنگ جا اوزار. جيڪڏهن IP کي لائسنس جي چيڪ جي ضرورت آهي، چيڪ کي تصديق ڪرڻ گهرجي. Vivado® ڊيزائن ٽولز وٽ ڪيترن ئي لائسنس چيڪ پوسٽون آهن جن کي وهڪري ذريعي لائسنس يافته IP گيٽ ڪرڻ لاءِ. جيڪڏهن لائسنس چيڪ ڪامياب ٿي، IP نسل جاري رکي سگهي ٿو. ٻي صورت ۾، نسل هڪ غلطي سان روڪي ٿو. لائسنس چيڪ پوسٽون ھيٺ ڏنل اوزارن سان لاڳو آھن:

Vivado Synthesis

Vivado لاڳو ڪرڻ
write_bitstream (Tcl حڪم)

اهم! چيڪ پوسٽن تي IP لائسنس جي سطح کي نظرانداز ڪيو ويو آهي. ٽيسٽ تصديق ڪري ٿي ته صحيح لائسنس موجود آهي. اهو IP لائسنس جي سطح جي جانچ نٿو ڪري.

Xilinx.com تي مدد ڳولڻ

بنيادي استعمال ڪندي ڊيزائن ۽ ڊيبگ جي عمل ۾ مدد ڪرڻ لاء، Xilinx سپورٽ web صفحي ۾ اهم وسيلا شامل آھن جھڙوڪ پراڊڪٽ ڊاڪيومينٽيشن، رليز نوٽس، جوابي رڪارڊ، ڄاڻايل مسئلن بابت ڄاڻ، ۽ وڌيڪ پراڊڪٽ سپورٽ حاصل ڪرڻ لاءِ لنڪس. Xilinx Community Forums پڻ موجود آھن جتي ميمبر سکي سگھن ٿا، حصو وٺي سگھن ٿا، شيئر ڪري سگھن ٿا، ۽ Xilinx حلن بابت سوال پڇي سگھن ٿا.

دستاويزي
هي پراڊڪٽ گائيڊ بنيادي دستاويز آهي جيڪو بنيادي سان لاڳاپيل آهي. هي گائيڊ، سڀني شين سان لاڳاپيل دستاويزن سان گڏ جيڪي ڊيزائن جي عمل ۾ مدد ڪن ٿيون، زيلينڪس سپورٽ تي ڳولهي سگهجن ٿيون web صفحو يا استعمال ڪندي Xilinx® Documentation Navigator. ڊائون لوڊ ڪريو Xilinx Documentation Navigator ڊائون لوڊ صفحي تان. هن اوزار ۽ موجود خاصيتن بابت وڌيڪ معلومات لاءِ، انسٽال ڪرڻ کان پوءِ آن لائن مدد کوليو.

جوابن جا رڪارڊ
جوابن جي رڪارڊ ۾ عام طور تي پيش ايندڙ مسئلن بابت معلومات، انهن مسئلن کي ڪيئن حل ڪرڻ بابت مددگار معلومات، ۽ هڪ Xilinx پراڊڪٽ سان گڏ ڪنهن به ڄاڻايل مسئلا شامل آهن. جوابن جا رڪارڊ ٺاهيا ويندا آهن ۽ روزانه برقرار رکيا ويندا آهن انهي ڳالهه کي يقيني بڻائڻ ته صارفين کي دستياب سڀ کان وڌيڪ صحيح معلومات تائين رسائي آهي. هن ڪور لاءِ جوابي رڪارڊ ڳولي سگھجن ٿا سرچ سپورٽ باڪس استعمال ڪندي مين Xilinx سپورٽ تي web صفحو. توھان جي ڳولا جا نتيجا وڌائڻ لاءِ، ڪي لفظ استعمال ڪريو جھڙوڪ:

پيداوار جو نالو
اوزار پيغام
مسئلي جو خلاصو سامهون آيو

نتيجن کي وڌيڪ ھدف ڪرڻ لاء نتيجن جي موٽڻ کان پوء ھڪڙو فلٽر ڳولا موجود آھي.

ٽيڪنيڪل سپورٽ
Xilinx هن LogiCORE™ IP پراڊڪٽ لاءِ Xilinx ڪميونٽي فورمز تي ٽيڪنيڪل سپورٽ فراهم ڪري ٿي جڏهن استعمال ڪيو وڃي جيئن پراڊڪٽ دستاويزن ۾ بيان ڪيو ويو آهي. Xilinx وقت، ڪارڪردگي، يا سپورٽ جي ضمانت نٿو ڏئي سگھي جيڪڏھن توھان ھيٺين مان ڪو ڪم ڪريو:

ڊوائيسز ۾ حل لاڳو ڪريو جيڪي دستاويز ۾ بيان نه ڪيا ويا آهن.

پراڊڪٽ دستاويزن ۾ اجازت ڏنل حل کان وڌيڪ ترتيب ڏيو.
تبديل ڪريو ڊيزائن جي ڪنهن به حصي کي تبديل ڪريو جنهن ۾ ليبل ٿيل آهي تبديل نه ڪريو.

سوال پڇڻ لاءِ، وڃو Xilinx Community Forums.

اضافي وسيلا ۽ قانوني نوٽيس

Xilinx وسيلن
سپورٽ وسيلن لاءِ جيئن جواب، دستاويز، ڊائون لوڊ، ۽ فورمز، ڏسو Xilinx Support.

دستاويزي نيويگيٽر ۽ ڊيزائن حب
Xilinx® Documentation Navigator (DocNav) Xilinx دستاويزن، وڊيوز، ۽ سپورٽ وسيلن تائين پهچ فراهم ڪري ٿو، جن کي توهان معلومات ڳولڻ لاءِ فلٽر ۽ ڳولي سگهو ٿا. DocNav کولڻ لاءِ:

Vivado® IDE مان، چونڊيو مدد → دستاويز ۽ سبق.
• ونڊوز تي، چونڊيو Start → All Programs → Xilinx Design Tools → DocNav.
• لينڪس ڪمانڊ پرامپٽ تي، داخل ڪريو docnav.

Xilinx Design Hubs ڊزائين ڪمن ۽ ٻين عنوانن پاران ترتيب ڏنل دستاويزن لاءِ لنڪس مهيا ڪن ٿا، جن کي توهان اهم تصورن کي سکڻ ۽ اڪثر پڇيا ويندڙ سوالن کي حل ڪرڻ لاءِ استعمال ڪري سگهو ٿا. ڊيزائن حب تائين رسائي حاصل ڪرڻ لاءِ:

DocNav ۾، ڪلڪ ڪريو ڊيزائن حب View ٽيب.
Xilinx تي webسائيٽ، ڏسو ڊيزائن حب صفحو.

نوٽ: DocNav تي وڌيڪ معلومات لاءِ، ڏسو Documentation Navigator صفحو Xilinx تي webسائيٽ.

حوالو
اهي دستاويز مهيا ڪن ٿا اضافي مواد هن گائيڊ سان مفيد:

Vivado ڊيزائن سوٽ يوزر گائيڊ: پروگرامنگ ۽ ڊيبگنگ (UG908)

Vivado ڊيزائن سوٽ يوزر گائيڊ: IP سان ڊيزائننگ (UG896)
Vivado ڊيزائن سوٽ يوزر گائيڊ: IP انٽيگريٽر (UG994) استعمال ڪندي IP سب سسٽم ڊزائين ڪرڻ
Vivado ڊيزائن سوٽ يوزر گائيڊ: شروعات ڪرڻ (UG910)

Vivado ڊيزائن سوٽ يوزر گائيڊ: منطق سموليشن (UG900)
Vivado ڊيزائن سوٽ يوزر گائيڊ: عمل درآمد (UG904)
ISE کان Vivado ڊيزائن سوٽ لڏپلاڻ گائيڊ (UG911)

AXI پروٽوڪول چيڪ ڪندڙ LogiCORE IP پراڊڪٽ گائيڊ (PG101)
AXI4-اسٽريم پروٽوڪول چيڪ ڪندڙ LogiCORE IP پراڊڪٽ گائيڊ (PG145)

نظرثاني جي تاريخ
ھيٺ ڏنل جدول ھن دستاويز جي نظرثاني جي تاريخ ڏيکاري ٿو.

سيڪشن	نظرثاني جو خلاصو
11/23/2020 نسخو 1.1
شروعاتي ڇڏڻ.	N/A

مهرباني ڪري پڙهو: اهم قانوني نوٽيس
معلومات جيڪا توهان کي هتي ظاهر ڪئي وئي آهي ("مواد") صرف Xilinx شين جي چونڊ ۽ استعمال لاءِ مهيا ڪئي وئي آهي. قابل اطلاق قانون طرفان اجازت ڏنل وڌ ۾ وڌ حد تائين: (1) مواد دستياب ڪيو ويو آهي "جيئن آهي" ۽ سڀني غلطين سان، Xilinx هتي سڀني وارنٽيز ۽ شرطن کي رد ڪري ٿو، بيان، تقاضا، يا قانوني، بشمول محدود، غير محدود، غير محدود - ڪنهن به خاص مقصد جي خلاف ورزي، يا تندرستي؛ ۽ (2) Xilinx ذميوار نه هوندو (ڇا معاهدو يا ٽوٽ ۾، بشمول غفلت، يا ذميواري جي ڪنهن ٻئي نظريي تحت) ڪنهن به نقصان يا نقصان جي لاءِ ڪنهن به قسم جي يا فطرت جي ڪنهن به قسم جي نقصان جي لاءِ، هيٺ پيدا ٿيڻ يا ان سان واسطو رکندڙ مواد (بشمول مواد جي توهان جي استعمال سميت)، ڪنهن به سڌي، اڻ سڌي، خاص، حادثاتي، يا نتيجي ۾ ٿيندڙ نقصان يا نقصان (بشمول ڊيٽا جي نقصان، منافعو، خير، يا ڪنهن به قسم جي نقصان يا نقصان جي ڪنهن به عمل جي نتيجي ۾ نقصان پهچايو ويو آهي. ٽين ڌر طرفان) جيتوڻيڪ اهڙو نقصان يا نقصان معقول طور تي اڳڪٿي ڪري سگهجي ٿو يا Xilinx کي ان جي امڪان جي صلاح ڏني وئي هئي.

Xilinx فرض نٿو ڪري ته مواد ۾ موجود ڪنهن به غلطي کي درست ڪرڻ يا مواد يا پيداوار جي وضاحتن جي تازه ڪاري بابت توهان کي اطلاع ڏيڻ لاءِ. توھان اڳواٽ تحريري رضامندي کان سواءِ مواد کي ٻيهر پيدا ڪرڻ، تبديل ڪرڻ، ورهائڻ يا عوامي طور تي ڊسپلي نٿا ڪري سگھو. ڪجھ پراڊڪٽس Xilinx جي محدود وارنٽي جي شرطن ۽ شرطن جي تابع آھن، مھرباني ڪري ڏسو Xilinx جي وڪري جي شرطن کي viewتي ايڊ https://www.xilinx.com/legal.htm#tos؛ IP cores وارنٽي ۽ سپورٽ جي شرطن جي تابع ٿي سگھي ٿي جيڪا توهان کي Xilinx پاران جاري ڪيل لائسنس ۾ شامل آهي. Xilinx پراڊڪٽس ٺاهيل يا ٺاهيل نه آهن ناڪام-محفوظ هجن يا ڪنهن به ايپليڪيشن ۾ استعمال لاءِ جنهن کي ناڪام-محفوظ ڪارڪردگي جي ضرورت هجي؛ توھان فرض ڪريو اڪيلي خطري ۽ ذميداري لاءِ Xilinx مصنوعات جي استعمال لاءِ اھڙين نازڪ ايپليڪيشنن ۾، مھرباني ڪري ڏسو Xilinx جي وڪري جي شرطن کي viewتي ايڊ https://www.xilinx.com/legal.htm#tos.
هي دستاويز ابتدائي معلومات تي مشتمل آهي ۽ بغير اطلاع جي تبديلي جي تابع آهي. هتي مهيا ڪيل معلومات پروڊڪٽس ۽/يا خدمتن سان واسطو رکي ٿي جيڪا اڃا تائين وڪري لاءِ دستياب ناهي، ۽ صرف معلومات جي مقصدن لاءِ مهيا ڪئي وئي آهي ۽ ان جو مقصد نه آهي، يا ٺهرايو وڃي، وڪري لاءِ پيشڪش جي طور تي يا پروڊڪٽس ۽/يا خدمتن جي ڪمرشلائيزيشن جي ڪوشش ڪئي وئي. هتي.

گاڏين جي ايپليڪيشنن کي رد ڪرڻ وارو
گاڏين جي پروڊڪٽس (جنهن کي حصو نمبر ۾ "XA" طور سڃاتو ويو آهي) ايئر بيگز جي استعمال ۾ استعمال يا ايپليڪيشنن ۾ استعمال لاءِ وارنٽ نه آهن جيڪي گاڏين جي ڪنٽرول تي اثرانداز ٿين ٿيون. يا بيڪار خصوصيت هڪجهڙائي ISO 26262 گاڏين جي حفاظت جي معيار سان ("حفاظت ڊيزائن"). گراهڪ، ڪنهن به سسٽم کي استعمال ڪرڻ يا ورهائڻ کان اڳ، جيڪي پروڊڪٽس کي شامل ڪن ٿا، حفاظتي مقصدن لاءِ اهڙين سسٽمن کي چڱيءَ طرح جانچيندا. حفاظتي ڊيزائن کان سواءِ حفاظتي ايپليڪيشن ۾ پروڊڪٽس جو استعمال مڪمل طور تي گراهڪ جي خطري تي آهي، صرف قابل اطلاق قانونن ۽ ضابطن جي تابع آهي، جيڪي پروڊڪٽس تي پابندين کي سنڀاليندا آهن.
ڪاپي رائيٽ 2020 Xilinx, Inc. Xilinx, the Xilinx لوگو, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq, ۽ ٻيا نامزد برانڊ جيڪي ھتي شامل آھن اھي آمريڪا ۽ ٻين ملڪن ۾ Xilinx جا ٽريڊ مارڪ آھن. ٻيا سڀئي ٽريڊ مارڪ انهن جي لاڳاپيل مالڪن جي ملڪيت آهن.PG357 (v1.1) نومبر 23، 2020، ILA سان AXI4-اسٽريم انٽرفيس v1.1
پي ڊي ايف ڊائون لوڊ ڪريو Xilinx AXI4-Stream Integrated Logic Analyzer Guide

حوالو

استعمال ڪندڙ دستي