Xilinx AXI4-Stream Rêbernameya Analîzera Mantiqî ya Yekgirtî

Pêşkêş

Analîzatora Mantiqê ya Yekgirtî (ILA) bi navgîniya AXI4-Stream Interface IP-ya analîstek mantiqê ya xwerû ye ku dikare were bikar anîn da ku îşaretên hundurîn û navgînên sêwiranê bişopîne. Di bingehê ILA de gelek taybetmendiyên pêşkeftî yên analîzkerên mantiqê yên nûjen vedihewîne, di nav de hevkêşeyên tîrêjê yên boolean û pêlên veguheztina qiraxa. The core di heman demê de ji bo AXI û AXI4-Stream-a-nexşeya bîranînê jî kapasîteya debugkirin û şopandinê pêşkêşî dike. Ji ber ku bingeha ILA bi sêwirana ku tê şopandin hevdem e, hemî astengiyên demjimêra sêwiranê ku li sêwirana we têne sepandin jî li ser pêkhateyên bingehîna ILA têne sepandin. Ji bo ku navberên di hundurê sêwiranê de xeletî bikin, pêdivî ye ku ILA IP li sêwirana blokek di entegratora IP-ya Vivado® de were zêdekirin. Bi heman rengî, vebijarka kontrolkirina protokola AXI4/AXI4-Stream dikare ji bo ILA IP-ê di entegratora IP-yê de were çalak kirin. Dûv re binpêkirinên protokolê dikarin di forma pêlê de bêne xuyang kirin viewer ya analyzerê mantiqa Vivado.

Features

• Hejmara hilbijartî ya ji hêla bikarhêner ve portên sondajê û firehiya sondayê.
• Armancên hilanîna hilbijartî yên bikarhêner ên wekî RAM û UltraRAM asteng bikin
• Gelek portên sondajê dikarin di rewşek yekane de bêne hev kirin.
• Slotên AXI-ê yên ku ji hêla bikarhêner ve têne hilbijartin da ku di sêwiranê de navbeynkên AXI-ê debug bikin.
• Vebijarkên mîhengkirî yên ji bo navgînên AXI di nav de celebên navbeynê û şopên sample kûr.
• Dane û taybetmendiyê ji bo lêpirsînan.
• Hejmarek berhevkar û firehiya ji bo her sondajê û portên kesane yên di nav navberan de.
• Têketin/derketina navberên xaç-teqandinê.
• Ji bo sondajên têketinê boriyên mîhengkirî.
• Kontrolkirina protokola AXI4-MM û AXI4-Stream.

Ji bo bêtir agahdarî li ser bingeha ILA, li Rêbernameya Bikarhêner a Vivado Design Suite: Bernamekirin û Debugging (UG908) binêre.

Rastiyên IP

Tabloya Rastiyên IP-ya LogiCORE™
Taybetmendiyên bingehîn
Malbata Device Piştgiriya1	Versal™ ACAP
Navrûyên bikarhêner ên piştgirî kirin	IEEE Standard 1149.1 - JTAG
Bi Core tê pêşkêş kirin
Mînakkirin Files	RTL
Example Design	Verilog
Test Bench	Ne pêşkêş kirin
Constraints File	Xilinx® Destûrdanên Sêwiranê (XDC)
Modela Simulasyonê	Ne pêşkêş kirin
Piştgiriya S / W Driver	N/A
Diherikin Design Tested2
Têketina sêwiranê	Vivado® Design Suite
Simulasyon	Ji bo simulatorên piştgirî, binêre Amûrên sêwiranê yên Xilinx: Rêbernameya Nîşanên Serbestberdanê.
Synthesis	Vivado Synthesis
Alîkarî
Hemî têketinên Guhertina IP-ya Vivado	Têketinên Guhertina IP-ya Master Vivado: 72775
Piştgiriya Xilinx web rûpel
Têbînî: 1. Ji bo navnîşek bêkêmasî ya amûrên piştgirî, li kataloga IP-ya Vivado® binêre. 2. Ji bo guhertoyên destekkirî yên amûran, binêre Amûrên sêwiranê yên Xilinx: Rêbernameya Nîşanên Serbestberdanê.

Serview

Naveroka navîgasyonê ji hêla Pêvajoya sêwiranê ve
Belgekirina Xilinx® li dora komek pêvajoyên sêwirana standard têne organîze kirin da ku ji we re bibe alîkar ku hûn naveroka têkildar ji bo peywira xweya pêşkeftina heyî bibînin. Ev belge pêvajoyên sêwiranê yên jêrîn vedigire:

• Pêşkeftina Hardware, IP, û Platformê: Afirandina blokên IP-ya PL-ê ji bo platforma hardware, afirandina kernelên PL, simulasyona fonksiyonê ya binepergalê, û nirxandina dema Vivado®, karanîna çavkaniyê, û girtina hêzê. Di heman demê de ji bo yekbûna pergalê pêşkeftina platforma hardware jî vedihewîne. Mijarên vê belgeyê yên ku ji bo vê pêvajoya sêwiranê derbas dibin ev in:
• Danasînên Port
• Clocking û Reset
• Xweserkirin û Hilberîna Core

Core Overview
Nîşan û navgînên di sêwirana FPGA de bi vekolînek ILA û têketinên slotê ve girêdayî ne. Van îşaret û navbeynkaran, bi rêzê ve bi têketinên sondajê û slotê ve hatine girêdan, s inampbi leza sêwiranê tê rêve kirin û bi karanîna RAM-a bloka-çîpê tê hilanîn. Nîşan û navberên di sêwirana Versal™ ACAP-ê de bi sonda ILA û têketinên hêlînê ve girêdayî ne. Van îşaret û navberên pêvekirî s inampbi leza sêwiranê bi karanîna têketina demjimêra bingehîn tê rêve kirin û di bîranînên RAM-ê yên bloka-çîpê de têne hilanîn. Parametreyên bingehîn jêrîn diyar dikin:

• Hejmarek sondaj (heta 512) û firehiya sondayê (1 heya 1024).
• A hejmara slots û vebijarkên interface.
• Trace sample kûr.
• Dane û / an taybetmendiyek ji bo lêpirsînan.
• Hejmara berhevkaran ji bo her lêkolînê.

Têkilî bi bingeha ILA re bi karanîna mînakek AXI Debug Hub ku bi navika IP-ya Kontrol, Navrû, û Pergala Pêvajoyê (CIPS) ve girêdide, pêk tê.

Piştî ku sêwiran di Versal ACAP-ê de tê barkirin, nermalava analîzkerê mantiqê Vivado® bikar bînin da ku ji bo pîvandina ILA bûyerek teşqele saz bikin. Piştî ku tetik çêdibe, sample tampon tê dagirtin û di analîzera mantiqa Vivado de tê barkirin. Hûn dikarin view ev dane bi karanîna pencereya pêlê. Sonda sampfonksiyona le û tetikê di herêma mantiqa bernamekirî de tête bicîh kirin. Li ser-çîpê RAM an bîra UltraRAM-ê li ser bingeha armanca hilanînê ya ku we di dema xwerûkirinê de hilbijartiye ku daneyan hildide heya ku ji hêla nermalavê ve were barkirin. Ji bo destpêkirina bûyeran, girtina daneyan, an danûstendina bi navgîniya ILA re ne têketin an derketinek bikarhêner hewce ye. ILA core karibe îşaretên asta navberê bişopîne, ew dikare agahdariya di asta danûstendinê de wekî danûstendinên berbiçav ên ji bo navbeynkarên AXI4 ragihîne.

Berhevkarê Tetikkêşê Probe ILA
Her têketina sondajê bi berhevkarek tetikê ve girêdayî ye ku karibe karên cihêreng bike. Di dema xebitandinê de berhevkar dikare were saz kirin ku = an != berhevdanan pêk bîne. Di vê yekê de qalibên astê yên lihevhatî, wek X0XX101, vedihewîne. Ew di heman demê de tespîtkirina veguheztinên kêlekê yên wekî kenarê hilkişînê (R), keviya daketinê (F), an devê (B), an veguheztinê (N) vedihewîne. Berhevkarê tetikê dikare berhevokên tevlihevtir pêk bîne, di nav de >, <, ≥, û ≤.

GIRING! Berawirdker di dema xebitandinê de bi navgîniya analîstê mentiqê Vivado® ve tê saz kirin.

Rewşa Tetikê ya ILA
Rewşa tetikê encama hesabek Boolean "AND" an "OR" ya her yek ji encamên berawirdkerê tetikê ILA ye. Bi karanîna analyzera mentiqî ya Vivado®, hûn hilbijêrin ka "Û" lêpirsînên berhevkeran bişopînin an "AN" wan bikin. Mîhenga "AND" dema ku hemî berhevokên lêpirsîna ILA têr dibin dibe sedema bûyerek teşqeleyê. Mîhenga "OR" gava ku yek ji berhevokên lêpirsîna ILA têr be dibe sedema bûyerek teşqeleyê. Rewşa tetikê bûyera tetikê ye ku ji bo pîvandina şopa ILA tê bikar anîn.

Applications

The core ILA hatiye dîzaynkirin ku di sepaneke ku pêwîstî bi verastkirin an debugging bikaranîna Vivado®. Nîgara jêrîn nîşan dide ku CIPS IP-ya bingehîn dinivîse û dixwîne ji kontrolkerê RAM-ê bloka AXI bi navgîniya AXI Tora li ser Chip (NoC). Navika ILA bi tora navbeynê ya di navbera AXI NoC û AXI bloka kontrolkerê RAM-ê de ve girêdayî ye da ku danûstandina AXI4 di rêvebirê hardware de bişopîne.

Lîsans û Order
Ev modula IP-ya Xilinx® LogiCORE™ bêyî lêçûnek zêde bi Xilinx Vivado® Design Suite re di bin şertên Lîsansa Xilinx Endam Bikarhêner de tê peyda kirin.
Not: Ji bo verastkirina ku hûn hewceyê lîsansê ne, stûna Lîsansê ya Kataloga IP-yê kontrol bikin. Tevlî tê vê wateyê ku destûrnameyek bi Vivado® Design Suite re tê de heye; Kirîn tê vê wateyê ku hûn neçar in ku destûrnameyek bikar bînin da ku bingehîn bikar bînin. Agahdariya li ser modulên IP-ê yên din ên Xilinx® LogiCORE™ li rûpela Taybetmendiya Rewşenbîrî ya Xilinx heye. Ji bo agahdarî li ser nirx û hebûna modul û amûrên IP-ya Xilinx LogiCORE yên din, bi nûnerê xweya firotanê ya Xilinx re têkilî daynin.

Specification Product

Danasînên Port
Tabloyên jêrîn hûrguliyên li ser port û pîvanên ILA peyda dikin.
ILA Ports

Tablo 1: ILA Ports
Navê Port	I/O	Terîf
clk	I	Demjimêra sêwirandî ya ku hemî mantiqa teşqele û hilanînê demjimêr dike.
lêpirsîn [ – 1:0]	I	Ketina porta lêkolînê. Hejmara porta sondajê di navbera 0 heta 511. Berfirehiya porta sondajê (bi nave ) di navbera 1 heta 1024 de ye. Divê hûn vê portê wekî vektorek diyar bikin. Ji bo portek 1-bit, lêpirsînê bikar bînin [0:0].
trig_out	O	Porta trig_out dikare ji rewşa tetikê an ji portek trig_in ya derveyî were çêkirin. Ji Analîzatora Mantiqê ve kontrolek dema xebitandinê heye ku di navbera şert û mercên tîrêjê û trig_in de biguhezîne da ku trig_out bike.
trig_in	I	Porta destkêşana têketinê di pergala bingehîn a pêvajoyê de ji bo Tetikkêşa Xaça Bicihkirî tê bikar anîn. Dikare bi ILA-ya din ve were girêdan da ku Triggera cascading biafirîne.
slot_ _	I	Navrûya Slot. Cureyê pêwendiyê li ser bingeha slot_ bi dînamîk tê afirandin _ parametre type interface. Portên kesane yên di nav navberan de ji bo çavdêrîkirina di rêveberê hardware de hene.
trig_out_ack	I	Pejirandinek ji bo trig_out.
trig_in_ack	O	Pejirandinek ji bo trig_in.
resetn	I	Tîpa Ketina ILA-yê dema ku li ser 'Çavdêriya Navberê' were danîn, divê ev port heman sînyala vesazkirinê be ku bi mantiqa sêwiranê ya ku bi Slot_ ve girêdayî ye hevdem e. _ benderên core ILA.
S_AXIS	I/O	port Bijarî. Dema ku di Vebijarkên Pêşverû de 'Navenda AXI4- Stream Interface Ji bo Girêdana Manul bi AXI Debug Hub' re were bijartin ji bo girêdana destan bi navika AXI Debug Hub re tê bikar anîn.
M_AXIS	I/O	port Bijarî. Ji bo girêdana bi destan a bi navika AXI Debug Hub re tê bikar anîn dema ku 'Navenda AXI4- Stream-ê ji bo Girêdana Destê bi AXI Debug Hub' ve di 'Vebijarkên Pêşverû' de were hilbijartin.

Tablo 1: ILA Ports (berdewam)
Navê Port	I/O	Terîf
aresetn	I	port Bijarî. Ji bo girêdana bi destan a bi navika AXI Debug Hub re tê bikar anîn dema ku 'Navenda AXI4- Stream-ê ji bo Girêdana Destê bi AXI Debug Hub' ve di 'Vebijarkên Pêşverû' de were hilbijartin. Pêdivî ye ku ev port bi porta vesazkirina AXI Debug Hub re hevdem be.
aclk	I	port Bijarî. Ji bo girêdana bi destan a bi navika AXI Debug Hub re tê bikar anîn dema ku 'Navenda AXI4- Stream-ê ji bo Girêdana Destê bi AXI Debug Hub' ve di 'Vebijarkên Pêşverû' de were hilbijartin. Pêdivî ye ku ev port bi porta demjimêrê ya AXI Debug Hub re hevdem be.

Parametreyên ILA

Tablo 2: Parametreyên ILA
Parametre	Destûrdar Nirxên	Nirxên Default	Terîf
Component_Name	Rêza bi A–Z, 0–9, û _ (binxet)	ila_0	Navê pêkhateya destnîşankirî.
C_NUM_OF_PROBES	1–512	1	Hejmara portên sonda ILA.
C_MEMORY_TYPE	0, 1	0	Armanca hilanînê ji bo daneyên ku hatine girtin. 0 bi RAM-ê re asteng dike û 1 bi UltraRAM-ê re têkildar e.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Kûrahiya tampona hilanînê ya sondajê. Ev hejmar hejmara herî zêde ya s nîşan dideamplesên ku dikarin di dema xebitandinê de ji bo her têketina sondayê werin hilanîn.
C_PROBE _BERÎ	1–1024	1	Firehiya porta sondayê . Ko porta sondajê ye ku nirxek wê ji 0 heya 1,023 heye.
C_TRIGOUT_EN	Rast nerast	ŞAŞ	Karbidestiya tîrêjê çalak dike. Ports trig_out û trig_out_ack têne bikaranîn.
C_TRIGIN_EN	Rast nerast	ŞAŞ	Di fonksîyonê de tetikê çalak dike. Portên trig_in û trig_in_ack têne bikar anîn.
C_INPUT_PIPE_STAGES	0–6	0	Flopên zêde li benderên sondajê zêde bikin. Yek parametre ji bo hemî portên sondajê derbas dibe.
ALL_PROBE_SAME_MU	Rast nerast	RAST	Ev yek hêz dike ku heman yekîneyên nirxê (yekîneyên lihevhatinê) bi hemî sondayan re berhev bike.
C_PROBE _MU_CNT	1–16	1	Hejmara Berawirdkirina Nirxê (Maç) yekîneyên li ser lêpirsînê. Ev tenê derbasdar e ger ALL_PROBE_SAME_MU ÇEWL be.
C_PROBE _AWA	DATA û TÊKIRÎ, DENGÎ, DATA	DATA û TRIGGER	Hilbijartina lêpirsînek hilbijartî ji bo diyar kirina şerta destkêşanê an ji bo mebesta hilanîna daneyê an ji bo her duyan.
C_ADV_TRIGGER	Rast nerast	ŞAŞ	Vebijarka teşqela pêşwext çalak dike. Ev makîna dewleta tîrêjê çalak dike û hûn dikarin rêzika teşqelê ya xwe di Vivado Logic Analyzer de binivîsin.

Tablo 2: Parametreyên ILA (berdewam)
Parametre	Destûrdar Nirxên	Nirxên Default	Terîf
C_NUM_MONITOR_SLOTS	1-11	1	Hejmara Interface Slots.
Têbînî: 1. Hejmara herî zêde ya yekîneyên nirxê (hevberî) berawirdî 1,024 e. Ji bo teşqela bingehîn (C_ADV_TRIGGER = FALSE), her sondajê yekîneyek nirxa berhevdanê heye (wek guhertoya berê). Lê ji bo vebijarka teşqela pêşkeftî (C_ADV_TRIGGER = TRUE), ev tê vê wateyê ku sondajên takekesî hîn jî dikarin hilbijarka gengaz a hejmara yekîneyên nirxan ji yek heya çar hebin. Lê divê hemî yekîneyên nirxê bidin ber hev ji 1,024-an zêdetir nebin. Ev tê vê wateyê, heke ji we re çar yekîneyên berhevkirina her sondajê hewce bike wê hingê destûr tê dayîn ku hûn tenê 256 sondayan bikar bînin.

Sêwirana bi Core

Ev beş rêwerz û agahdariya zêde vedihewîne da ku sêwirana bingehîn hêsan bike.

Clocking
Porta têketina clk demjimêr e ku ji hêla ILA core ve tê bikar anîn da ku nirxên lêpirsînê tomar bike. Ji bo encamên çêtirîn, divê ew heman sînyala demjimêrê be ku bi mantiqa sêwiranê ya ku bi benderên sondajê yên bingeha ILA ve girêdayî ye hevdem e. Dema ku bi destan bi AXI Debug Hub-ê ve tê girêdan, divê sînyala aclk bi porta têketina demjimêra AXI Debug Hub re hevdem be.

Resets dike
Dema ku hûn Tîpek Ketina ILA-yê danî ser Çavdêriya Navberê, porta vesazkirinê divê heman sînyala vesazkirinê be ku bi mantiqa sêwiranê ya ku navrûya wê pê ve girêdayî ye hevdem e.
slot_ _ port ji core ILA. Ji bo girêdana bi destan a bi navgînek AXI Debug Hub re, porta heyî divê bi porta vesazkirinê ya bingehek AXI Debug Hub re hevdem be.

Sêwirana Pêngavên Flow
Ev beş xweşkirin û hilberîna bingehîn, sînordarkirina bingehîn, û gavên simulasyon, sentez û bicîhkirinê yên ku ji bo vê bingehê IP-yê taybetî ne diyar dike. Agahiyên berfirehtir di derbarê herikandina sêwirana standard Vivado® û entegratora IP-yê de dikarin di rêberên bikarhêner ên Vivado Design Suite yên jêrîn de werin dîtin:

• Rêbernameya Bikarhêner Vivado Design Suite: Sêwirana Binepergalên IP-yê bi karanîna IP Integrator (UG994)
• Rêbernameya Bikarhêner Vivado Design Suite: Sêwirana bi IP-yê (UG896)
• Rêbernameya Bikarhêner a Vivado Design Suite: Destpêkirin (UG910)
• Rêbernameya Bikarhêner Vivado Design Suite: Simulasyona Mantiqê (UG900)

Xweserkirin û Hilberîna Core

Ev beş agahdarî di derbarê karanîna amûrên Xilinx® de vedihewîne da ku bingehîn di Suite Vivado® Design de xweş bike û hilberîne. Ger hûn di entegratora IP-ya Vivado de bingehê xwerû û çêdikin, ji bo agahdariya berfireh li Rêbernameya Bikarhêner a Vivado Design Suite binêre: Sêwirana Binepergalên IP-yê bi karanîna Integratora IP-yê (UG994) bikar bînin. Dibe ku entegratorê IP-ê dema ku sêwiranê erê bike an çêbike hin nirxên mîhengê bixweber hesab bike. Ji bo kontrol bikin ka nirx têne guhertin, li danasîna parametreyê di vê beşê de bibînin. Ber view nirxa parametreyê, di konsolê Tcl de fermana validate_bd_design bimeşîne. Hûn dikarin IP-yê ji bo karanîna di sêwirana xwe de bi danasîna nirxan ji bo parametreyên cihêreng ên ku bi bingeha IP-yê re têkildar in bi karanîna gavên jêrîn ve xweş bikin:

1.  IP-ê ji kataloga IP-ê hilbijêrin.
2.  IP-ya hilbijartî du caran bikirtînin an fermana IP-ya Xweserî ji darikê amûrê hilbijêrin an jî li menuya rast-klîk bikin.

Ji bo hûrguliyan, li Rêbernameya Bikarhêner a Vivado Design Suite binêre: Sêwirana bi IP-yê (UG896) û Rêbernameya Bikarhêner a Vivado Design Suite: Destpêkirin (UG910). Hêjmarên di vê beşê de nîgarên Vivado IDE ne. Plana ku li vir hatî destnîşan kirin dibe ku ji guhertoya heyî cûda bibe.

Ji bo gihîştina bingehîn, jêrîn bikin:

1.  Projeyek bi hilbijartinê vekin File paşê Projeyê vekin an jî bi hilbijartinê projeyek nû biafirînin File paşê Projeya Nû li Vivado.
2.  Kataloga IP-ê vekin û li yek ji taksonomiyan bigerin.
3. ILA-ê du caran bikirtînin da ku navê bingehîn Vivado IDE derxînin.

Panela Vebijarkên Giştî
Nîgara jêrîn tabloya Vebijarkên Giştî di mîhenga Native de nîşan dide ku dihêle hûn vebijarkan diyar bikin:

Nîgara jêrîn tabloya Vebijarkên Giştî di mîhenga AXI de nîşan dide ku dihêle hûn vebijarkan diyar bikin:

• Navê pêkhatê: Vê qada nivîsê bikar bînin da ku navek modulek yekta ji bo bingeha ILA peyda bikin.
• Tîpa Ketina ILA: Ev vebijark diyar dike ka kîjan celebê navbeynkar an îşaretek ILA divê xelet bike. Heya nuha, nirxên vê parameterê "Konpeyvên Xwecihî", "Navdêriya Navberê" û "Têkel" in.
• Hejmara Lêgerînan: Vê qada nivîsê bikar bînin da ku hejmara portên lêpirsînê yên li ser bingeha ILA hilbijêrin. Rêjeya derbasdar a ku di Vivado® IDE-yê de tê bikar anîn ji 1 heta 64 e. Heke ji we re ji 64 portên sondajê zêdetir lazim in, hûn hewce ne ku herikîna fermana Tcl bikar bînin da ku bingeha ILA-yê çêbikin.
• Hejmarek Slotên Navberê (tenê di celebê Çavdêriya Navberê û celebê Mixed de heye): Ev vebijark dihêle hûn jimareya hêlînên navbeynê yên AXI yên ku divê bi ILA-yê ve werin girêdan hilbijêrin.
• Heman Hejmara Berawirdêran Ji bo Hemî Portên Sondayê: Hejmara berhevkerên her sondajê dikare li ser vê panelê were mîheng kirin. Heman hejmara berhevkaran ji bo hemî sondajan dikare bi bijartinê ve were çalak kirin.

Panelên Portê Probe
Nîgara jêrîn tabloya Portên Probe nîşan dide ku dihêle hûn mîhengan diyar bikin:

• Panela Porta Probe: Berfirehiya her Portek Probe dikare di Panelên Porta Probe de were mîheng kirin. Her Panela Porta Probe heya heft port hene.
• Berfirehiya sondajê: Firehiya her Portek Probe dikare were behs kirin. Rêjeya derbasdar 1 heta 1024 e.
• Hejmara Berawirdêran: Ev vebijark tenê dema ku vebijarka "Heman Hejmara Berawirdêran Ji bo Hemî Portên Lêgerînê" neçalak be tê çalak kirin. Ji bo her sondajê di navbera 1 û 16-an de berhevkarek dikare were danîn.
• Dane û/an Tetik: Ji bo her sondajê tîpa sondajê dikare bi karanîna vê vebijarkê were saz kirin. Vebijarkên derbasdar DATA_and_TRIGGER, DATA û TRIGGER in.
• Vebijarkên Berawirdî: Cureya operasyonê an berhevdana her sondajê dikare bi karanîna vê vebijarkê were saz kirin.

Vebijêrkên Interface
Dema ku ji bo celebê têketina ILA-yê Monitoravdêr an celebê Têkel tê hilbijartin, jimareya jêrîn tabloya Vebijarkên Navberê nîşan dide:

• Tîpa navberê: Firoşyar, Pirtûkxane, Nav û Guhertoya (VLNV) pêwendiya ku ji hêla bingehîn ILA ve were şopandin.
• Firehiya ID-ya AXI-MM: Dema ku slot_ firehiya ID-ya navbeynkariya AXI hildibijêre cureya pêwendiyê wekî AXI-MM tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Berfirehiya Daneyên AXI-MM: Parametreyên ku bi slot re têkildar hildibijêre_Dema ku slot_ firehiya daneya navbera AXI hildibijêre cureya pêwendiyê wekî AXI-MM tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Berfirehiya Navnîşana AXI-MM: Dema ku slot_ firehiya navnîşana pêwendiya AXI hildibijêre cureya pêwendiyê wekî AXI-MM tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Kontrolkera protokola AXI-MM/Stream çalak bike: Ji bo hêlînê kontrolkerê protokola AXI4-MM an AXI4-Stream çalak dike dema ku slot_ Cûreya pêwendiyê wekî AXI-MM an AXI4-Stream tê mîheng kirin, li ku derê hejmara hêlînê ye.
• Hejmarên Şopandina Danûstandinê çalak bike: Kapasîteya şopandina danûstendinê ya AXI4-MM çalak dike.
• Hejmara Danûstendinên Xwendina Berçav: Hejmara danûstendinên Xwendina nemayî yên her ID diyar dike. Pêdivî ye ku nirx ji hejmara danûstendinên Read yên berbiçav ên ji bo wê girêdanê wekhev an mezintir be.
• Hejmara Danûstendinên Nivîsandinê yên Berbiçav: Hejmara danûstendinên Write yên berbiçav li ser her ID diyar dike. Pêdivî ye ku nirx ji bo wê pêwendiyê ji hejmara danûstendinên Write yên berbiçav wekhev an mezintir be.
• Nîşaneyên Rewşa APC-ê bişopînin: Çavdêriya nîşanên rewşa APC-ê ji bo hêlînê çalak bikin dema ku slot_ cureya pêwendiyê wekî AXI-MM tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Kanala navnîşana xwendinê ya AXI wekî Dane mîheng bikin: Ji bo mebesta hilanîna daneyê ji bo hêlînê îşaretên kanala navnîşana xwendinê hilbijêrin dema ku slot_ cureya pêwendiyê wekî AXI-MM tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Kanala navnîşana xwendinê ya AXI wekî Tetikê mîheng bikin: Ji bo diyarkirina şerta tetikê ji bo hêlînê îşaretên kanala navnîşana xwendinê hilbijêrin dema ku slot_ cureya pêwendiyê wekî AXI-MM tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Kanala daneya xwendinê ya AXI wekî Dane mîheng bikin: Ji bo mebestên hilanîna daneyê ji bo hêlînê îşaretên kanala daneya xwendinê hilbijêrin dema ku slot_ cureya pêwendiyê wekî AXI-MM tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Kanala daneya xwendinê ya AXI wekî Tetikê mîheng bikin: Ji bo diyarkirina şert û mercên teşqelê ji bo hêlînê îşaretên kanala daneya xwendinê hilbijêrin dema ku slot_ cureya pêwendiyê wekî AXI-MM tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Kanala navnîşana nivîsandina AXI wekî Dane mîheng bikin: Ji bo mebesta hilanîna daneyê ji bo hêlînê îşaretên kanala navnîşana nivîsandinê hilbijêrin dema ku slot_ cureya pêwendiyê wekî AXI-MM tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Kanala navnîşana nivîsandinê ya AXI wekî Tetikê mîheng bikin: Ji bo diyarkirina şert û mercên destavêtinê ji bo hêlînê îşaretên kanala navnîşana nivîsandinê hilbijêrin dema ku slot_ cureya pêwendiyê wekî AXI-MM tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Kanala daneya nivîsandina AXI wekî Dane mîheng bikin: Ji bo mebesta hilanîna daneyê ji bo hêlînê îşaretên kanala daneyê binivîsin dema ku slot_ cureya pêwendiyê wekî AXI-MM tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Kanala daneya nivîsandinê ya AXI wekî Tetikê mîheng bikin: Ji bo diyar kirina şerta teşqelê ji bo hêlînê îşaretên kanala daneya nivîsandinê hilbijêrin dema ku slot_ cureya pêwendiyê wekî AXI-MM tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Kanala bersivê ya nivîsandina AXI wekî Dane mîheng bikin: Ji bo mebestên hilanîna daneyê ji bo hêlînê îşaretên kanala bersivê binivîse dema ku slot_ cureya pêwendiyê wekî AXI-MM tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Kanala bersivê ya nivîsandinê ya AXI wekî Tetikê mîheng bikin: Ji bo diyar kirina şerta tetikê ji bo hêlînê îşaretên kanala bersiva nivîsandinê hilbijêrin dema ku slot_ cureya pêwendiyê wekî AXI-MM tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Berfirehiya Tdata AXI-Stream: Dema ku slot_ firehiya Tdata ya navbeynkariya AXI-Stream hildibijêre cureya pêwendiyê wekî AXI-Stream tê mîheng kirin, li ku derê hejmara hêlînê ye.
• Berfirehiya TID-ya AXI-Stream: Dema ku slot_ firehiya TID-ya navbeynkariya AXI-Stream hildibijêre cureya pêwendiyê wekî AXI-Stream tête mîheng kirin, li ku derê hejmara hêlînê ye.
• Berfirehiya AXI-Stream TUSER: Dema ku slot_ firehiya TUSER-a navbeynkariya AXI-Stream hildibijêre cureya pêwendiyê wekî AXI-Stream tê mîheng kirin, li ku derê hejmara hêlînê ye.
• Berfirehiya AXI-Stream TDEST: Dema ku slot_ firehiya TDEST-ya navbeynkariya AXI-Stream hildibijêre cureya pêwendiyê wekî AXI-Stream tê mîheng kirin, li ku derê hejmara hêlînê ye.
• Nîşaneyên AXIS-ê wekî daneyê mîheng bikin: Ji bo mebesta hilanîna daneyê ji bo hêlînê îşaretên AXI4-Stream hilbijêrin
  dema ku slot_ cureya pêwendiyê wekî AXI-Stream li ku derê tê mîheng kirin hejmara hêlînê ye.
• Nîşaneyên AXIS-ê wekî Tetikê mîheng bikin: Ji bo diyar kirina rewşa tetikê ji bo hêlînê sînyalên AXI4-Stream hilbijêrin dema ku slot_ cureya pêwendiyê wekî AXI-Stream tê mîheng kirin, li ku derê hejmara hêlînê ye.
• Slotê wekî Dane û/an Tetikê mîheng bike: Ji bo diyarkirina rewşa teşqelê an ji bo mebesta hilanîna daneyan an jî ji bo her duyan ji bo hêlînê sînyalên ne-AXI hildibijêre. dema ku slot_ type interface wek non-AXI mîhenkirin, li ku derê hejmara hêlînê ye.

Vebijêrkên Storage
Nîgara jêrîn tabloya Vebijarkên hilanînê destnîşan dike ku dihêle hûn celebê armanca hilanînê û kûrahiya bîranîna ku were bikar anîn hilbijêrin:

• Armanca hilanînê: Ev parametre ji bo bijartina celebê armanca hilanînê ji pêşeka daketî tê bikar anîn.
• Kûrahiya daneyê: Ev parametre ji bo hilbijartina s-ya minasib tê bikar anînample kûrahiya ji pêşeka drop-down.

Vebijêrkên pêşketî
Nîgara jêrîn tabloya Vebijarkên Pêşkeftî nîşan dide:

• Ji bo Girêdana Destan bi AXI Debug Hub-ê Navbera AXI4-Stream çalak bike: Dema ku were çalak kirin, ev vebijark navbeynek AXIS dide IP-yê ku bi AXI Debug Hub-ê ve were girêdan.
• Navbera Ketina Tetikê çalak bike: Vê vebijarkê binihêrin da ku portek têketina tetikê ya vebijarkî çalak bike.
• Navbera Derana Tetikê çalak bike: Vê vebijarkê binihêrin da ku portek derana tetikê ya bijarte çalak bike.
• Input Pipe Stages: Hejmara tomarên ku hûn dixwazin ji bo lêpirsînê zêde bikin hilbijêrin da ku encamên pêkanînê baştir bikin. Ev parametre ji bo hemî sondayan derbas dibe.
• Teşkîlata Pêşverû: Binêrin da ku rêziknameya tetikê ya li ser bingeha makîneya dewletê çalak bike.

Hilberîna Hilberînê
Ji bo hûrguliyan, li Rêbernameya Bikarhêner a Vivado Design Suite binêre: Sêwirana bi IP-yê (UG896).

Astengkirina Core

Required Constraints
Di bingeha ILA de XDC heye file ku astengiyên rêça derewîn ên guncan dihewîne da ku pêşî li zêde-sînorkirina rêyên hevdemkirinê yên qada demjimêrê bigire. Di heman demê de tê çaverê kirin ku îşareta demjimêrê ya ku bi porta têketina clk ya bingeha ILA-yê ve girêdayî ye di sêwirana we de bi rêkûpêk ve girêdayî ye.

Hilbijartinên Dereceya Amûr, Pakêt, û Lezê
Ev beş ji bo vê bingehê IP-ê ne derbasdar e.

• Clock Frequencies
  Ev beş ji bo vê bingehê IP-ê ne derbasdar e.
• Clock Management
  Ev beş ji bo vê bingehê IP-ê ne derbasdar e.
• Clock Placement
  Ev beş ji bo vê bingehê IP-ê ne derbasdar e.
• Banking
  Ev beş ji bo vê bingehê IP-ê ne derbasdar e.
• Bicîhkirina Transceiver
  Ev beş ji bo vê bingehê IP-ê ne derbasdar e.
• I/O Standard û Cihkirin
  Ev beş ji bo vê bingehê IP-ê ne derbasdar e.

Simulasyon

Ji bo agahdariya berfireh li ser hêmanên simulasyonê yên Vivado®, û her weha agahdariya li ser karanîna amûrên sêyemîn ên piştgirîkirî, li Rêbernameya Bikarhêner a Vivado Design Suite binêre: Simulasyona Logic (UG900).

Sentez û Pêkanîna
Ji bo hûrguliyên li ser hevgirtin û pêkanînê, li Rêbernameya Bikarhêner a Vivado Design Suite binêre: Sêwirana bi IP-yê (UG896).

Debugging

Ev pêvek hûrguliyên li ser çavkaniyên ku li ser Piştgiriya Xilinx® hene vedihewîne webmalper û amûrên debuggkirinê. Ger IP-ê mifteyek lîsansê hewce bike, divê mift were verast kirin. Amûrên sêwiranê yên Vivado® gelek nuqteyên kontrolê yên lîsansê hene ji bo derbaskirina IP-ya lîsansê ya bi herikandinê. Ger kontrolkirina lîsansê biserkeve, IP dikare hilberînê bidomîne. Wekî din, nifş bi xeletiyek disekine. Xalên kontrolê yên lîsansê ji hêla amûrên jêrîn ve têne bicîh kirin:

• Vivado Synthesis
• Pêkanîna Vivado
• binivîse_bitstream (fermana Tcl)

GIRING! Asta lîsansa IP-ê li nuqteyên kontrolê nayê paşguh kirin. Test piştrast dike ku destûrnameyek derbasdar heye. Ew asta lîsansa IP-ê kontrol nake.

Li Xilinx.com Alîkariyê Dibînin

Ji bo ku di pêvajoya sêwirandin û debugkirinê de gava ku bingehîn bikar bînin, Piştgiriya Xilinx web rûpel çavkaniyên sereke yên wekî belgekirina hilberê, notên berdanê, tomarên bersivê, agahdariya li ser pirsgirêkên naskirî, û lînkên ji bo bidestxistina piştgiriya hilberê bêtir vedihewîne. Forumên Civata Xilinx jî hene ku endam dikarin fêr bibin, beşdar bibin, parve bikin û li ser çareseriyên Xilinx pirsan bipirsin.

Documentation
Vê rêberê hilberê belgeya sereke ye ku bi bingehîn ve girêdayî ye. Ev rênîşander, digel belgeyên têkildarî hemî hilberên ku di pêvajoya sêwiranê de alîkar in, li ser Piştgiriya Xilinx têne dîtin. web rûpel an bi karanîna Xilinx® Documentation Navigator. Navîgatora Belgekirina Xilinx ji rûpela Dakêşan dakêşin. Ji bo bêtir agahdarî li ser vê amûr û taybetmendiyên berdest, piştî sazkirinê alîkariya serhêl vekin.

Bersivên Records
Qeydên Bersiv agahdariya li ser pirsgirêkên ku bi gelemperî rû didin, agahdariya arîkar li ser çawaniya çareserkirina van pirsgirêkan, û her pirsgirêkên naskirî yên hilberek Xilinx vedihewîne. Qeydên Bersiv her roj têne afirandin û têne parastin ku bikarhêner bigihîjin agahdariya herî rast a berdest. Qeydên Bersiv ji bo vê bingehê dikare bi karanîna qutiya Piştgiriya Lêgerînê ya li ser piştevaniya Xilinx-ê ya sereke were cîh kirin web rûpel. Ji bo ku encamên lêgerîna xwe zêde bikin, peyvên sereke yên wekî:

• Navê hilberê
• Peyama amûrê(ên)
• Kurteya pirsgirêka ku derketiye holê

Lêgerînek fîlterê heye piştî ku encam têne vegerandin da ku encaman bêtir armanc bikin.

Piştgiriya Teknîkî
Xilinx li ser Forumên Civata Xilinx ji bo vê hilbera IP-ya LogiCORE™ dema ku wekî ku di belgeya hilberê de hatî destnîşan kirin tê bikar anîn piştgirîya teknîkî peyda dike. Xilinx nikare dem, fonksiyon, an piştgirî garantî bike heke hûn yek ji jêrîn bikin:

• Di cîhazên ku di belgeyê de nehatine diyarkirin de çareseriyê bicîh bikin.
• Çareseriyê ji ya ku di belgeya hilberê de destûr tê dayîn xweş bikin.
• Tu beşa sêwiranê ya bi etîketa DO NOT MODIFY biguherîne.

Ji bo pirsan bipirsin, biçin Forumên Civata Xilinx.

Çavkaniyên Additional û Daxuyaniyên Hiqûqî

Çavkaniyên Xilinx
Ji bo çavkaniyên piştgirî yên wekî Bersiv, Belgekirin, Daxistin û Foruman, li Piştgiriya Xilinx binêre.

Navîgatorê Belgekirinê û Hubên sêwiranê
Xilinx® Documentation Navigator (DocNav) gihîştina belge, vîdyoy û çavkaniyên piştevaniyê yên Xilinx peyda dike, ku hûn dikarin wan fîlter bikin û bigerin da ku agahdarî bibînin. Ji bo vekirina DocNav:

• • Ji Vivado® IDE, Alîkarî → Belgekirin û Tutorial hilbijêrin.
  • Li ser Windows-ê, Destpêk → Hemî Bername → Amûrên Sêwirana Xilinx → DocNav hilbijêrin.
  • Di rêzika fermana Linuxê de, têkevin docnavê.

Xilinx Design Hubs girêdanên bi belgeyên ku ji hêla peywirên sêwiranê û mijarên din ve têne organîzekirin peyda dikin, ku hûn dikarin wan bikar bînin da ku têgehên sereke fêr bibin û pirsên pir caran têne pirsîn çareser bikin. Ji bo gihîştina Hubên Sêwiranê:

• Di DocNav-ê de, Hubên Sêwiranê bikirtînin View tab.
• Li ser Xilinxê webmalperê, li rûpela Hubsê ya Designê bibînin.

Not: Ji bo bêtir agahdarî li ser DocNav, li rûpela Navîgatora Belgekirinê ya li ser Xilinx binêre website.

Çavkanî
Van belgeyan bi vê rêbernameyê re materyalek pêvek peyda dikin:

1.  Rêbernameya Bikarhêner Vivado Design Suite: Bernamekirin û Debugging (UG908)
2. Rêbernameya Bikarhêner Vivado Design Suite: Sêwirana bi IP-yê (UG896)
3. Rêbernameya Bikarhêner Vivado Design Suite: Sêwirana Binepergalên IP-yê bi karanîna IP Integrator (UG994)
4. Rêbernameya Bikarhêner a Vivado Design Suite: Destpêkirin (UG910)
5. Rêbernameya Bikarhêner Vivado Design Suite: Simulasyona Mantiqê (UG900)
6. Rêbernameya Bikarhêner Vivado Design Suite: Pêkanîna (UG904)
7. Rêbernameya Koçberiyê ya ISE ber Vivado Design Suite (UG911)
8. AXI Protocol Checker LogiCORE Rêbernameya Hilberê IP (PG101)
9. AXI4-Stream Protokola Kontrolker Rêbernameya Hilberê LogiCORE IP (PG145)

Dîroka Revision
Tabloya jêrîn dîroka guhertoya vê belgeyê nîşan dide.

Liq	Guhertoya Kurte
11/23/2020 Guhertoya 1.1
Serbestberdana destpêkê.	N/A

Ji kerema xwe bixwînin: Daxuyaniyên Yasayî yên Girîng
Agahiyên ku li vir ji we re têne eşkere kirin ("Materyal") tenê ji bo hilbijartin û karanîna hilberên Xilinx têne peyda kirin. Di asta herî zêde ya ku ji hêla qanûnê ve hatî destûr kirin: (1) Materyal "Wekî EW" têne peyda kirin û digel hemî xeletiyan, Xilinx bi vê yekê HEMÛ GARANTIY Û ŞERT, Eşkere, NAVENDA NÎŞANÎ, AN qanûnî, TEWLÎ LÊ BI SÎNOR NEBÛRÎ, BELETIYAN TÊKIRIN. -BINPÊKIRIN, AN JI BO HER ARMANCEKE TAYBETÎ KIRIN; û (2) Xilinx ne berpirsiyar e (çi di peymanê de, hem jî di tometê de, di nav de xemsarî, an di binê teoriyek din a berpirsiyariyê de) ji her windabûn an zirara her cûre an xwezayê re têkildar, ku di bin, an bi materyalan ve girêdayî ye (di nav de bikaranîna we ya Materyal), di nav de ji bo her windabûn an zirarek rasterast, neyekser, taybetî, rûdanî, an encamek (di nav de windakirina daneyan, qezenc, dilxwazî, an her cûre windabûn an zirara ku di encama her kiryarê de çêbûye. ji hêla aliyek sêyemîn ve) her çend zirar an windabûna wusa bi maqûl were pêşbînîkirin an jî Xilinx li ser îhtîmala heman yekê were şîret kirin.

Xilinx ne mecbûr e ku xeletiyên ku di Materyal de hene rast bike an we ji nûvekirinên Materyal an taybetmendiyên hilberê agahdar bike. Hûn nikarin bêyî destûra nivîskî ya pêşîn Materyalan ji nû ve hilberînin, biguherînin, belav bikin, an bi gelemperî nîşan bidin. Hin hilber di bin şert û mercên garantiya tixûbdar a Xilinx de ne, ji kerema xwe serî li Mercên Firotanê yên Xilinx-ê bidin. viewed at https://www.xilinx.com/legal.htm#tos; Dibe ku navokên IP-yê di bin şert û mercên garantî û piştgirîyê de bin ku di lîsansek ku ji hêla Xilinx ve ji we re hatî dayîn hene. Berhemên Xilinx-ê ne hatine sêwirandin an nayên armanc kirin ku ji bo têkçûn-ewle bin an jî ji bo karanîna di her serîlêdanê de ku pêdivî bi performansa têkçûn-ewle hewce dike; hûn rîsk û berpirsiyariya yekane ji bo karanîna hilberên Xilinx di van sepanên krîtîk de digirin ser xwe, ji kerema xwe serî li Mercên Firotanê yên Xilinx-ê bidin. viewed at https://www.xilinx.com/legal.htm#tos.
Di vê belgeyê de agahdariya pêşîn heye û bêyî agahdarî tê guhertin. Agahiyên ku li vir têne peyda kirin bi hilber û/an karûbarên ku hîna ji bo firotanê peyda ne re têkildar in, û tenê ji bo mebestên agahdarkirinê têne peyda kirin û ne wekî pêşniyarek ji bo firotanê an hewildanek bazirganîkirina hilber û/an karûbarên ku têne destnîşan kirin têne hesibandin, an têne şîrove kirin. herein.

SERLÊDANÊN OTOMOTIVE DISCLAIMER
BERHEMÊN OTOMOTIVE (DI HEJMARA PARÇÊ DE WEKÎ "XA" TÊN NASÎNÎN) JI BO BIKARANÎNA BANGÊN HEWAYÊ AN JI JI BO BIKARANÎNIN DI SERLÊDANÊN KU TÊRÎ DIKE LI SER KONTROLLIYA WESITEKÊ NE ("EWLEHIYÎ"EWLEHIYÊ). UNDANCY FEATURE CONSISTENT BI ISO 26262 STANDARDA EWLEHIYA OTOMOTIVE ("DÊZANIYA EWLEHIYÊ"). DIVÊ XERTÎ BERÎ BIKARANÎN Û BELAVKIRINA PERGALÊN KU BERHEMÊN KU TEVLÎ DIKE, PERGALÊN WIŞA JI BO ARMANCÊN EWLEHIYÊ TÊKIRIN. BIKARANÎNA BERHEMÊN DI SERLÊDANÊN EWLEHIYÊ DE BÊ SÊWANEKE EWLEHIYÊ TEMAM LI BER XELÎSÊ XERÎ DE YE, TENÊ LI SER ZANÛN Û RÊZÛNÊN GIRTÎ KU SÎNORÊN LI SER BERSÎVÊN BERHEMÊ DIKIN.
Copyright 2020 Xilinx, Inc. Hemî nîşaneyên bazirganî yên din milkê xwediyên wan ên têkildar in. PG357 (v1.1) 23ê çiriya paşîn, 2020, ILA bi AXI4-Stream Interface v1.1
PDFî bikin: Xilinx AXI4-Stream Rêbernameya Analîzera Mantiqî ya Yekgirtî

Çavkanî

• Manual Bikarhêner