Xilinx AXI4-স্ট্রীম ইন্টিগ্রেটেড লজিক অ্যানালাইজার গাইড

AXI4-স্ট্রীম ইন্টারফেস কোর সহ ইন্টিগ্রেটেড লজিক অ্যানালাইজার (ILA) হল একটি কাস্টমাইজযোগ্য লজিক বিশ্লেষক আইপি যা একটি ডিজাইনের অভ্যন্তরীণ সংকেত এবং ইন্টারফেসগুলি নিরীক্ষণ করতে ব্যবহার করা যেতে পারে। আইএলএ কোরে বুলিয়ান ট্রিগার সমীকরণ এবং এজ ট্রানজিশন ট্রিগার সহ আধুনিক লজিক বিশ্লেষকগুলির অনেক উন্নত বৈশিষ্ট্য রয়েছে। কোরটি মেমরি-ম্যাপ করা AXI এবং AXI4-স্ট্রিমের জন্য প্রোটোকল চেকিংয়ের সাথে ইন্টারফেস ডিবাগিং এবং পর্যবেক্ষণ ক্ষমতাও অফার করে। যেহেতু ILA কোরটি নিরীক্ষণ করা ডিজাইনের সাথে সিঙ্ক্রোনাস, আপনার ডিজাইনে প্রয়োগ করা সমস্ত ডিজাইনের ঘড়ির সীমাবদ্ধতাগুলি ILA কোরের উপাদানগুলিতেও প্রয়োগ করা হয়। একটি ডিজাইনের মধ্যে ইন্টারফেস ডিবাগ করতে, Vivado® IP ইন্টিগ্রেটরে একটি ব্লক ডিজাইনে ILA IP যোগ করতে হবে। একইভাবে, AXI4/AXI4-স্ট্রিম প্রোটোকল চেকিং বিকল্পটি আইপি ইন্টিগ্রেটরে ILA IP-এর জন্য সক্রিয় করা যেতে পারে। প্রোটোকল লঙ্ঘন তারপর তরঙ্গরূপ প্রদর্শিত হতে পারে viewভিভাডো লজিক বিশ্লেষক।

বৈশিষ্ট্য

ব্যবহারকারী-নির্বাচনযোগ্য প্রোব পোর্টের সংখ্যা এবং প্রোবের প্রস্থ।

ব্যবহারকারী-নির্বাচনযোগ্য স্টোরেজ লক্ষ্য যেমন ব্লক RAM এবং UltraRAM
একাধিক প্রোব পোর্ট একক ট্রিগার অবস্থায় একত্রিত করা যেতে পারে।

একটি ডিজাইনে AXI ইন্টারফেস ডিবাগ করার জন্য ব্যবহারকারী-নির্বাচনযোগ্য AXI স্লট।
ইন্টারফেস প্রকার এবং ট্রেস s সহ AXI ইন্টারফেসের জন্য কনফিগারযোগ্য বিকল্পগুলিampগভীরতা

প্রোবের জন্য ডেটা এবং ট্রিগার সম্পত্তি।
প্রতিটি প্রোবের জন্য একাধিক তুলনাকারী এবং প্রস্থ এবং ইন্টারফেসের মধ্যে পৃথক পোর্ট।

ইনপুট/আউটপুট ক্রস-ট্রিগারিং ইন্টারফেস।
ইনপুট প্রোবের জন্য কনফিগারযোগ্য পাইপলাইনিং।

AXI4-MM এবং AXI4-স্ট্রিম প্রোটোকল চেকিং।

ILA কোর সম্পর্কে আরও তথ্যের জন্য, Vivado ডিজাইন স্যুট ব্যবহারকারী নির্দেশিকা দেখুন: প্রোগ্রামিং এবং ডিবাগিং (UG908)।

আইপি তথ্য

LogiCORE™ আইপি ফ্যাক্টস টেবিল
মূল নির্দিষ্টকরণ
সমর্থিত ডিভাইস পরিবার1	Versal™ ACAP
সমর্থিত ইউজার ইন্টারফেস	IEEE স্ট্যান্ডার্ড 1149.1 - জেTAG
কোর দিয়ে দেওয়া হয়েছে
ডিজাইন Files	আরটিএল
Exampলে ডিজাইন	ভেরিলগ
টেস্ট বেঞ্চ	প্রদান করা হয়নি
সীমাবদ্ধতা File	Xilinx® ডিজাইন সীমাবদ্ধতা (XDC)
সিমুলেশন মডেল	প্রদান করা হয়নি
সমর্থিত S/W ড্রাইভার	N/A
পরীক্ষিত নকশা প্রবাহ2
ডিজাইন এন্ট্রি	Vivado® ডিজাইন স্যুট
সিমুলেশন	সমর্থিত সিমুলেটরগুলির জন্য, দেখুন Xilinx ডিজাইন টুলস: রিলিজ নোট গাইড.
সংশ্লেষণ	ভিভাডো সংশ্লেষণ
সমর্থন
সমস্ত Vivado আইপি পরিবর্তন লগ	মাস্টার ভিভাডো আইপি পরিবর্তন লগগুলি: 72775
Xilinx সমর্থন web পৃষ্ঠা
নোট: 1. সমর্থিত ডিভাইসগুলির একটি সম্পূর্ণ তালিকার জন্য, Vivado® IP ক্যাটালগ দেখুন৷ 2. টুলগুলির সমর্থিত সংস্করণগুলির জন্য, দেখুন Xilinx ডিজাইন টুলস: রিলিজ নোট গাইড.

ওভারview

ডিজাইন প্রক্রিয়া দ্বারা বিষয়বস্তু নেভিগেটিং
Xilinx® ডকুমেন্টেশন আপনার বর্তমান ডেভেলপমেন্ট টাস্কের জন্য প্রাসঙ্গিক বিষয়বস্তু খুঁজে পেতে আপনাকে সাহায্য করার জন্য স্ট্যান্ডার্ড ডিজাইন প্রক্রিয়াগুলির একটি সেটের চারপাশে সংগঠিত। এই নথিটি নিম্নলিখিত নকশা প্রক্রিয়াগুলি কভার করে:

হার্ডওয়্যার, আইপি এবং প্ল্যাটফর্ম ডেভেলপমেন্ট: হার্ডওয়্যার প্ল্যাটফর্মের জন্য পিএল আইপি ব্লক তৈরি করা, পিএল কার্নেল তৈরি করা, সাবসিস্টেম ফাংশনাল সিমুলেশন তৈরি করা এবং Vivado® সময়, সম্পদ ব্যবহার এবং পাওয়ার ক্লোজার মূল্যায়ন করা। সিস্টেম ইন্টিগ্রেশনের জন্য হার্ডওয়্যার প্ল্যাটফর্মের বিকাশও জড়িত। এই নথির বিষয়গুলি যা এই নকশা প্রক্রিয়ার জন্য প্রযোজ্য:
পোর্ট বর্ণনা

ক্লকিং এবং রিসেট
কাস্টমাইজ করা এবং কোর তৈরি করা

কোর ওভারview
FPGA ডিজাইনের সংকেত এবং ইন্টারফেসগুলি একটি ILA প্রোব এবং স্লট ইনপুটগুলির সাথে সংযুক্ত থাকে। এই সংকেত এবং ইন্টারফেসগুলি, যথাক্রমে প্রোব এবং স্লট ইনপুটগুলির সাথে সংযুক্ত,ampনকশা গতিতে নেতৃত্বে এবং অন-চিপ ব্লক RAM ব্যবহার করে সংরক্ষণ করা হয়। Versal™ ACAP ডিজাইনের সংকেত এবং ইন্টারফেসগুলি ILA প্রোব এবং স্লট ইনপুটগুলির সাথে সংযুক্ত। এই সংযুক্ত সংকেত এবং ইন্টারফেস হল sampকোর ক্লক ইনপুট ব্যবহার করে ডিজাইনের গতিতে নেতৃত্ব দেওয়া এবং অন-চিপ ব্লক র‌্যাম মেমরিতে সংরক্ষিত। মূল পরামিতি নিম্নলিখিত নির্দিষ্ট করে:

প্রোবের একটি সংখ্যা (512 পর্যন্ত) এবং প্রোবের প্রস্থ (1 থেকে 1024)।

স্লট এবং ইন্টারফেস বিকল্প একটি সংখ্যা.
ট্রেস এসampগভীরতা

প্রোবের জন্য ডেটা এবং/অথবা ট্রিগার প্রপার্টি।
প্রতিটি প্রোবের জন্য তুলনাকারীদের সংখ্যা।

ILA কোরের সাথে যোগাযোগ AXI ডিবাগ হাবের একটি উদাহরণ ব্যবহার করে পরিচালিত হয় যা কন্ট্রোল, ইন্টারফেস, এবং প্রসেসিং সিস্টেম (CIPS) IP কোরের সাথে সংযোগ করে।

ভার্সাল ACAP-এ নকশা লোড হওয়ার পরে, ILA পরিমাপের জন্য একটি ট্রিগার ইভেন্ট সেট আপ করতে Vivado® লজিক বিশ্লেষক সফ্টওয়্যার ব্যবহার করুন। ট্রিগার হওয়ার পর, এসample বাফার ভরা এবং Vivado লজিক বিশ্লেষক আপলোড করা হয়. তুমি পারবে view তরঙ্গরূপ উইন্ডো ব্যবহার করে এই তথ্য. তদন্ত এসample এবং ট্রিগার কার্যকারিতা প্রোগ্রামেবল লজিক অঞ্চলে প্রয়োগ করা হয়। অন-চিপ ব্লক RAM বা UltraRAM মেমরি আপনার কাস্টমাইজেশনের সময় নির্বাচিত স্টোরেজ টার্গেটের উপর ভিত্তি করে যা সফ্টওয়্যার দ্বারা আপলোড না হওয়া পর্যন্ত ডেটা সংরক্ষণ করে। ইভেন্টগুলি ট্রিগার করতে, ডেটা ক্যাপচার করতে বা ILA কোরের সাথে যোগাযোগ করতে কোনও ব্যবহারকারীর ইনপুট বা আউটপুট প্রয়োজন হয় না। ILA কোর ইন্টারফেস-স্তরের সংকেত নিরীক্ষণ করতে সক্ষম, এটি AXI4 ইন্টারফেসের জন্য অসামান্য লেনদেনের মতো লেনদেন-স্তরের তথ্য জানাতে পারে।

আইএলএ প্রোব ট্রিগার তুলনাকারী
প্রতিটি প্রোব ইনপুট একটি ট্রিগার তুলনাকারীর সাথে সংযুক্ত থাকে যা বিভিন্ন ক্রিয়াকলাপ সম্পাদন করতে সক্ষম। রান টাইমে তুলনাকারীকে = বা != তুলনা করার জন্য সেট করা যেতে পারে। এর মধ্যে রয়েছে মিলিত স্তরের নিদর্শন, যেমন X0XX101। এটিতে রাইজিং এজ (R), পতনের প্রান্ত (F), হয় প্রান্ত (B), বা নো ট্রানজিশন (N) এর মতো প্রান্তের রূপান্তর সনাক্তকরণও অন্তর্ভুক্ত রয়েছে। ট্রিগার তুলনাকারী আরও জটিল তুলনা করতে পারে, যার মধ্যে >, <, ≥, এবং ≤ রয়েছে।

গুরুত্বপূর্ণ! Vivado® লজিক বিশ্লেষকের মাধ্যমে কম্প্যারেটর রান টাইমে সেট করা হয়।

আইএলএ ট্রিগার অবস্থা
ট্রিগার কন্ডিশন হল ILA প্রোব ট্রিগার কম্প্যারেটর ফলাফলগুলির প্রতিটির একটি বুলিয়ান "AND" বা "OR" গণনার ফলাফল। Vivado® লজিক বিশ্লেষক ব্যবহার করে, আপনি "AND" ট্রিগার কম্প্যারেটর প্রোব বা "OR" প্রোব করবেন কিনা তা নির্বাচন করুন। "AND" সেটিংটি একটি ট্রিগার ইভেন্ট ঘটায় যখন ILA প্রোবের তুলনাগুলি সন্তুষ্ট হয়। "OR" সেটিংটি একটি ট্রিগার ইভেন্ট ঘটায় যখন ILA প্রোবের তুলনা সন্তুষ্ট হয়। ট্রিগার অবস্থা হল ILA ট্রেস পরিমাপের জন্য ব্যবহৃত ট্রিগার ইভেন্ট।

অ্যাপ্লিকেশন

ILA কোরটি এমন একটি অ্যাপ্লিকেশনে ব্যবহার করার জন্য ডিজাইন করা হয়েছে যার জন্য Vivado® ব্যবহার করে যাচাই বা ডিবাগিং প্রয়োজন। নিচের চিত্রটি দেখায় যে CIPS আইপি কোর AXI ব্লক RAM কন্ট্রোলার থেকে AXI নেটওয়ার্ক অন চিপ (NoC) এর মাধ্যমে লেখে এবং পড়ে। হার্ডওয়্যার ম্যানেজারে AXI4 লেনদেন নিরীক্ষণ করতে ILA কোর AXI NoC এবং AXI ব্লক RAM কন্ট্রোলারের মধ্যে ইন্টারফেস নেটের সাথে সংযুক্ত থাকে।

লাইসেন্সিং এবং অর্ডারিং
এই Xilinx® LogiCORE™ আইপি মডিউল Xilinx এন্ড ইউজার লাইসেন্সের শর্তাবলীর অধীনে Xilinx Vivado® ডিজাইন স্যুটের সাথে কোন অতিরিক্ত খরচ ছাড়াই প্রদান করা হয়।
দ্রষ্টব্য: আপনার লাইসেন্স প্রয়োজন তা যাচাই করতে, আইপি ক্যাটালগের লাইসেন্স কলামটি দেখুন। অন্তর্ভুক্ত মানে Vivado® ডিজাইন স্যুটের সাথে একটি লাইসেন্স অন্তর্ভুক্ত করা হয়েছে; ক্রয় মানে হল যে আপনাকে কোর ব্যবহার করার জন্য একটি লাইসেন্স কিনতে হবে। অন্যান্য Xilinx® LogiCORE™ আইপি মডিউল সম্পর্কে তথ্য Xilinx ইন্টেলেকচুয়াল প্রপার্টি পৃষ্ঠায় উপলব্ধ। অন্যান্য Xilinx LogiCORE IP মডিউল এবং সরঞ্জামগুলির মূল্য এবং প্রাপ্যতা সম্পর্কে তথ্যের জন্য, আপনার স্থানীয় Xilinx বিক্রয় প্রতিনিধির সাথে যোগাযোগ করুন৷

পণ্য স্পেসিফিকেশন

পোর্ট বর্ণনা
নিম্নলিখিত টেবিলগুলি ILA পোর্ট এবং পরামিতি সম্পর্কে বিশদ প্রদান করে।
আইএলএ পোর্টস

টেবিল 1: আইএলএ পোর্টস
পোর্টের নাম	I/O	বর্ণনা
clk	I	ডিজাইন ঘড়ি যে ঘড়ি সব ট্রিগার এবং স্টোরেজ যুক্তি.
ক্ষত পরীক্ষা করা [ - 1:0]	I	প্রোব পোর্ট ইনপুট। প্রোব পোর্ট নম্বর 0 থেকে সীমার মধ্যে রয়েছে 511. প্রোব পোর্টের প্রস্থ (এর দ্বারা চিহ্নিত করা হয়েছে ) 1 থেকে 1024 এর মধ্যে। আপনাকে অবশ্যই এই পোর্টটিকে ভেক্টর হিসাবে ঘোষণা করতে হবে। একটি 1-বিট পোর্টের জন্য, প্রোব ব্যবহার করুন [০:০]।
trig_out	O	trig_out পোর্টটি ট্রিগার অবস্থা থেকে বা একটি বহিরাগত trig_in পোর্ট থেকে তৈরি করা যেতে পারে। লজিক অ্যানালাইজার থেকে ট্রিগার কন্ডিশন এবং ট্রিগ_আউট ড্রাইভ করতে ট্রিগ_ইন-এর মধ্যে স্যুইচ করার জন্য একটি রান টাইম নিয়ন্ত্রণ রয়েছে।
trig_in	I	এম্বেডেড ক্রস ট্রিগারের জন্য প্রক্রিয়া ভিত্তিক সিস্টেমে ব্যবহৃত ইনপুট ট্রিগার পোর্ট। ক্যাসকেডিং ট্রিগার তৈরি করতে অন্য ILA এর সাথে সংযুক্ত করা যেতে পারে।
স্লট_ _	I	স্লট ইন্টারফেস। ইন্টারফেসের ধরন স্লটের উপর ভিত্তি করে গতিশীলভাবে তৈরি করা হয়_ _ ইন্টারফেস টাইপ প্যারামিটার। ইন্টারফেসের মধ্যে পৃথক পোর্টগুলি হার্ডওয়্যার ম্যানেজারে পর্যবেক্ষণের জন্য উপলব্ধ।
trig_out_ack	I	trig_out করার জন্য একটি স্বীকৃতি।
trig_in_ack	O	trig_in-এর জন্য একটি স্বীকৃতি।
পুনরায় সেট করা	I	ILA ইনপুট টাইপ যখন 'ইন্টারফেস মনিটর' এ সেট করা হয়, তখন এই পোর্টটি একই রিসেট সিগন্যাল হওয়া উচিত যা স্লট_ এর সাথে সংযুক্ত ডিজাইন লজিকের সাথে সিঙ্ক্রোনাস। _ আইএলএ কোরের বন্দর।
S_AXIS	I/O	ঐচ্ছিক পোর্ট। AXI ডিবাগ হাব কোরের সাথে ম্যানুয়াল সংযোগের জন্য ব্যবহৃত হয় যখন উন্নত বিকল্পগুলিতে 'AXI4- AXI ডিবাগ হাবের জন্য Manul সংযোগের জন্য স্ট্রিম ইন্টারফেস সক্ষম করুন' নির্বাচন করা হয়।
M_AXIS	I/O	ঐচ্ছিক পোর্ট। AXI ডিবাগ হাব কোরের সাথে ম্যানুয়াল সংযোগের জন্য ব্যবহৃত হয় যখন 'AXI ডিবাগ হাবের ম্যানুয়াল সংযোগের জন্য AXI4- স্ট্রিম ইন্টারফেস সক্ষম করুন' 'উন্নত বিকল্প'-এ নির্বাচন করা হয়।

টেবিল 1: আইএলএ পোর্টস (চলবে)
পোর্টের নাম	I/O	বর্ণনা
aresetn	I	ঐচ্ছিক পোর্ট। AXI ডিবাগ হাব কোরের সাথে ম্যানুয়াল সংযোগের জন্য ব্যবহৃত হয় যখন 'AXI ডিবাগ হাবের ম্যানুয়াল সংযোগের জন্য AXI4- স্ট্রিম ইন্টারফেস সক্ষম করুন' 'উন্নত বিকল্প'-এ নির্বাচন করা হয়। এই পোর্টটি AXI ডিবাগ হাবের রিসেট পোর্টের সাথে সিঙ্ক্রোনাস হওয়া উচিত।
alk	I	ঐচ্ছিক পোর্ট। AXI ডিবাগ হাব কোরের সাথে ম্যানুয়াল সংযোগের জন্য ব্যবহৃত হয় যখন 'AXI ডিবাগ হাবের ম্যানুয়াল সংযোগের জন্য AXI4- স্ট্রিম ইন্টারফেস সক্ষম করুন' 'উন্নত বিকল্প'-এ নির্বাচন করা হয়। এই পোর্টটি AXI ডিবাগ হাবের ক্লক পোর্টের সাথে সিঙ্ক্রোনাস হওয়া উচিত।

ILA পরামিতি

টেবিল 2: ILA পরামিতি
প্যারামিটার	অনুমোদনযোগ্য মূল্যবোধ	ডিফল্ট মান	বর্ণনা
উপাদানের নাম	A–Z, 0–9, এবং _ (আন্ডারস্কোর) সহ স্ট্রিং	ila_0	তাত্ক্ষণিক উপাদানের নাম।
C_NUM_OF_PROBES	1-512	1	ILA প্রোব পোর্টের সংখ্যা।
C_MEMORY_TYPE	0, 1	0	ক্যাপচার করা ডেটার জন্য স্টোরেজ টার্গেট। 0 ব্লক RAM এর সাথে মিল এবং 1 UltraRAM এর সাথে মিলে যায়।
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	প্রোব স্টোরেজ বাফার গভীরতা। এই সংখ্যাটি সর্বাধিক s সংখ্যার প্রতিনিধিত্ব করেamples যা প্রতিটি প্রোবের ইনপুটের জন্য রান টাইমে সংরক্ষণ করা যেতে পারে।
C_PROBE _WIDTH	1-1024	1	প্রোব পোর্টের প্রস্থ . কোথায় 0 থেকে 1,023 পর্যন্ত মানসম্পন্ন প্রোব পোর্ট।
C_TRIGOUT_EN	সত্য/মিথ্যা	মিথ্যা	ট্রিগ আউট কার্যকারিতা সক্ষম করে। পোর্ট trig_out এবং trig_out_ack ব্যবহার করা হয়।
C_TRIGIN_EN	সত্য/মিথ্যা	মিথ্যা	কার্যকারিতা ট্রিগ সক্ষম করে। পোর্ট trig_in এবং trig_in_ack ব্যবহার করা হয়।
C_INPUT_PIPE_STAGES	0-6	0	প্রোব পোর্টে অতিরিক্ত ফ্লপ যোগ করুন। একটি প্যারামিটার সমস্ত প্রোব পোর্টে প্রযোজ্য।
ALL_PROBE_SAME_MU	সত্য/মিথ্যা	সত্য	এটি সমস্ত প্রোবের সাথে একই তুলনা মান ইউনিট (একক মিলে) জোর করে।
C_PROBE _MU_CNT	1-16	1	প্রতি প্রোবের তুলনা মান (ম্যাচ) ইউনিটের সংখ্যা। ALL_PROBE_SAME_MU মিথ্যা হলেই এটি বৈধ।
C_PROBE _টাইপ	ডেটা এবং ট্রিগার, ট্রিগার, ডেটা	ডেটা এবং ট্রিগার	ট্রিগার শর্ত নির্দিষ্ট করার জন্য বা ডেটা সঞ্চয়ের উদ্দেশ্যে বা উভয়ের জন্য একটি নির্বাচিত প্রোব বেছে নিতে।
C_ADV_TRIGGER	সত্য/মিথ্যা	মিথ্যা	অগ্রিম ট্রিগার বিকল্প সক্রিয় করে। এটি ট্রিগার স্টেট মেশিনকে সক্ষম করে এবং আপনি Vivado লজিক অ্যানালাইজারে আপনার নিজস্ব ট্রিগার সিকোয়েন্স লিখতে পারেন।

টেবিল 2: ILA পরামিতি (চলবে)
প্যারামিটার	অনুমোদনযোগ্য মূল্যবোধ	ডিফল্ট মান	বর্ণনা
C_NUM_MONITOR_SLOTS	1-11	1	ইন্টারফেস স্লটের সংখ্যা।
নোট: 1. তুলনা মান (মিল) ইউনিটের সর্বাধিক সংখ্যা 1,024-এ সীমাবদ্ধ। মৌলিক ট্রিগারের জন্য (C_ADV_TRIGGER = FALSE), প্রতিটি প্রোবের একটি তুলনা মান ইউনিট রয়েছে (আগের সংস্করণের মতো)। কিন্তু অগ্রিম ট্রিগার বিকল্পের জন্য (C_ADV_TRIGGER = TRUE), এর অর্থ হল পৃথক প্রোবের মধ্যে এখনও এক থেকে চার পর্যন্ত তুলনা মান ইউনিটের সংখ্যার সম্ভাব্য নির্বাচন করা যেতে পারে। কিন্তু সমস্ত তুলনা মান ইউনিট 1,024 এর বেশি হওয়া উচিত নয়। এর মানে, যদি আপনার প্রতি প্রোবের চারটি তুলনা ইউনিটের প্রয়োজন হয় তাহলে আপনি শুধুমাত্র 256টি প্রোব ব্যবহার করতে পারবেন।

কোর দিয়ে ডিজাইন করা

এই বিভাগে মূলের সাথে ডিজাইন করার সুবিধার্থে নির্দেশিকা এবং অতিরিক্ত তথ্য অন্তর্ভুক্ত রয়েছে।

ক্লকিং
clk ইনপুট পোর্ট হল ঘড়ি যা ILA কোর দ্বারা প্রোবের মান নিবন্ধন করার জন্য ব্যবহৃত হয়। সর্বোত্তম ফলাফলের জন্য, এটি একই ঘড়ি সংকেত হওয়া উচিত যা ডিজাইন লজিকের সাথে সিঙ্ক্রোনাস যা ILA কোরের প্রোব পোর্টগুলির সাথে সংযুক্ত। AXI ডিবাগ হাবের সাথে ম্যানুয়ালি সংযোগ করার সময়, aclk সংকেত AXI ডিবাগ হাব ঘড়ি ইনপুট পোর্টের সাথে সিঙ্ক্রোনাস হওয়া উচিত।

রিসেট
যখন আপনি ইন্টারফেস মনিটরে একটি ILA ইনপুট টাইপ সেট করেন, তখন রিসেট পোর্টটি একই রিসেট সংকেত হওয়া উচিত যা ডিজাইন লজিকের সাথে সিঙ্ক্রোনাস যার ইন্টারফেস সংযুক্ত থাকে
স্লট_ _ আইএলএ কোরের বন্দর। একটি AXI ডিবাগ হাব কোরের সাথে ম্যানুয়াল সংযোগের জন্য, বর্তমান পোর্টটি একটি AXI ডিবাগ হাব কোরের রিসেট পোর্টের সাথে সিঙ্ক্রোনাস হওয়া উচিত।

নকশা প্রবাহ পদক্ষেপ
এই বিভাগে কাস্টমাইজ করা এবং কোর তৈরি করা, কোরকে সীমাবদ্ধ করা এবং এই আইপি কোরের জন্য নির্দিষ্ট সিমুলেশন, সংশ্লেষণ এবং বাস্তবায়নের ধাপগুলি বর্ণনা করা হয়েছে। স্ট্যান্ডার্ড Vivado® ডিজাইন ফ্লো এবং আইপি ইন্টিগ্রেটর সম্পর্কে আরও বিশদ তথ্য নিম্নলিখিত Vivado ডিজাইন স্যুট ব্যবহারকারী গাইডে পাওয়া যাবে:

ভিভাডো ডিজাইন স্যুট ব্যবহারকারীর নির্দেশিকা: আইপি ইন্টিগ্রেটর ব্যবহার করে আইপি সাবসিস্টেম ডিজাইন করা (UG994)
ভিভাডো ডিজাইন স্যুট ব্যবহারকারী গাইড: আইপি দিয়ে ডিজাইন করা (UG896)
Vivado ডিজাইন স্যুট ব্যবহারকারী গাইড: শুরু করা (UG910)
ভিভাডো ডিজাইন স্যুট ব্যবহারকারী গাইড: লজিক সিমুলেশন (UG900)

কাস্টমাইজ করা এবং কোর তৈরি করা

এই বিভাগে Vivado® ডিজাইন স্যুটে কোর কাস্টমাইজ এবং জেনারেট করতে Xilinx® টুল ব্যবহার করার বিষয়ে তথ্য অন্তর্ভুক্ত রয়েছে। আপনি যদি ভিভাডো আইপি ইন্টিগ্রেটরে কোরটি কাস্টমাইজ এবং তৈরি করে থাকেন, তাহলে বিস্তারিত তথ্যের জন্য ভিভাডো ডিজাইন স্যুট ব্যবহারকারী গাইড দেখুন: আইপি ইন্টিগ্রেটর (UG994) ব্যবহার করে আইপি সাবসিস্টেম ডিজাইন করা। আইপি ইন্টিগ্রেটর ডিজাইনটি যাচাই বা তৈরি করার সময় নির্দিষ্ট কনফিগারেশন মান স্বয়ংক্রিয়ভাবে গণনা করতে পারে। মান পরিবর্তন হয় কিনা তা পরীক্ষা করতে, এই অধ্যায়ে প্যারামিটারের বিবরণ দেখুন। প্রতি view প্যারামিটার মান, Tcl কনসোলে validate_bd_design কমান্ডটি চালান। আপনি নিম্নলিখিত ধাপগুলি ব্যবহার করে আইপি কোরের সাথে যুক্ত বিভিন্ন প্যারামিটারের মান নির্দিষ্ট করে আপনার ডিজাইনে ব্যবহারের জন্য আইপি কাস্টমাইজ করতে পারেন:

আইপি ক্যাটালগ থেকে আইপি নির্বাচন করুন।
নির্বাচিত আইপিতে ডাবল ক্লিক করুন বা টুলবার থেকে কাস্টমাইজ আইপি কমান্ড নির্বাচন করুন বা মেনুতে ডান-ক্লিক করুন।

বিস্তারিত জানার জন্য, ভিভাডো ডিজাইন স্যুট ব্যবহারকারীর নির্দেশিকা দেখুন: আইপি (UG896) দিয়ে ডিজাইন করা এবং Vivado ডিজাইন স্যুট ব্যবহারকারীর নির্দেশিকা: শুরু করা (UG910)। এই অধ্যায়ের পরিসংখ্যান হল Vivado IDE-এর চিত্র। এখানে চিত্রিত বিন্যাস বর্তমান সংস্করণ থেকে ভিন্ন হতে পারে।

কোর অ্যাক্সেস করতে, নিম্নলিখিত সম্পাদন করুন:

নির্বাচন করে একটি প্রকল্প খুলুন File তারপর প্রকল্প খুলুন বা নির্বাচন করে একটি নতুন প্রকল্প তৈরি করুন File তারপর ভিভাডোতে নতুন প্রকল্প।
আইপি ক্যাটালগ খুলুন এবং যেকোনও ট্যাক্সোনমিতে নেভিগেট করুন।

মূল নাম Vivado IDE আনতে ILA-তে ডাবল-ক্লিক করুন।

সাধারণ বিকল্প প্যানেল
নিম্নলিখিত চিত্রটি নেটিভ সেটিংসে সাধারণ বিকল্প ট্যাব দেখায় যা আপনাকে বিকল্পগুলি নির্দিষ্ট করতে দেয়:

নিম্নলিখিত চিত্রটি AXI সেটিংসে সাধারণ বিকল্প ট্যাব দেখায় যা আপনাকে বিকল্পগুলি নির্দিষ্ট করতে দেয়:

উপাদানের নাম: ILA কোরের জন্য একটি অনন্য মডিউল নাম প্রদান করতে এই পাঠ্য ক্ষেত্রটি ব্যবহার করুন।

ILA ইনপুট টাইপ: এই বিকল্পটি নির্দিষ্ট করে যে কোন ধরনের ইন্টারফেস বা সিগন্যাল ILA ডিবাগিং করা উচিত। বর্তমানে, এই প্যারামিটারের মানগুলি হল "নেটিভ প্রোব", "ইন্টারফেস মনিটর" এবং "মিশ্র।"
প্রোবের সংখ্যা: ILA কোরের প্রোব পোর্টের সংখ্যা নির্বাচন করতে এই টেক্সট ক্ষেত্রটি ব্যবহার করুন। Vivado® IDE-এ ব্যবহৃত বৈধ পরিসর হল 1 থেকে 64। আপনার যদি 64টির বেশি প্রোব পোর্টের প্রয়োজন হয়, তাহলে ILA কোর তৈরি করতে আপনাকে Tcl কমান্ড ফ্লো ব্যবহার করতে হবে।
বেশ কয়েকটি ইন্টারফেস স্লট (শুধুমাত্র ইন্টারফেস মনিটর টাইপ এবং মিক্সড টাইপে উপলব্ধ): এই বিকল্পটি আপনাকে AXI ইন্টারফেস স্লটগুলির সংখ্যা নির্বাচন করতে দেয় যা ILA এর সাথে সংযুক্ত হতে হবে।

সমস্ত প্রোব পোর্টের জন্য তুলনাকারীদের একই সংখ্যা: এই প্যানেলে প্রোব প্রতি তুলনাকারীদের সংখ্যা কনফিগার করা যেতে পারে। সমস্ত প্রোবের জন্য সমান সংখ্যক তুলনাকারী নির্বাচন করে সক্রিয় করা যেতে পারে।

প্রোব পোর্ট প্যানেল
নিম্নলিখিত চিত্রটি প্রোব পোর্ট ট্যাব দেখায় যা আপনাকে সেটিংস নির্দিষ্ট করতে দেয়:

প্রোব পোর্ট প্যানেল: প্রতিটি প্রোব পোর্টের প্রস্থ প্রোব পোর্ট প্যানেলে কনফিগার করা যেতে পারে। প্রতিটি প্রোব পোর্ট প্যানেলে সাতটি পর্যন্ত পোর্ট থাকে।
প্রোবের প্রস্থ: প্রতিটি প্রোব পোর্টের প্রস্থ উল্লেখ করা যেতে পারে। বৈধ পরিসীমা হল 1 থেকে 1024।
তুলনাকারীদের সংখ্যা: "সমস্ত প্রোব পোর্টের জন্য তুলনাকারীদের একই সংখ্যা" বিকল্পটি নিষ্ক্রিয় থাকলেই এই বিকল্পটি সক্রিয় করা হয়। 1 থেকে 16 রেঞ্জের প্রতিটি প্রোবের জন্য একটি তুলনাকারী সেট করা যেতে পারে।

ডেটা এবং/অথবা ট্রিগার: প্রতিটি প্রোবের জন্য প্রোবের ধরন এই বিকল্পটি ব্যবহার করে সেট করা যেতে পারে। বৈধ বিকল্পগুলি হল DATA_and_TRIGGER, DATA এবং TRIGGER৷
তুলনামূলক বিকল্প: এই বিকল্পটি ব্যবহার করে প্রতিটি প্রোবের অপারেশনের ধরন বা তুলনা সেট করা যেতে পারে।

ইন্টারফেস বিকল্প
ILA ইনপুট টাইপের জন্য ইন্টারফেস মনিটর বা মিশ্র টাইপ নির্বাচন করা হলে নিম্নলিখিত চিত্রটি ইন্টারফেস বিকল্প ট্যাব দেখায়:

ইন্টারফেসের ধরন: বিক্রেতা, লাইব্রেরি, নাম, এবং সংস্করণ (VLNV) ইন্টারফেসের ILA কোর দ্বারা নিরীক্ষণ করা হবে।
AXI-MM আইডি প্রস্থ: AXI ইন্টারফেসের আইডি প্রস্থ নির্বাচন করে যখন স্লট_ ইন্টারফেসের ধরন AXI-MM হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।

AXI-MM ডেটা প্রস্থ: স্লটের সাথে সম্পর্কিত পরামিতিগুলি নির্বাচন করে_ AXI ইন্টারফেসের ডেটা প্রস্থ নির্বাচন করে যখন স্লট_ ইন্টারফেসের ধরন AXI-MM হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।
AXI-MM ঠিকানার প্রস্থ: AXI ইন্টারফেসের ঠিকানা প্রস্থ নির্বাচন করে যখন স্লট_ ইন্টারফেসের ধরন AXI-MM হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।
AXI-MM/স্ট্রিম প্রোটোকল চেকার সক্ষম করুন: স্লটের জন্য AXI4-MM বা AXI4-স্ট্রিম প্রোটোকল পরীক্ষক সক্ষম করে যখন স্লট_ ইন্টারফেসের ধরন AXI-MM বা AXI4-স্ট্রিম হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।

লেনদেন ট্র্যাকিং কাউন্টার সক্ষম করুন: AXI4-MM লেনদেন ট্র্যাকিং ক্ষমতা সক্ষম করে৷
বকেয়া পড়া লেনদেনের সংখ্যা: আইডি প্রতি বকেয়া পড়া লেনদেনের সংখ্যা নির্দিষ্ট করে। মানটি সেই সংযোগের জন্য বকেয়া পড়া লেনদেনের সংখ্যার সমান বা বেশি হওয়া উচিত।
বকেয়া লিখিত লেনদেনের সংখ্যা: আইডি প্রতি বকেয়া লিখিত লেনদেনের সংখ্যা নির্দিষ্ট করে। মানটি সেই সংযোগের জন্য বকেয়া লিখুন লেনদেনের সংখ্যার সমান বা বেশি হওয়া উচিত।

APC স্থিতি সংকেত মনিটর করুন: স্লটের জন্য APC স্থিতি সংকেতগুলির নিরীক্ষণ সক্ষম করুন৷ যখন স্লট_ ইন্টারফেসের ধরন AXI-MM হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।
AXI রিড অ্যাড্রেস চ্যানেলকে ডেটা হিসেবে কনফিগার করুন: স্লটের জন্য ডেটা স্টোরেজের উদ্দেশ্যে রিড অ্যাড্রেস চ্যানেল সিগন্যাল নির্বাচন করুন যখন স্লট_ ইন্টারফেসের ধরন AXI-MM হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।
ট্রিগার হিসাবে AXI রিড অ্যাড্রেস চ্যানেল কনফিগার করুন: স্লটের জন্য ট্রিগার শর্ত নির্দিষ্ট করার জন্য রিড অ্যাড্রেস চ্যানেল সিগন্যাল নির্বাচন করুন যখন স্লট_ ইন্টারফেসের ধরন AXI-MM হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।

AXI রিড ডেটা চ্যানেলকে ডেটা হিসাবে কনফিগার করুন: স্লটের জন্য ডেটা স্টোরেজের উদ্দেশ্যে রিড ডেটা চ্যানেল সিগন্যাল নির্বাচন করুন যখন স্লট_ ইন্টারফেসের ধরন AXI-MM হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।
ট্রিগার হিসাবে AXI রিড ডেটা চ্যানেল কনফিগার করুন: স্লটের জন্য ট্রিগার শর্তগুলি নির্দিষ্ট করার জন্য রিড ডেটা চ্যানেল সিগন্যাল নির্বাচন করুন যখন স্লট_ ইন্টারফেসের ধরন AXI-MM হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।
AXI রাইট অ্যাড্রেস চ্যানেলকে ডেটা হিসাবে কনফিগার করুন: স্লটের জন্য ডেটা স্টোরেজের উদ্দেশ্যে রাইট অ্যাড্রেস চ্যানেল সিগন্যাল নির্বাচন করুন যখন স্লট_ ইন্টারফেসের ধরন AXI-MM হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।

ট্রিগার হিসাবে AXI রাইট অ্যাড্রেস চ্যানেল কনফিগার করুন: স্লটের জন্য ট্রিগার শর্তগুলি নির্দিষ্ট করার জন্য ঠিকানা চ্যানেল সংকেত লিখুন নির্বাচন করুন যখন স্লট_ ইন্টারফেসের ধরন AXI-MM হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।
AXI রাইট ডেটা চ্যানেলকে ডেটা হিসাবে কনফিগার করুন: স্লটের জন্য ডেটা স্টোরেজের উদ্দেশ্যে ডেটা চ্যানেল সিগন্যাল লিখুন নির্বাচন করুন যখন স্লট_ ইন্টারফেসের ধরন AXI-MM হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।
ট্রিগার হিসাবে AXI রাইট ডেটা চ্যানেল কনফিগার করুন: স্লটের জন্য ট্রিগার শর্ত নির্দিষ্ট করার জন্য ডাটা চ্যানেল সংকেত লিখুন নির্বাচন করুন যখন স্লট_ ইন্টারফেসের ধরন AXI-MM হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।

AXI লেখার প্রতিক্রিয়া চ্যানেলকে ডেটা হিসাবে কনফিগার করুন: স্লটের জন্য ডেটা সঞ্চয়ের উদ্দেশ্যে লিখিত প্রতিক্রিয়া চ্যানেল সংকেত নির্বাচন করুন যখন স্লট_ ইন্টারফেসের ধরন AXI-MM হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।
AXI লেখার প্রতিক্রিয়া চ্যানেলকে ট্রিগার হিসাবে কনফিগার করুন: স্লটের জন্য ট্রিগার শর্ত নির্দিষ্ট করার জন্য প্রতিক্রিয়া চ্যানেল সংকেত লিখুন নির্বাচন করুন যখন স্লট_ ইন্টারফেসের ধরন AXI-MM হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।
AXI-Stream Tdata Width: AXI-স্ট্রিম ইন্টারফেসের Tdata প্রস্থ নির্বাচন করে যখন স্লট_ ইন্টারফেস টাইপ AXI-স্ট্রিম হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।

AXI-Stream TID প্রস্থ: AXI-স্ট্রীম ইন্টারফেসের TID প্রস্থ নির্বাচন করে যখন স্লট_ ইন্টারফেস টাইপ AXI-স্ট্রিম হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।
AXI-Stream TUSER প্রস্থ: AXI-স্ট্রিম ইন্টারফেসের TUSER প্রস্থ নির্বাচন করে যখন স্লট_ ইন্টারফেস টাইপ AXI-স্ট্রিম হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।
AXI-স্ট্রিম TDEST প্রস্থ: AXI-স্ট্রিম ইন্টারফেসের TDEST প্রস্থ নির্বাচন করে যখন স্লট_ ইন্টারফেস টাইপ AXI-স্ট্রিম হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।

AXIS সিগন্যালকে ডেটা হিসাবে কনফিগার করুন: স্লটের জন্য ডেটা স্টোরেজের উদ্দেশ্যে AXI4-স্ট্রিম সিগন্যাল নির্বাচন করুন
যখন স্লট_ ইন্টারফেসের ধরন AXI-স্ট্রিম হিসাবে কনফিগার করা হয়েছে যেখানে হল স্লট নম্বর।
ট্রিগার হিসাবে AXIS সংকেত কনফিগার করুন: স্লটের জন্য ট্রিগার অবস্থা নির্দিষ্ট করার জন্য AXI4-স্ট্রিম সংকেত নির্বাচন করুন যখন স্লট_ ইন্টারফেস টাইপ AXI-স্ট্রিম হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।
ডেটা এবং/অথবা ট্রিগার হিসাবে স্লট কনফিগার করুন: ট্রিগার অবস্থা নির্দিষ্ট করার জন্য বা ডেটা স্টোরেজের উদ্দেশ্যে বা স্লটের জন্য উভয়ের জন্য নন-এক্সি স্লট সংকেত নির্বাচন করে যখন স্লট_ ইন্টারফেস টাইপ নন-এক্সি হিসাবে কনফিগার করা হয়েছে, যেখানে হল স্লট নম্বর।

স্টোরেজ বিকল্প
নিম্নলিখিত চিত্রটি স্টোরেজ বিকল্প ট্যাবটি দেখায় যা আপনাকে স্টোরেজ টার্গেটের ধরন এবং মেমরির গভীরতা ব্যবহার করার অনুমতি দেয়:

স্টোরেজ টার্গেট: ড্রপ-ডাউন মেনু থেকে স্টোরেজ টার্গেট টাইপ নির্বাচন করতে এই প্যারামিটার ব্যবহার করা হয়।

ডেটা গভীরতা: এই প্যারামিটারটি একটি উপযুক্ত s নির্বাচন করতে ব্যবহৃত হয়ampড্রপ-ডাউন মেনু থেকে গভীরতা।

উন্নত বিকল্প
নিম্নলিখিত চিত্রটি উন্নত বিকল্প ট্যাব দেখায়:

AXI ডিবাগ হাবের সাথে ম্যানুয়াল সংযোগের জন্য AXI4-স্ট্রীম ইন্টারফেস সক্ষম করুন: সক্রিয় করা হলে, এই বিকল্পটি AXI ডিবাগ হাবের সাথে সংযোগ করার জন্য IP এর জন্য একটি AXIS ইন্টারফেস দেয়৷
ট্রিগার ইনপুট ইন্টারফেস সক্ষম করুন: একটি ঐচ্ছিক ট্রিগার ইনপুট পোর্ট সক্ষম করতে এই বিকল্পটি পরীক্ষা করুন৷
ট্রিগার আউটপুট ইন্টারফেস সক্ষম করুন: একটি ঐচ্ছিক ট্রিগার আউটপুট পোর্ট সক্ষম করতে এই বিকল্পটি পরীক্ষা করুন।

ইনপুট পাইপ এসtages: প্রয়োগের ফলাফল উন্নত করার জন্য প্রোবের জন্য আপনি যে সংখ্যা যোগ করতে চান তা নির্বাচন করুন। এই প্যারামিটারটি সমস্ত প্রোবের ক্ষেত্রে প্রযোজ্য।
অ্যাডভান্সড ট্রিগার: স্টেট মেশিন-ভিত্তিক ট্রিগার সিকোয়েন্সিং সক্ষম করতে চেক করুন।

আউটপুট জেনারেশন
বিস্তারিত জানার জন্য, ভিভাডো ডিজাইন স্যুট ব্যবহারকারীর নির্দেশিকা দেখুন: আইপি (UG896) দিয়ে ডিজাইন করা।

কোর সীমাবদ্ধ

প্রয়োজনীয় সীমাবদ্ধতা
ILA কোর একটি XDC অন্তর্ভুক্ত file যেটিতে ক্লক ডোমেন ক্রসিং সিঙ্ক্রোনাইজেশন পাথের অতিরিক্ত সীমাবদ্ধতা রোধ করার জন্য উপযুক্ত মিথ্যা পথের সীমাবদ্ধতা রয়েছে। এটিও প্রত্যাশিত যে ILA কোরের clk ইনপুট পোর্টের সাথে সংযুক্ত ঘড়ির সংকেতটি আপনার ডিজাইনে সঠিকভাবে সীমাবদ্ধ।

ডিভাইস, প্যাকেজ এবং স্পিড গ্রেড নির্বাচন
এই বিভাগটি এই আইপি কোরের জন্য প্রযোজ্য নয়।

ঘড়ি ফ্রিকোয়েন্সি
এই বিভাগটি এই আইপি কোরের জন্য প্রযোজ্য নয়।

ঘড়ি ব্যবস্থাপনা
এই বিভাগটি এই আইপি কোরের জন্য প্রযোজ্য নয়।
ঘড়ি বসানো
এই বিভাগটি এই আইপি কোরের জন্য প্রযোজ্য নয়।
ব্যাংকিং
এই বিভাগটি এই আইপি কোরের জন্য প্রযোজ্য নয়।

ট্রান্সসিভার বসানো
এই বিভাগটি এই আইপি কোরের জন্য প্রযোজ্য নয়।
I/O স্ট্যান্ডার্ড এবং প্লেসমেন্ট
এই বিভাগটি এই আইপি কোরের জন্য প্রযোজ্য নয়।

সিমুলেশন

Vivado® সিমুলেশন উপাদান সম্পর্কে ব্যাপক তথ্যের জন্য, সেইসাথে সমর্থিত তৃতীয় পক্ষের সরঞ্জামগুলি ব্যবহার করার তথ্যের জন্য, Vivado ডিজাইন স্যুট ব্যবহারকারীর নির্দেশিকা দেখুন: লজিক সিমুলেশন (UG900)।

সংশ্লেষণ এবং বাস্তবায়ন
সংশ্লেষণ এবং বাস্তবায়ন সম্পর্কে বিস্তারিত জানার জন্য, ভিভাডো ডিজাইন স্যুট ব্যবহারকারী নির্দেশিকা দেখুন: আইপি (UG896) এর সাথে ডিজাইনিং।

ডিবাগিং

এই পরিশিষ্টে Xilinx® সাপোর্টে উপলব্ধ সংস্থানগুলির বিবরণ রয়েছে৷ webসাইট এবং ডিবাগিং টুল। যদি আইপি একটি লাইসেন্স কী প্রয়োজন হয়, কী যাচাই করা আবশ্যক. Vivado® ডিজাইন টুলগুলির প্রবাহের মাধ্যমে লাইসেন্সপ্রাপ্ত আইপি গেট করার জন্য একাধিক লাইসেন্স চেকপয়েন্ট রয়েছে। লাইসেন্স চেক সফল হলে, আইপি জেনারেশন চালিয়ে যেতে পারে। অন্যথায়, একটি ত্রুটির সাথে প্রজন্ম বন্ধ হয়ে যায়। লাইসেন্স চেকপয়েন্ট নিম্নলিখিত সরঞ্জাম দ্বারা প্রয়োগ করা হয়:

ভিভাডো সংশ্লেষণ

Vivado বাস্তবায়ন
write_bitstream (Tcl কমান্ড)

গুরুত্বপূর্ণ! আইপি লাইসেন্স স্তর চেকপয়েন্ট এ উপেক্ষা করা হয়. পরীক্ষা নিশ্চিত করে যে একটি বৈধ লাইসেন্স বিদ্যমান। এটি আইপি লাইসেন্স লেভেল চেক করে না।

Xilinx.com-এ সাহায্য খোঁজা

কোর ব্যবহার করার সময় ডিজাইন এবং ডিবাগ প্রক্রিয়ায় সাহায্য করার জন্য, Xilinx সমর্থন web পৃষ্ঠাটিতে পণ্যের ডকুমেন্টেশন, রিলিজ নোট, উত্তর রেকর্ড, পরিচিত সমস্যা সম্পর্কে তথ্য এবং আরও পণ্য সহায়তা পাওয়ার জন্য লিঙ্কগুলির মতো মূল সংস্থান রয়েছে। Xilinx কমিউনিটি ফোরামগুলিও উপলব্ধ যেখানে সদস্যরা Xilinx সমাধানগুলি সম্পর্কে শিখতে, অংশগ্রহণ করতে, ভাগ করতে এবং প্রশ্ন জিজ্ঞাসা করতে পারে৷

ডকুমেন্টেশন
এই পণ্য নির্দেশিকা হল মূল নথির সাথে যুক্ত। ডিজাইন প্রক্রিয়ায় সাহায্যকারী সমস্ত পণ্য সম্পর্কিত নথিপত্র সহ এই নির্দেশিকাটি Xilinx সাপোর্টে পাওয়া যাবে web পৃষ্ঠা বা Xilinx® ডকুমেন্টেশন নেভিগেটর ব্যবহার করে। ডাউনলোড পৃষ্ঠা থেকে Xilinx ডকুমেন্টেশন নেভিগেটর ডাউনলোড করুন। এই টুল এবং উপলব্ধ বৈশিষ্ট্য সম্পর্কে আরও তথ্যের জন্য, ইনস্টলেশনের পরে অনলাইন সহায়তা খুলুন।

উত্তর রেকর্ড
উত্তর রেকর্ডগুলিতে সাধারণত সম্মুখীন হওয়া সমস্যাগুলি সম্পর্কে তথ্য, এই সমস্যাগুলি কীভাবে সমাধান করা যায় সে সম্পর্কে সহায়ক তথ্য এবং Xilinx পণ্যের সাথে পরিচিত যে কোনও সমস্যা অন্তর্ভুক্ত থাকে। ব্যবহারকারীদের উপলব্ধ সবচেয়ে সঠিক তথ্যের অ্যাক্সেস আছে তা নিশ্চিত করার জন্য উত্তর রেকর্ডগুলি প্রতিদিন তৈরি এবং রক্ষণাবেক্ষণ করা হয়। এই কোরের জন্য উত্তর রেকর্ডগুলি প্রধান Xilinx সমর্থনে অনুসন্ধান সমর্থন বাক্স ব্যবহার করে সনাক্ত করা যেতে পারে web পৃষ্ঠা আপনার অনুসন্ধানের ফলাফল সর্বাধিক করতে, কীওয়ার্ডগুলি ব্যবহার করুন যেমন:

পণ্যের নাম
টুল বার্তা(গুলি)
সমস্যার সংক্ষিপ্তসার সম্মুখীন হয়েছে

ফলাফলগুলিকে আরও লক্ষ্য করার জন্য ফলাফল ফেরত দেওয়ার পরে একটি ফিল্টার অনুসন্ধান পাওয়া যায়।

প্রযুক্তিগত সহায়তা
Xilinx এই LogiCORE™ আইপি পণ্যের জন্য Xilinx কমিউনিটি ফোরামে প্রযুক্তিগত সহায়তা প্রদান করে যখন পণ্যের ডকুমেন্টেশনে বর্ণিত হিসাবে ব্যবহার করা হয়। আপনি যদি নিম্নলিখিতগুলির মধ্যে কোনটি করেন তবে Xilinx সময়, কার্যকারিতা বা সমর্থনের গ্যারান্টি দিতে পারে না:

ডকুমেন্টেশনে সংজ্ঞায়িত নয় এমন ডিভাইসগুলিতে সমাধানটি প্রয়োগ করুন।

পণ্য ডকুমেন্টেশনে অনুমোদিত এর বাইরে সমাধানটি কাস্টমাইজ করুন।
পরিবর্তন করবেন না লেবেলযুক্ত ডিজাইনের যেকোনো বিভাগ পরিবর্তন করুন।

প্রশ্ন জিজ্ঞাসা করতে, Xilinx কমিউনিটি ফোরামে নেভিগেট করুন।

অতিরিক্ত সম্পদ এবং আইনি নোটিশ

Xilinx সম্পদ
উত্তর, ডকুমেন্টেশন, ডাউনলোড এবং ফোরামের মতো সহায়তা সংস্থানগুলির জন্য, Xilinx সমর্থন দেখুন।

ডকুমেন্টেশন নেভিগেটর এবং ডিজাইন হাব
Xilinx® ডকুমেন্টেশন ন্যাভিগেটর (DocNav) Xilinx নথি, ভিডিও এবং সহায়তা সংস্থানগুলিতে অ্যাক্সেস প্রদান করে, যা আপনি ফিল্টার করতে এবং তথ্য খুঁজতে অনুসন্ধান করতে পারেন। DocNav খুলতে:

Vivado® IDE থেকে, সহায়তা → ডকুমেন্টেশন এবং টিউটোরিয়াল নির্বাচন করুন।
• Windows এ, Start → All Programs → Xilinx Design Tools → DocNav নির্বাচন করুন।
লিনাক্স কমান্ড প্রম্পটে, docnav লিখুন।

Xilinx ডিজাইন হাবগুলি ডিজাইনের কাজ এবং অন্যান্য বিষয় দ্বারা সংগঠিত ডকুমেন্টেশনের লিঙ্কগুলি প্রদান করে, যা আপনি মূল ধারণাগুলি শিখতে এবং প্রায়শই জিজ্ঞাসিত প্রশ্নগুলির সমাধান করতে ব্যবহার করতে পারেন। ডিজাইন হাব অ্যাক্সেস করতে:

DocNav-এ, ডিজাইন হাবগুলিতে ক্লিক করুন View ট্যাব
Xilinx উপর webসাইট, ডিজাইন হাব পৃষ্ঠা দেখুন।

দ্রষ্টব্য: DocNav সম্পর্কে আরও তথ্যের জন্য, Xilinx-এ ডকুমেন্টেশন নেভিগেটর পৃষ্ঠাটি দেখুন webসাইট

তথ্যসূত্র
এই নথিগুলি এই গাইডের সাথে উপযোগী সম্পূরক উপাদান প্রদান করে:

Vivado ডিজাইন স্যুট ব্যবহারকারীর নির্দেশিকা: প্রোগ্রামিং এবং ডিবাগিং (UG908)

ভিভাডো ডিজাইন স্যুট ব্যবহারকারী গাইড: আইপি দিয়ে ডিজাইন করা (UG896)
ভিভাডো ডিজাইন স্যুট ব্যবহারকারীর নির্দেশিকা: আইপি ইন্টিগ্রেটর ব্যবহার করে আইপি সাবসিস্টেম ডিজাইন করা (UG994)
Vivado ডিজাইন স্যুট ব্যবহারকারী গাইড: শুরু করা (UG910)

ভিভাডো ডিজাইন স্যুট ব্যবহারকারী গাইড: লজিক সিমুলেশন (UG900)
Vivado ডিজাইন স্যুট ব্যবহারকারী নির্দেশিকা: বাস্তবায়ন (UG904)
ISE থেকে Vivado ডিজাইন স্যুট মাইগ্রেশন গাইড (UG911)

AXI প্রোটোকল চেকার LogiCORE আইপি প্রোডাক্ট গাইড (PG101)
AXI4-স্ট্রীম প্রোটোকল পরীক্ষক LogiCORE আইপি পণ্য নির্দেশিকা (PG145)

পুনর্বিবেচনার ইতিহাস
নিম্নলিখিত সারণী এই নথির জন্য সংশোধন ইতিহাস দেখায়.

ধারা	রিভিশন সারাংশ
11 / 23 / 2020 সংস্করণ 1.1
প্রাথমিক মুক্তি।	N/A

অনুগ্রহ করে পড়ুন: গুরুত্বপূর্ণ আইনি বিজ্ঞপ্তি
এখানে আপনার কাছে প্রকাশিত তথ্য ("উপাদান") শুধুমাত্র Xilinx পণ্য নির্বাচন এবং ব্যবহারের জন্য প্রদান করা হয়েছে। প্রযোজ্য আইন দ্বারা অনুমোদিত সর্বাধিক পরিমাণে: (1) উপাদানগুলি "যেমন আছে" এবং সমস্ত ত্রুটি সহ উপলব্ধ করা হয়েছে, Xilinx এতদ্বারা সমস্ত ওয়ারেন্টি এবং শর্তাবলী, প্রকাশ, উহ্য, বা সংবিধিবদ্ধ, কিন্তু সীমাবদ্ধ নয়, সীমাবদ্ধ নয় সহ, অস্বীকার করে - লঙ্ঘন, বা কোনো বিশেষ উদ্দেশ্যে ফিটনেস; এবং (2) Xilinx দায়বদ্ধ থাকবে না (চুক্তি বা নির্যাতন, অবহেলা সহ, বা অন্য কোন দায়বদ্ধতার তত্ত্বের অধীনে হোক) কোন প্রকারের ক্ষতি বা ক্ষতির জন্য, যে কোন প্রকারের বা প্রকৃতির সাথে সম্পর্কিত, অন্তর্গত, বা এর সাথে সম্পর্কিত, (আপনার সামগ্রীর ব্যবহার সহ), যেকোন প্রত্যক্ষ, পরোক্ষ, বিশেষ, আনুষঙ্গিক, বা ফলাফলগত ক্ষতি বা ক্ষতি সহ (ডাটা, লাভ, সদিচ্ছা, বা আনা কোনও পদক্ষেপের ফলে যে কোনও ধরণের ক্ষতি বা ক্ষতির ক্ষতি সহ) তৃতীয় পক্ষের দ্বারা) এমনকি যদি এই ধরনের ক্ষতি বা ক্ষতি যুক্তিসঙ্গতভাবে পূর্বাভাসযোগ্য ছিল বা Xilinx-কে একই সম্ভাবনার পরামর্শ দেওয়া হয়েছিল।

Xilinx উপকরণগুলিতে থাকা কোনও ত্রুটি সংশোধন করতে বা উপাদান বা পণ্যের বৈশিষ্ট্যগুলির আপডেট সম্পর্কে আপনাকে অবহিত করার জন্য কোনও বাধ্যবাধকতা স্বীকার করে না। আপনি পূর্ব লিখিত সম্মতি ছাড়া উপাদানগুলি পুনরুত্পাদন, সংশোধন, বিতরণ বা সর্বজনীনভাবে প্রদর্শন করতে পারবেন না। কিছু পণ্য Xilinx এর সীমিত ওয়ারেন্টির শর্তাবলী সাপেক্ষে, অনুগ্রহ করে Xilinx এর বিক্রয়ের শর্তাবলী পড়ুন যা হতে পারে viewএড https://www.xilinx.com/legal.htm#tos; আইপি কোরগুলি Xilinx দ্বারা আপনাকে জারি করা লাইসেন্সে থাকা ওয়ারেন্টি এবং সমর্থন শর্তাবলীর অধীন হতে পারে। Xilinx পণ্যগুলি ব্যর্থ-নিরাপদ বা ব্যর্থ-নিরাপদ কর্মক্ষমতা প্রয়োজন এমন কোনও অ্যাপ্লিকেশনে ব্যবহারের জন্য ডিজাইন বা উদ্দেশ্য নয়; আপনি এই ধরনের সমালোচনামূলক অ্যাপ্লিকেশনগুলিতে Xilinx পণ্যগুলির ব্যবহারের জন্য একমাত্র ঝুঁকি এবং দায় স্বীকার করেন, অনুগ্রহ করে Xilinx এর বিক্রয় শর্তাবলী পড়ুন যা হতে পারে viewএড https://www.xilinx.com/legal.htm#tos.
এই নথিতে প্রাথমিক তথ্য রয়েছে এবং বিজ্ঞপ্তি ছাড়াই পরিবর্তন সাপেক্ষে। এখানে প্রদত্ত তথ্য পণ্য এবং/অথবা পরিষেবাগুলির সাথে সম্পর্কিত যা এখনও বিক্রয়ের জন্য উপলব্ধ নয়, এবং শুধুমাত্র তথ্যের উদ্দেশ্যে সরবরাহ করা হয়েছে এবং উল্লেখিত পণ্য এবং/অথবা পরিষেবাগুলির বিক্রয় বা বাণিজ্যিকীকরণের চেষ্টা করার জন্য একটি প্রস্তাব হিসাবে উদ্দেশ্যে নয়, বা বোঝানোর জন্য নয় এখানে

অটোমোটিভ অ্যাপ্লিকেশন দাবিত্যাগ
স্বয়ংচালিত পণ্যগুলি (অংশ নম্বরে "XA" হিসাবে চিহ্নিত) এয়ারব্যাগ স্থাপনে বা যানবাহনের নিয়ন্ত্রণকে প্রভাবিত করে এমন অ্যাপ্লিকেশনগুলিতে ব্যবহারের জন্য ওয়ারেন্টি দেওয়া হয় না ("নিরাপত্তা সুরক্ষা) বা অপ্রয়োজনীয় বৈশিষ্ট্য সামঞ্জস্যপূর্ণ ISO 26262 অটোমোটিভ সেফটি স্ট্যান্ডার্ড ("নিরাপত্তা ডিজাইন") সহ। গ্রাহকরা, পণ্যগুলিকে অন্তর্ভুক্ত করে এমন কোনও সিস্টেম ব্যবহার বা বিতরণ করার আগে, সুরক্ষার উদ্দেশ্যে এই জাতীয় সিস্টেমগুলিকে পুঙ্খানুপুঙ্খভাবে পরীক্ষা করবেন৷ একটি নিরাপত্তা নকশা ছাড়া একটি নিরাপত্তা অ্যাপ্লিকেশনে পণ্যের ব্যবহার সম্পূর্ণরূপে গ্রাহকের ঝুঁকিতে, শুধুমাত্র প্রযোজ্য আইন এবং প্রবিধানের সীমাবদ্ধতা নিয়ন্ত্রণ করে।
কপিরাইট 2020 Xilinx, Inc. Xilinx, Xilinx লোগো, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq, এবং এখানে অন্তর্ভুক্ত অন্যান্য মনোনীত ব্র্যান্ডগুলি মার্কিন যুক্তরাষ্ট্র এবং অন্যান্য দেশে Xilinx-এর ট্রেডমার্ক৷ অন্য সব ট্রেডমার্ক তাদের নিজ নিজ মালিকদের সম্পত্তি। PG357 (v1.1) নভেম্বর 23, 2020, AXI4-স্ট্রিম ইন্টারফেস v1.1 সহ ILA
পিডিএফ ডাউনলোড করুন: Xilinx AXI4-স্ট্রীম ইন্টিগ্রেটেড লজিক অ্যানালাইজার গাইড

তথ্যসূত্র

ব্যবহারকারীর ম্যানুয়াল