Awọn akoonu tọju
1 Xilinx AXI4-Stream Integrated Logic Analyzer Guide
2 Ọrọ Iṣaaju
3 Awọn ẹya ara ẹrọ
4 Pariview
5 Awọn ohun elo
6 Ọja Specification
7 Apẹrẹ pẹlu Core
8 Isọdi-ara ati Ṣiṣẹda Core
9 Constraining Core
10 Afọwọṣe
11 N ṣatunṣe aṣiṣe
11.1 Wiwa Iranlọwọ on Xilinx.com
12 Awọn orisun afikun ati Awọn akiyesi Ofin
13 Awọn itọkasi
14 jẹmọ Posts

Xilinx-logoXilinx AXI4-Stream Integrated Logic Analyzer Guide

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-product

Ọrọ Iṣaaju

Oluyanju Logic Integrated (ILA) pẹlu mojuto Interface Interface AXI4-Stream jẹ olutupalẹ kannaa asefara IP ti o le ṣee lo lati ṣe atẹle awọn ifihan agbara inu ati awọn atọkun ti apẹrẹ kan. Ipilẹ ILA pẹlu ọpọlọpọ awọn ẹya ilọsiwaju ti awọn atunnkanka ọgbọn ọgbọn ode oni, pẹlu awọn idogba okunfa boolian ati awọn okunfa iyipada eti. Ipilẹ naa tun nfunni ni wiwo n ṣatunṣe aṣiṣe ati agbara ibojuwo pẹlu iṣayẹwo ilana fun AXI ti o ya aworan iranti ati AXI4-Stream. Nitori awọn ILA mojuto jẹ amuṣiṣẹpọ si awọn oniru ti wa ni abojuto, gbogbo oniru aago inira ti o ti wa ni lilo si rẹ oniru ti wa ni tun loo si awọn irinše ti awọn ILA mojuto. Lati ṣatunṣe awọn atọkun laarin apẹrẹ kan, ILA IP nilo lati ṣafikun si apẹrẹ Àkọsílẹ ninu Integration IP Vivado®. Bakanna, AXI4/AXI4-Stream protocol checking option can be sise fun ILA IP ni IP Integrator. Awọn irufin ilana le jẹ afihan lẹhinna ni fọọmu igbi viewEri ti Vivado kannaa analyzer.

Awọn ẹya ara ẹrọ

  • Nọmba ti a yan olumulo ti awọn ebute oko oju omi ati iwọn iwadii.
  • Awọn ibi ipamọ ibi ipamọ ti o yan olumulo gẹgẹbi idinamọ Ramu ati UltraRAM
  • Awọn ebute oko oju omi lọpọlọpọ le ni idapo sinu ipo okunfa kan.
  • Awọn iho AXI ti a yan olumulo lati ṣatunṣe awọn atọkun AXI ni apẹrẹ kan.
  • Awọn aṣayan atunto fun awọn atọkun AXI pẹlu awọn iru wiwo ati awọn s wa kakiriample ijinle.
  • Data ki o si nfa ohun ini fun wadi.
  • Nọmba awọn afiwera ati iwọn fun iwadii kọọkan ati awọn ebute oko oju omi kọọkan laarin awọn atọkun.
  • Input/o wu agbelebu-nfa atọkun.
  • Pipelining atunto fun awọn iwadii igbewọle.
  • AXI4-MM ati AXI4-Stream bèèrè yiyewo.

Fun alaye diẹ sii nipa ipilẹ ILA, wo Itọsọna olumulo Vivado Design Suite: Siseto ati N ṣatunṣe aṣiṣe (UG908).

Awọn Otitọ IP

LogiCORE™ Tabili Awọn Otitọ IP
Pataki Pataki
Ẹbi Ẹrọ atilẹyin1 Versal™ ACAP
Atilẹyin olumulo atọkun IEEE Standard 1149.1 – JTAG
Pese pẹlu Core
Apẹrẹ Files RTL
Example Apẹrẹ Verilog
Idanwo ibujoko Ko Pese
Awọn ihamọ File Xilinx® Awọn ihamọ Oniru (XDC)
Awoṣe kikopa Ko Pese
Atilẹyin S / W Driver N/A
Idanwo Design ṣiṣan2
Wiwọle apẹrẹ Vivado® Design Suite
Afọwọṣe Fun atilẹyin simulators, wo awọn Awọn Irinṣẹ Apẹrẹ Xilinx: Itọsọna Awọn akọsilẹ Tu silẹ.
Akopọ Vivado Synthesis
Atilẹyin
Gbogbo Vivado IP Awọn akọọlẹ Iyipada Awọn iwe iyipada IP Titunto Vivado: 72775
Xilinx Support web oju-iwe
Awọn akọsilẹ:

1. Fun atokọ pipe ti awọn ẹrọ atilẹyin, wo Vivado® IP katalogi.

2. Fun awọn atilẹyin awọn ẹya ti awọn irinṣẹ, wo awọn Awọn Irinṣẹ Apẹrẹ Xilinx: Itọsọna Awọn akọsilẹ Tu silẹ.

Pariview

Lilọ kiri akoonu nipasẹ Ilana Oniru
Awọn iwe-ipamọ Xilinx® ti ṣeto ni ayika ṣeto awọn ilana apẹrẹ boṣewa lati ṣe iranlọwọ fun ọ lati wa akoonu ti o yẹ fun iṣẹ-ṣiṣe idagbasoke lọwọlọwọ rẹ. Iwe aṣẹ yii ni wiwa awọn ilana apẹrẹ wọnyi:

  • Hardware, IP, ati Idagbasoke Platform: Ṣiṣẹda awọn bulọọki PL IP fun pẹpẹ ohun elo, ṣiṣẹda awọn kernels PL, simulation iṣẹ-ṣiṣe subsystem, ati iṣiro akoko Vivado®, lilo awọn orisun, ati pipade agbara. Paapaa pẹlu idagbasoke pẹpẹ ohun elo fun isọpọ eto. Awọn koko-ọrọ inu iwe yii ti o kan ilana apẹrẹ yii pẹlu:
  • Awọn apejuwe Port
  • Titiipa ati awọn atunto
  • Isọdi-ara ati Ṣiṣẹda Core

Core Overview
Awọn ifihan agbara ati awọn atọkun ninu apẹrẹ FPGA ti sopọ si iwadii ILA ati awọn igbewọle iho. Awọn ifihan agbara wọnyi ati awọn atọkun, ti o so mọ iwadii ati awọn igbewọle iho ni atele, jẹ sampmu ni awọn iyara oniru ati ti o ti fipamọ nipa lilo on-chip Àkọsílẹ Ramu. Awọn ifihan agbara ati awọn atọkun ni apẹrẹ Versal™ ACAP ti sopọ si iwadii ILA ati awọn igbewọle Iho. Awọn ifihan agbara ti a so ati awọn atọkun jẹ sampmu ni awọn iyara apẹrẹ nipa lilo titẹ sii aago mojuto ati ti o fipamọ sinu awọn iranti Ramu Àkọsílẹ lori-chip. Awọn paramita mojuto pato awọn atẹle:

  • Nọmba awọn iwadii (to 512) ati iwọn iwadii (1 si 1024).
  • A nọmba iho ati ni wiwo awọn aṣayan.
  • Wa kakiri sample ijinle.
  • Data ati/tabi okunfa ohun-ini fun awọn iwadii.
  • Nọmba ti comparators fun kọọkan wadi.

Ibaraẹnisọrọ pẹlu ipilẹ ILA ni a ṣe ni lilo apẹẹrẹ ti AXI Debug Hub ti o sopọ si Iṣakoso, Ni wiwo, ati Eto Ṣiṣeto (CIPS) IP mojuto.

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-1

Lẹhin ti a ti kojọpọ apẹrẹ sinu Versal ACAP, lo sọfitiwia atunnkanka ọgbọn ọgbọn Vivado® lati ṣeto iṣẹlẹ ti o nfa fun wiwọn ILA. Lẹhin ti okunfa naa waye, awọn sample buffer ti kun ati ki o gbejade sinu oluyanju ọgbọn ọgbọn Vivado. O le view data yii nipa lilo window fọọmu igbi. Iwadii sample ati iṣẹ-ṣiṣe okunfa ti wa ni imuse ni agbegbe kannaa siseto. Lori-chip Àkọsílẹ Ramu tabi UltraRAM iranti ti o da lori ibi-ipamọ ibi ipamọ ti o yan lakoko isọdi ti o tọju data naa titi ti o fi gbejade nipasẹ sọfitiwia naa. Ko si igbewọle olumulo tabi iṣẹjade ti a nilo lati ṣe okunfa awọn iṣẹlẹ, gba data, tabi lati ṣe ibasọrọ pẹlu ipilẹ ILA. ILA mojuto ni o lagbara ti mimojuto ni wiwo-ipele awọn ifihan agbara, o le fihan idunadura-ipele alaye bi awọn dayato lẹkọ fun AXI4 atọkun.

ILA Probe okunfa Comparator
Iṣagbewọle iwadii kọọkan jẹ asopọ si afiwera ti o nfa ti o lagbara lati ṣe awọn iṣẹ ṣiṣe lọpọlọpọ. Ni akoko ṣiṣe a le ṣeto afiwera lati ṣe = tabi != awọn afiwera. Eyi pẹlu awọn ilana ipele ti o baamu, bii X0XX101. O tun pẹlu wiwa awọn iyipada eti bii eti ti o dide (R), eti ja bo (F), boya eti (B), tabi ko si iyipada (N). Olufiwera okunfa le ṣe awọn afiwera ti o nipọn diẹ sii, pẹlu>, <, ≥, ati ≤.

PATAKI! A ti ṣeto olufiwera ni akoko ṣiṣe nipasẹ oluyanju ọgbọn ọgbọn Vivado®.

ILA okunfa Ipò
Ipo okunfa jẹ abajade ti iṣiro Boolean “AND” tabi “OR” ti ọkọọkan awọn abajade ILA ti nfa awọn abajade afiwera. Lilo Vivado® onitupalẹ kannaa, o yan boya lati “ATI” ṣe iwadii awọn oniwadi awọn afiwera tabi “OR” wọn. Eto “ATI” nfa iṣẹlẹ ti nfa nigbati gbogbo awọn afiwera iwadii ILA ti ni itẹlọrun. Eto “OR” nfa iṣẹlẹ ti o nfa nigbati eyikeyi awọn afiwera iwadii ILA ti ni itẹlọrun. Ipo okunfa jẹ iṣẹlẹ okunfa ti a lo fun wiwọn itọpa ILA.

Awọn ohun elo

A ṣe apẹrẹ ILA mojuto lati ṣee lo ninu ohun elo ti o nilo ijẹrisi tabi ṣatunṣe nipa lilo Vivado®. Nọmba ti o tẹle yii fihan CIPS IP mojuto kọ ati ka lati AXI Àkọsílẹ Ramu oludari nipasẹ AXI Network on Chip (NoC). Ipilẹ ILA ti sopọ si nẹtiwọọki wiwo laarin AXI NoC ati AXI block Ramu oludari lati ṣe atẹle idunadura AXI4 ni oluṣakoso ohun elo.

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-2

Asẹ ati Bere fun
module Xilinx® LogiCORE™ IP yii ni a pese laisi idiyele afikun pẹlu Xilinx Vivado® Design Suite labẹ awọn ofin ti Iwe-aṣẹ Olumulo Xilinx.
Akiyesi: Lati rii daju pe o nilo iwe-aṣẹ, ṣayẹwo iwe-aṣẹ iwe-aṣẹ ti Katalogi IP. To wa tumọ si pe iwe-aṣẹ wa pẹlu Vivado® Design Suite; Rira tumọ si pe o ni lati ra iwe-aṣẹ lati lo koko. Alaye nipa awọn modulu Xilinx® LogiCORE™ IP miiran wa ni oju-iwe Ohun-ini Intellectual Xilinx. Fun alaye nipa idiyele ati wiwa ti awọn modulu ati awọn irinṣẹ IP Xilinx LogiCORE miiran, kan si aṣoju tita Xilinx agbegbe rẹ.

Ọja Specification

Awọn apejuwe Port
Awọn tabili atẹle pese awọn alaye nipa awọn ebute oko oju omi ILA ati awọn paramita.
Awọn ibudo ILA

Tabili 1: Awọn ibudo ILA
Orukọ Port I/O Apejuwe
clk I Aago apẹrẹ ti o ṣe aago gbogbo okunfa ati ọgbọn ibi ipamọ.
iwadi [ – 1:0] I Probe ibudo igbewọle. Nọmba ibudo ibere wa laarin 0 si XNUMX

511. Awọn iwọn ibudo ibere (tọkasi nipa ) wa laarin 1 si 1024.

O gbọdọ kede ibudo yii bi fekito. Fun ibudo 1-bit, lo iwadii [0:0].
trig_out O Ibudo trig_out le ṣe ipilẹṣẹ boya lati ipo okunfa tabi lati ibudo trig_in ita. Iṣakoso akoko ṣiṣe kan wa lati Oluyanju Logic lati yipada laarin ipo okunfa ati trig_in lati wakọ trig_out.
trig_in I Input okunfa ibudo lo ninu ilana orisun eto fun Ifibọ Cross nfa. Le ti wa ni ti sopọ si miiran ILA lati ṣẹda cascading nfa.
iho_ _ I Iho ni wiwo.

Awọn iru ti ni wiwo ti wa ni da ìmúdàgba da lori Iho_ _ paramita iru ni wiwo. Awọn ebute oko oju omi kọọkan laarin awọn atọkun wa fun ibojuwo ni oluṣakoso ohun elo.
trig_out_ack I Ifọwọsi si trig_out.
trig_in_ack O Ifọwọsi si trig_in.
tunto I ILA Input Iru nigba ti ṣeto si 'Interface Atẹle', yi ibudo yẹ ki o jẹ kanna tun ifihan agbara ti o jẹ amuṣiṣẹpọ si awọn oniru kannaa ti o ti wa ni so si Slot_ _ awọn ibudo ti ILA mojuto.
S_AXIS I/O Iyan ibudo.

Ti a lo fun asopọ afọwọṣe pẹlu mojuto Debug Hub AXI nigbati 'Mu AXI4- Stream Interface fun Asopọmọra Manul si AXI Debug Hub' ti yan ni Awọn aṣayan To ti ni ilọsiwaju.
M_AXIS I/O Iyan ibudo.

Ti a lo fun asopọ afọwọṣe pẹlu mojuto Debug Hub AXI nigbati 'Jeki AXI4- Stream Interface fun Asopọ Afọwọṣe si AXI Debug Hub' ti yan ni 'Awọn aṣayan To ti ni ilọsiwaju'.
Tabili 1: Awọn ibudo ILA (tesiwaju)
Orukọ Port I/O Apejuwe
aresetn I Iyan ibudo.

Ti a lo fun asopọ afọwọṣe pẹlu mojuto Debug Hub AXI nigbati 'Jeki AXI4- Stream Interface fun Asopọ Afọwọṣe si AXI Debug Hub' ti yan ni 'Awọn aṣayan To ti ni ilọsiwaju'. Ibudo yii yẹ ki o jẹ amuṣiṣẹpọ pẹlu ibudo atunto ti AXI Debug Hub.
alk I Iyan ibudo.

Ti a lo fun asopọ afọwọṣe pẹlu mojuto Debug Hub AXI nigbati 'Jeki AXI4- Stream Interface fun Asopọ Afọwọṣe si AXI Debug Hub' ti yan ni 'Awọn aṣayan To ti ni ilọsiwaju'. Ibudo yii yẹ ki o jẹ amuṣiṣẹpọ pẹlu ibudo aago ti AXI Debug Hub.

ILA paramita

Tabili 2: ILA paramita
Paramita Allowable Awọn iye Awọn iye aiyipada Apejuwe
Orukọ paati_ Okun pẹlu A–Z, 0–9, ati _ (aami) ila_0 Orukọ paati ese.
C_NUM_OF_PROBES 1–512 1 Nọmba ti ILA ibere ibudo.
C_MEMORY_TYPE 0 0 Ifojusi ibi ipamọ fun data ti o gba. 0 ni ibamu lati dènà Ramu ati 1 ni ibamu si UltraRAM.
C_DATA_DEPTH 1,024, 2,048,

4,096, 8,192,

16,384, 32,768,

65,536

 1,024 Ijinle ifipamọ ipamọ ibere. Nọmba yi duro fun awọn ti o pọju nọmba ti samples ti o le wa ni ipamọ ni akoko ṣiṣe fun titẹ sii iwadi kọọkan.
C_PROBE _WIDTH 1–1024 1 Iwọn ti ibudo iwadi . Nibo jẹ ibudo iwadii ti o ni iye lati 0 si 1,023.
C_TRIGOUT_EN Otitọ/Iro ERO Mu iṣẹ ṣiṣe jade ṣiṣẹ. Awọn ibudo trig_out ati trig_out_ack ni a lo.
C_TRIGIN_EN Otitọ/Iro ERO Mu ki trig ṣiṣẹ ni iṣẹ ṣiṣe. Awọn ibudo trig_in ati trig_in_ack lo.
C_INPUT_PIPE_STAGES 0–6 0 Ṣafikun awọn flops afikun si awọn ebute oko iwadi. Ọkan paramita kan si gbogbo awọn ti awọn ebute oko iwadi.
GBOGBO_PROBE_SAME_MU Otitọ/Iro ODODO Eyi fi agbara mu awọn iwọn iye kanna (awọn ẹya baramu) si gbogbo awọn iwadii naa.
C_PROBE _MU_CNT 1–16 1 Nọmba ti Afiwe Iye (baramu) sipo fun ibere. Eyi wulo nikan ti ALL_PROBE_SAME_MU ba jẹ FALSE.
C_PROBE _ORISI DATA ati IDAGBASOKE, TIGGER, DATA DATA ati TRIGGER Lati yan iwadii ti o yan fun sisọ ipo okunfa tabi fun idi ibi ipamọ data tabi fun awọn mejeeji.
C_ADV_TRIGGER Otitọ/Iro ERO Mu aṣayan okunfa ilosiwaju ṣiṣẹ. Eyi jẹ ki ẹrọ ipinlẹ nfa ati pe o le kọ ọkọọkan okunfa tirẹ ni Oluyanju Logic Vivado.
Tabili 2: ILA paramita (tesiwaju)
Paramita Allowable Awọn iye Awọn iye aiyipada Apejuwe
C_NUM_MONITOR_SLOTS 1-11 1 Nọmba ti Interface Iho.
Awọn akọsilẹ:

1. Awọn ti o pọju nọmba ti afiwe iye (baramu) sipo ni opin si 1,024. Fun okunfa ipilẹ (C_ADV_TRIGGER = FALSE), iwadii kọọkan ni ipin iye kan ti o ṣe afiwe (gẹgẹbi ẹya iṣaaju). Ṣugbọn fun aṣayan okunfa ilosiwaju (C_ADV_TRIGGER = TÒÓTỌ), eyi tumọ si pe awọn iwadii kọọkan le tun ni yiyan ti o ṣeeṣe ti nọmba awọn iwọn awọn iye afiwe lati ọkan si mẹrin. Ṣugbọn gbogbo awọn iwọn iye ti o ṣe afiwe ko yẹ ki o kọja diẹ sii ju 1,024. Eyi tumọ si, ti o ba nilo awọn iwọn afiwe mẹrin fun iwadii lẹhinna o gba ọ laaye lati lo awọn iwadii 256 nikan.

Apẹrẹ pẹlu Core

Abala yii pẹlu awọn itọnisọna ati alaye afikun lati dẹrọ apẹrẹ pẹlu mojuto.

Titiipa
Ibudo titẹ sii clk jẹ aago ti ILA mojuto lo lati forukọsilẹ awọn iye iwadii. Fun awọn abajade to dara julọ, o yẹ ki o jẹ ifihan agbara aago kanna ti o jẹ amuṣiṣẹpọ si imọran apẹrẹ ti o so mọ awọn ibudo iwadii ti mojuto ILA. Nigbati o ba n sopọ pẹlu ọwọ pẹlu AXI Debug Hub, ifihan aclk yẹ ki o jẹ amuṣiṣẹpọ si ibudo titẹ sii aago AXI Debug Hub.

Awọn atunto
Nigbati o ba ṣeto Iru Input ILA kan si Atẹle wiwo, ibudo atunto yẹ ki o jẹ ifihan agbara atunto kanna ti o jẹ amuṣiṣẹpọ si imọran apẹrẹ ti wiwo rẹ ni asopọ si
iho_ _ ibudo ILA mojuto. Fun asopọ afọwọṣe pẹlu ipilẹ Hub Debug AXI, ibudo lọwọlọwọ yẹ ki o jẹ amuṣiṣẹpọ pẹlu ibudo atunto ti ipilẹ Hub Debug AXI kan.

Design Flow Igbesẹ
Abala yii ṣe apejuwe isọdi-ara ati ipilẹṣẹ ipilẹ, idinamọ mojuto, ati kikopa, iṣelọpọ, ati awọn igbesẹ imuse ti o jẹ pato si ipilẹ IP yii. Alaye alaye diẹ sii nipa awọn ṣiṣan apẹrẹ Vivado® boṣewa ati oluṣepọ IP ni a le rii ninu awọn itọsọna olumulo Vivado Design Suite atẹle:

  • Itọsọna Olumulo Vivado Design Suite: Ṣiṣeto Awọn ọna ṣiṣe IP ni lilo IP Integrator (UG994)
  • Itọsọna olumulo Vivado Design Suite: Apẹrẹ pẹlu IP (UG896)
  • Itọsọna olumulo Vivado Design Suite: Bibẹrẹ (UG910)
  • Itọsọna olumulo Vivado Design Suite: Simulation Logic (UG900)

Isọdi-ara ati Ṣiṣẹda Core

Abala yii pẹlu alaye nipa lilo awọn irinṣẹ Xilinx® lati ṣe akanṣe ati ṣe ipilẹṣẹ ipilẹ inu Vivado® Design Suite. Ti o ba n ṣe isọdi ati ti n ṣe ipilẹṣẹ mojuto ni Integration IP Vivado, wo Itọsọna Olumulo Vivado Design Suite: Ṣiṣeto Awọn ọna ṣiṣe IP ni lilo IP Integrator (UG994) fun alaye alaye. Integration IP le ṣe iṣiro adaṣe awọn iye atunto kan nigbati o ba fọwọsi tabi ṣe ipilẹṣẹ apẹrẹ naa. Lati ṣayẹwo boya awọn iye ṣe yipada, wo apejuwe paramita ni ori yii. Si view awọn paramita iye, ṣiṣe awọn validate_bd_design pipaṣẹ ni Tcl console. O le ṣe akanṣe IP fun lilo ninu apẹrẹ rẹ nipa sisọ awọn iye fun awọn oriṣiriṣi awọn aye ti o ni nkan ṣe pẹlu ipilẹ IP ni lilo awọn igbesẹ wọnyi:

  1.  Yan IP lati inu katalogi IP.
  2.  Tẹ IP ti o yan lẹẹmeji tabi yan Ṣe akanṣe aṣẹ IP lati ọpa irinṣẹ tabi tẹ-ọtun akojọ aṣayan.

Fun awọn alaye, wo Itọsọna olumulo Vivado Design Suite: Ṣiṣeto pẹlu IP (UG896) ati Itọsọna Olumulo Apẹrẹ Vivado Design Suite: Bibẹrẹ (UG910). Awọn eeya ninu ori yii jẹ awọn apejuwe ti Vivado IDE. Ifilelẹ ti a fihan nibi le yatọ lati ẹya lọwọlọwọ.

Lati wọle si mojuto, ṣe awọn atẹle:

  1.  Ṣii ise agbese kan nipa yiyan File lẹhinna Ṣii Project tabi ṣẹda iṣẹ akanṣe tuntun nipa yiyan File lẹhinna Ise agbese Tuntun ni Vivado.
  2.  Ṣii katalogi IP ki o lọ kiri si eyikeyi awọn owo-ori.
  3. Tẹ ILA lẹẹmeji lati gbe orukọ mojuto Vivado IDE soke.

Gbogbogbo Awọn aṣayan Panel
Nọmba atẹle naa fihan taabu Awọn aṣayan Gbogbogbo ni eto abinibi ti o fun ọ laaye lati pato awọn aṣayan:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-3

Nọmba atẹle yii fihan taabu Awọn aṣayan Gbogbogbo ni eto AXI ti o fun ọ laaye lati pato awọn aṣayan:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-4

  • Orukọ paati: Lo aaye ọrọ yii lati pese orukọ module alailẹgbẹ fun mojuto ILA.
  • Iru Input ILA: Aṣayan yii ṣalaye iru wiwo tabi ifihan agbara ILA yẹ ki o ṣe n ṣatunṣe aṣiṣe. Lọwọlọwọ, awọn iye fun paramita yii jẹ “Awọn iwadii Ilu abinibi”, “Atẹle wiwo” ati “Adapọ.”
  • Nọmba ti Awọn iwadii: Lo aaye ọrọ yii lati yan nọmba awọn ebute oko oju omi lori koko ILA. Iwọn to wulo ti a lo ninu Vivado® IDE jẹ 1 si 64. Ti o ba nilo diẹ sii ju awọn ebute oko oju omi 64, o nilo lati lo sisan aṣẹ Tcl lati ṣe ina mojuto ILA.
  • A nọmba ti Interface Iho (nikan wa ni Interface Monitor iru ati Adalu iru): Eleyi aṣayan faye gba o lati yan awọn nọmba ti AXI ni wiwo iho ti o nilo lati wa ni ti sopọ si ILA.
  • Nọmba Kanna ti Awọn afiwera fun Gbogbo Awọn ibudo Iwadii: Nọmba awọn olufiwera fun iwadii le jẹ tunto lori nronu yii. Nọmba kanna ti awọn afiwera fun gbogbo awọn iwadii le ṣee mu ṣiṣẹ nipa yiyan.

Probe Port Panels
Nọmba atẹle naa fihan taabu Awọn ibudo Probe ti o fun ọ laaye lati pato awọn eto:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-5

  • Panel Port Probe: Iwọn ti Port Probe kọọkan le jẹ tunto ni Awọn Paneli Port Probe. Kọọkan Probe Port Panel ni o ni soke si meje ebute oko.
  • Iwọn Iwadii: Iwọn ti Port Probe kọọkan le jẹ mẹnuba. Iwọn to wulo jẹ 1 si 1024.
  • Nọmba ti Comparators: Aṣayan yii ṣiṣẹ nikan nigbati aṣayan “nọmba Kanna ti Awọn afiwera fun Gbogbo Awọn Ports Probe” jẹ alaabo. Olufiwera fun iwadii kọọkan ni iwọn 1 si 16 le ṣeto.
  • Data ati/tabi Nfa: Iru iwadii fun iwadii kọọkan le ṣee ṣeto ni lilo aṣayan yii. Awọn aṣayan to wulo jẹ DATA_and_TRIGGER, DATA ati TRIGGER.
  • Awọn aṣayan Comparator: Iru iṣiṣẹ tabi lafiwe fun iwadii kọọkan le ṣee ṣeto ni lilo aṣayan yii.

Ni wiwo Aw
Nọmba ti o tẹle n ṣe afihan taabu Awọn aṣayan Atọkasi nigba ti Atẹle Atẹlu tabi Apopọ ti yan fun iru titẹ sii ILA:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-6

  • Ni wiwo Iru: Olutaja, Ile-ikawe, Orukọ, ati Ẹya (VLNV) ti wiwo lati ṣe abojuto nipasẹ mojuto ILA.
  • Iwọn ID AXI-MM: Yan iwọn ID ti wiwo AXI nigbati slot_ ni wiwo iru ti wa ni tunto bi AXI-MM, ibi ti ni Iho nọmba.
  • Iwọn Data AXI-MM: Yan awọn paramita ti o baamu si slot_Selects awọn iwọn Data ti wiwo AXI nigbati slot_ ni wiwo iru ti wa ni tunto bi AXI-MM, ibi ti ni Iho nọmba.
  • Iwọn Adirẹsi AXI-MM: Yan iwọn adirẹsi ti wiwo AXI nigbati slot_ ni wiwo iru ti wa ni tunto bi AXI-MM, ibi ti ni Iho nọmba.
  • Mu AXI-MM/Ṣiṣayẹwo Ilana ṣiṣan ṣiṣẹ: Mu AXI4-MM ṣiṣẹ tabi oluyẹwo ilana AXI4-Stream fun iho nigbati Iho_ ni wiwo iru ti wa ni tunto bi AXI-MM tabi AXI4-Stream, ibi ti ni Iho nọmba.
  • Mu awọn oluka Titọpa Idunadura ṣiṣẹ: Mu agbara ipasẹ iṣowo AXI4-MM ṣiṣẹ.
  • Nọmba ti dayato si Ka lẹkọ: Pato awọn nọmba ti dayato Ka lẹkọ fun ID. Iye yẹ ki o dọgba si tabi tobi ju nọmba awọn iṣowo kika ti o ṣe pataki fun asopọ yẹn.
  • Nọmba ti Iyatọ Kọ Awọn iṣowo: Sọ nọmba ti awọn iṣowo Kọ to dayato si fun ID. Iye yẹ ki o dọgba si tabi tobi ju nọmba awọn iṣowo Kọ silẹ ti o tayọ fun asopọ yẹn.
  • Bojuto APC Ipo awọn ifihan agbara: Jeki monitoring ti APC ipo awọn ifihan agbara fun Iho nigbati Iho_ ni wiwo iru ti wa ni tunto bi AXI-MM, ibi ti ni Iho nọmba.
  • Tunto AXI ikanni adirẹsi ka bi Data: Yan awọn ifihan agbara ikanni adirẹsi kika fun idi ipamọ data fun Iho nigbati Iho_ ni wiwo iru ti wa ni tunto bi AXI-MM, ibi ti ni Iho nọmba.
  • Ṣe atunto ikanni adirẹsi AXI ka bi Nfa: Yan awọn ifihan agbara ikanni adirẹsi kika fun asọye ipo okunfa fun iho nigbati Iho_ ni wiwo iru ti wa ni tunto bi AXI-MM, ibi ti ni Iho nọmba.
  • Tunto AXI ka ikanni data bi Data: Yan awọn ifihan agbara ikanni data kika fun awọn idi ipamọ data fun Iho nigbati Iho_ ni wiwo iru ti wa ni tunto bi AXI-MM, ibi ti ni Iho nọmba.
  • Ṣe atunto ikanni data kika AXI bi okunfa: Yan awọn ifihan agbara ikanni data kika fun sisọ awọn ipo okunfa fun iho nigbati Iho_ ni wiwo iru ti wa ni tunto bi AXI-MM, ibi ti ni Iho nọmba.
  • Tunto AXI kikọ adirẹsi ikanni bi Data: Yan kikọ awọn ifihan agbara ikanni adirẹsi fun idi ipamọ data fun Iho nigbati Iho_ ni wiwo iru ti wa ni tunto bi AXI-MM, ibi ti ni Iho nọmba.
  • Tunto AXI kikọ adirẹsi ikanni bi okunfa: Yan kikọ awọn ifihan agbara ikanni adirẹsi fun asọye awọn ipo okunfa fun iho nigbati Iho_ ni wiwo iru ti wa ni tunto bi AXI-MM, ibi ti ni Iho nọmba.
  • Tunto AXI kọ ikanni data bi Data: Yan kọ awọn ifihan agbara ikanni data fun idi ipamọ data fun Iho nigbati Iho_ ni wiwo iru ti wa ni tunto bi AXI-MM, ibi ti ni Iho nọmba.
  • Tunto AXI kọ ikanni data bi okunfa: Yan kọ awọn ifihan agbara ikanni data fun asọye ipo okunfa fun iho nigbati Iho_ ni wiwo iru ti wa ni tunto bi AXI-MM, ibi ti ni Iho nọmba.
  • Tunto AXI kikọ ikanni idahun bi Data: Yan kọ awọn ifihan agbara ikanni esi fun awọn idi ibi ipamọ data fun Iho nigbati Iho_ ni wiwo iru ti wa ni tunto bi AXI-MM, ibi ti ni Iho nọmba.
  • Tunto AXI kikọ ikanni idahun bi okunfa: Yan kọ awọn ifihan agbara ikanni esi fun asọye ipo okunfa fun iho nigbati Iho_ ni wiwo iru ti wa ni tunto bi AXI-MM, ibi ti ni Iho nọmba.
  • Iwọn Tdata AXI-Stream: Yan iwọn Tdata ti wiwo AXI-Stream nigbati slot_ ni wiwo iru ti wa ni tunto bi AXI-Stream, ibi ti ni Iho nọmba.
  • Iwọn TID AXI-Stream: Yan iwọn TID ti wiwo AXI-Stream nigbati slot_ ni wiwo iru ti wa ni tunto bi AXI-Stream, ibi ti ni Iho nọmba.
  • Iwọn TUSER AXI-Stream: Yan iwọn TUSER ti wiwo AXI-Stream nigbati slot_ ni wiwo iru ti wa ni tunto bi AXI-Stream, ibi ti ni Iho nọmba.
  • Iwọn AXI-San TDEST: Yan iwọn TDEST ti wiwo AXI-Stream nigbati slot_ ni wiwo iru ti wa ni tunto bi AXI-Stream, ibi ti ni Iho nọmba.
  • Ṣe atunto Awọn ifihan agbara AXIS bi Data: Yan awọn ifihan agbara AXI4-Stream fun idi ibi ipamọ data fun iho
    nigbati Iho_ ni wiwo iru ti wa ni tunto bi AXI-Stream ibi ti ni Iho nọmba.
  • Ṣe atunto Awọn ifihan agbara AXIS bi Nfa: Yan awọn ifihan agbara AXI4-San fun asọye ipo okunfa fun iho nigbati Iho_ ni wiwo iru ti wa ni tunto bi AXI-Stream, ibi ti ni Iho nọmba.
  • Tunto Iho bi Data ati/tabi Nfa: Yan awọn ifihan agbara iho ti kii-AXI fun sisọ ipo okunfa tabi fun idi ibi ipamọ data tabi fun awọn mejeeji fun iho nigbati Iho_ ni wiwo iru ti wa ni tunto bi ti kii-AXI, ibi ti ni Iho nọmba.

Awọn aṣayan ipamọ
Nọmba ti o tẹle n ṣe afihan taabu Awọn aṣayan Ibi ipamọ ti o fun ọ laaye lati yan iru ibi-afẹde ibi ipamọ ati ijinle iranti lati ṣee lo:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-7

  • Ifojusi Ibi ipamọ: A lo paramita yii lati yan iru ibi-afẹde ibi ipamọ lati inu akojọ aṣayan-isalẹ.
  • Ijinle Data: A lo paramita yii lati yan s ti o yẹample ijinle lati awọn jabọ-silẹ akojọ.

Awọn aṣayan ilọsiwaju
Nọmba atẹle naa fihan taabu Awọn aṣayan To ti ni ilọsiwaju:

Xilinx-AXI4-Stream-Integrated-Logic-Analyzer-fig-8

  • Mu Ibaraẹnisọrọ AXI4-Stream ṣiṣẹ fun Isopọ Afọwọṣe si Ibudo atunkọ AXI: Nigbati o ba ṣiṣẹ, aṣayan yii funni ni wiwo AXIS kan fun IP lati sopọ si AXI Debug Hub.
  • Jeki Interface Input Nfa: Ṣayẹwo aṣayan yi lati jeki ibudo igbewọle okunfa iyan.
  • Jeki Interface Output Nfa: Ṣayẹwo aṣayan yi lati jeki ohun iyan o wu ibudo.
  • Iṣagbewọle Pipe Stages: Yan nọmba awọn iforukọsilẹ ti o fẹ ṣafikun fun iwadii lati mu awọn abajade imuse dara si. Paramita yii kan si gbogbo awọn iwadii.
  • Nfa to ti ni ilọsiwaju: Ṣayẹwo lati jẹki ilana ti o da lori ẹrọ ipinlẹ.

Ijade Generation
Fun awọn alaye, wo Itọsọna olumulo Vivado Design Suite: Ṣiṣe pẹlu IP (UG896).

Constraining Core

Awọn ihamọ ti a beere
Ipilẹ ILA pẹlu XDC kan file ti o ni awọn ihamọ ipa-ọna eke ti o yẹ lati ṣe idiwọ idinamọ ti agbegbe aago ti awọn ọna imuṣiṣẹpọ. O tun nireti pe ifihan aago ti o sopọ si ibudo titẹ sii clk ti mojuto ILA ti ni ihamọ daradara ninu apẹrẹ rẹ.

Ẹrọ, Package, ati Iyara Ite Aw
Abala yii ko wulo fun ipilẹ IP yii.

  • Awọn Igbohunsafẹfẹ Aago
    Abala yii ko wulo fun ipilẹ IP yii.
  • Iṣakoso aago
    Abala yii ko wulo fun ipilẹ IP yii.
  • Aago Gbe
    Abala yii ko wulo fun ipilẹ IP yii.
  • Ifowopamọ
    Abala yii ko wulo fun ipilẹ IP yii.
  • Gbigbe Transceiver
    Abala yii ko wulo fun ipilẹ IP yii.
  • I/O Standard ati Placement
    Abala yii ko wulo fun ipilẹ IP yii.

Afọwọṣe

Fun alaye okeerẹ nipa awọn paati kikopa Vivado®, ati alaye nipa lilo awọn irinṣẹ ẹnikẹta ti o ni atilẹyin, wo Itọsọna olumulo Vivado Design Suite: Logic Simulation (UG900).

Akọpọ ati imuse
Fun awọn alaye nipa iṣelọpọ ati imuse, wo Itọsọna olumulo Vivado Design Suite: Ṣiṣe pẹlu IP (UG896).

N ṣatunṣe aṣiṣe

Àfikún yii pẹlu awọn alaye nipa awọn orisun ti o wa lori Atilẹyin Xilinx® webojula ati yokokoro irinṣẹ. Ti IP ba nilo bọtini iwe-aṣẹ, bọtini naa gbọdọ jẹri. Awọn irinṣẹ apẹrẹ Vivado® ni ọpọlọpọ awọn aaye ayẹwo iwe-aṣẹ fun gating IP ti o ni iwe-aṣẹ nipasẹ ṣiṣan. Ti ayẹwo iwe-aṣẹ ba ṣaṣeyọri, IP le tẹsiwaju iran. Bibẹẹkọ, iran duro pẹlu aṣiṣe kan. Awọn aaye ayẹwo iwe-aṣẹ jẹ imuse nipasẹ awọn irinṣẹ atẹle:

  • Vivado Synthesis
  • Vivado imuse
  • write_bitstream (aṣẹ Tcl)

PATAKI! Ipele iwe-aṣẹ IP jẹ aibikita ni awọn aaye ayẹwo. Idanwo naa jẹrisi iwe-aṣẹ to wulo wa. Ko ṣayẹwo ipele iwe-aṣẹ IP.

Wiwa Iranlọwọ on Xilinx.com

Lati ṣe iranlọwọ ninu apẹrẹ ati ilana yokokoro nigba lilo mojuto, atilẹyin Xilinx web oju-iwe ni awọn orisun bọtini gẹgẹbi iwe ọja, awọn akọsilẹ idasilẹ, awọn igbasilẹ idahun, alaye nipa awọn ọran ti a mọ, ati awọn ọna asopọ fun gbigba atilẹyin ọja siwaju sii. Awọn apejọ Agbegbe Xilinx tun wa nibiti awọn ọmọ ẹgbẹ le kọ ẹkọ, kopa, pin, ati beere awọn ibeere nipa awọn ojutu Xilinx.

Awọn iwe aṣẹ
Itọsọna ọja yii jẹ iwe akọkọ ti o ni nkan ṣe pẹlu mojuto. Itọsọna yii, pẹlu awọn iwe ti o ni ibatan si gbogbo awọn ọja ti o ṣe iranlọwọ ninu ilana apẹrẹ, ni a le rii lori Atilẹyin Xilinx web oju-iwe tabi nipa lilo Xilinx® Documentation Navigator. Ṣe igbasilẹ Navigator Documentation Xilinx lati oju-iwe Awọn igbasilẹ. Fun alaye diẹ sii nipa ọpa yii ati awọn ẹya ti o wa, ṣii iranlọwọ ori ayelujara lẹhin fifi sori ẹrọ.

Awọn igbasilẹ idahun
Awọn igbasilẹ idahun pẹlu alaye nipa awọn iṣoro ti o wọpọ, alaye iranlọwọ lori bi o ṣe le yanju awọn iṣoro wọnyi, ati eyikeyi awọn ọran ti a mọ pẹlu ọja Xilinx kan. Awọn igbasilẹ idahun ti ṣẹda ati ṣetọju lojoojumọ ni idaniloju pe awọn olumulo ni iraye si alaye deede julọ ti o wa. Awọn igbasilẹ idahun fun mojuto yii le wa nipasẹ lilo apoti Atilẹyin Wa lori atilẹyin Xilinx akọkọ web oju-iwe. Lati mu awọn abajade wiwa rẹ pọ si, lo awọn koko-ọrọ bii:

  • Orukọ ọja
  • Ifiranṣẹ irinṣẹ (awọn)
  • Akopọ ti oro konge

Wiwa àlẹmọ kan wa lẹhin awọn abajade ti pada si ibi-afẹde siwaju si awọn abajade.

Oluranlowo lati tun nkan se
Xilinx n pese atilẹyin imọ-ẹrọ lori Awọn apejọ Agbegbe Xilinx fun ọja IP LogiCORE™ yii nigba lilo bi a ti ṣalaye ninu iwe ọja naa. Xilinx ko le ṣe iṣeduro akoko, iṣẹ ṣiṣe, tabi atilẹyin ti o ba ṣe eyikeyi ninu awọn atẹle:

  • Ṣe imuse ojutu ni awọn ẹrọ ti ko ṣe alaye ninu iwe.
  • Ṣe akanṣe ojutu ti o kọja eyiti a gba laaye ninu iwe ọja naa.
  • Yi apakan eyikeyi ti apẹrẹ ti a samisi MA ṢE ṢE ṢE.

Lati beere awọn ibeere, lọ kiri si Awọn apejọ Agbegbe Xilinx.

Awọn orisun afikun ati Awọn akiyesi Ofin

Xilinx Resources
Fun awọn orisun atilẹyin gẹgẹbi Awọn idahun, Iwe-ipamọ, Awọn igbasilẹ, ati Awọn apejọ, wo Atilẹyin Xilinx.

Lilọ kiri iwe ati Awọn ibudo Oniru
Xilinx® Documentation Navigator (DocNav) n pese iraye si awọn iwe aṣẹ Xilinx, awọn fidio, ati awọn orisun atilẹyin, eyiti o le ṣe àlẹmọ ati wa lati wa alaye. Lati ṣii DocNav:

  • • Lati Vivado® IDE, yan Iranlọwọ → Iwe ati awọn Tutorial.
    • Lori Windows, yan Bẹrẹ → Gbogbo Awọn eto → Awọn irinṣẹ Oniru Xilinx → DocNav.
    • Ni ibere aṣẹ Linux, tẹ docnav sii.

Xilinx Design Hubs n pese awọn ọna asopọ si iwe ti a ṣeto nipasẹ awọn iṣẹ ṣiṣe apẹrẹ ati awọn akọle miiran, eyiti o le lo lati kọ awọn imọran bọtini ati koju awọn ibeere nigbagbogbo ti a beere. Lati wọle si Awọn ibudo Oniru:

  • Ni DocNav, tẹ Awọn Ipele Apẹrẹ View taabu.
  • Lori Xilinx webojula, wo awọn Design Hubs iwe.

Akiyesi: Fun alaye diẹ sii lori DocNav, wo oju-iwe Navigator Iwe aṣẹ lori Xilinx webojula.

Awọn itọkasi
Awọn iwe aṣẹ wọnyi pese awọn ohun elo afikun ti o wulo pẹlu itọsọna yii:

  1.  Itọsọna olumulo Vivado Design Suite: Siseto ati N ṣatunṣe aṣiṣe (UG908)
  2. Itọsọna olumulo Vivado Design Suite: Apẹrẹ pẹlu IP (UG896)
  3. Itọsọna Olumulo Vivado Design Suite: Ṣiṣeto Awọn ọna ṣiṣe IP ni lilo IP Integrator (UG994)
  4. Itọsọna olumulo Vivado Design Suite: Bibẹrẹ (UG910)
  5. Itọsọna olumulo Vivado Design Suite: Simulation Logic (UG900)
  6. Itọsọna olumulo Vivado Design Suite: imuse (UG904)
  7. ISE si Itọsọna Iṣilọ Oniru Vivado (UG911)
  8. Oluyẹwo Ilana Ilana AXI LogiCORE Itọsọna Ọja IP (PG101)
  9. AXI4-Stream Protocol Checker LogiCORE IP Itọsọna Ọja (PG145)

Àtúnyẹwò History
Tabili ti o tẹle n ṣe afihan itan atunyẹwo fun iwe-ipamọ yii.

Abala Àtúnyẹwò Lakotan
11/23/2020 Ẹya 1.1
Itusilẹ akọkọ. N/A

Jọwọ Ka: Awọn akiyesi Ofin pataki
Alaye ti o ṣafihan fun ọ ni isalẹ (“Awọn ohun elo”) ti pese fun yiyan ati lilo awọn ọja Xilinx nikan. Si iye ti o pọ julọ ti a gba laaye nipasẹ ofin iwulo: (1) Awọn ohun elo ti wa ni wa “BI O ti wa ni” ati pẹlu gbogbo awọn aṣiṣe, Xilinx nipa bayi sọ gbogbo awọn ATILẸYIN ỌJA ati awọn ipo, KIAKIA, TIMỌ, TABI Ofin, PẸLU SUGBON KO NI LOPIN SI ATILẸYIN ỌJA TI ỌLỌWỌ. -AJẸ, TABI AGBARA FUN IDI PATAKI; ati (2) Xilinx kii yoo ṣe oniduro (boya ni adehun tabi ijiya, pẹlu aibikita, tabi labẹ ilana eyikeyi ti layabiliti) fun eyikeyi pipadanu tabi ibajẹ iru tabi iseda ti o ni ibatan si, ti o dide labẹ, tabi ni asopọ pẹlu, Awọn ohun elo (pẹlu lilo rẹ Awọn ohun elo), pẹlu fun eyikeyi taara, aiṣe-taara, pataki, iṣẹlẹ, tabi ipadanu tabi ibajẹ (pẹlu ipadanu data, awọn ere, ifẹ-rere, tabi eyikeyi iru pipadanu tabi ibajẹ ti o jiya nitori abajade eyikeyi iṣe ti a mu nipasẹ ẹni-kẹta) paapaa ti iru ibajẹ tabi ipadanu ba jẹ asọtẹlẹ ti o ṣeeṣe tabi ti gba akokonx nimọran ti iṣeeṣe kanna.

Xilinx ko gba ọranyan lati ṣatunṣe eyikeyi awọn aṣiṣe ti o wa ninu Awọn ohun elo tabi lati sọ fun ọ awọn imudojuiwọn si Awọn ohun elo tabi si awọn pato ọja. O le ma ṣe ẹda, yipada, pin kaakiri, tabi ṣafihan Awọn ohun elo ni gbangba laisi aṣẹ kikọ tẹlẹ. Awọn ọja kan wa labẹ awọn ofin ati ipo ti atilẹyin ọja lopin Xilinx, jọwọ tọka si Awọn ofin Titaja Xilinx eyiti o le jẹ viewed ni https://www.xilinx.com/legal.htm#tos; Awọn ohun kohun IP le jẹ koko-ọrọ si atilẹyin ọja ati awọn ofin atilẹyin ti o wa ninu iwe-aṣẹ ti o funni nipasẹ Xilinx. Awọn ọja Xilinx ko ṣe apẹrẹ tabi pinnu lati kuna-ailewu tabi fun lilo ninu ohun elo eyikeyi ti o nilo iṣẹ ṣiṣe-ailewu; o ro pe eewu nikan ati layabiliti fun lilo awọn ọja Xilinx ni iru awọn ohun elo to ṣe pataki, jọwọ tọka si Awọn ofin Titaja Xilinx eyiti o le jẹ viewed ni https://www.xilinx.com/legal.htm#tos.
Iwe yi ni alaye alakoko ati pe o wa labẹ iyipada laisi akiyesi. Alaye ti a pese ninu rẹ ni ibatan si awọn ọja ati/tabi awọn iṣẹ ti ko sibẹsibẹ wa fun tita, ati pe o pese fun awọn idi alaye nikan ati pe ko ṣe ipinnu, tabi lati tumọ, bi ipese fun tita tabi igbiyanju iṣowo ti awọn ọja ati/tabi awọn iṣẹ ti a tọka si ninu nibi.

AlAIgBA awọn ohun elo ọkọ ayọkẹlẹ
Awọn ọja ọkọ ayọkẹlẹ (Ti idanimọ bi “XA” NINU NỌMBA APA) KO ṢE IDAGBASOKE FUN LILO NINU IṢẸRẸ AIRBAGS TABI FUN LILO NINU awọn ohun elo ti o ni ipa lori iṣakoso ọkọ ayọkẹlẹ kan (“Ohun elo Ailewu” AIMỌ NIPA PẸLU ISO 26262 Iṣeduro Aabo adaṣe adaṣe (“Apẹrẹ Aabo”). Awọn onibara YOO, Šaaju si LILO TABI Pinpin awọn ọna ṣiṣe eyikeyi ti o ṣepọ awọn ọja, NIPA idanwo iru awọn ọna ṣiṣe fun awọn idi aabo. LILO TI awọn ọja IN A Aabo ohun elo lai A Aabo apẹrẹ wa ni kikun ni ewu ti awọn onibara, koko nikan si wulo Ofin ati ilana ti o ṣakoso awọn ifilelẹ lọ lori ọja layabiliti.
Aṣẹ-lori-ara 2020 Xilinx, Inc. Xilinx, aami Xilinx, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq, ati awọn ami iyasọtọ miiran ti o wa ninu rẹ jẹ aami-iṣowo ti Xilinx ni Amẹrika ati awọn orilẹ-ede miiran. Gbogbo awọn aami-išowo miiran jẹ ohun-ini ti awọn oniwun wọn.PG357 (v1.1) Oṣu kọkanla ọjọ 23, 2020, ILA pẹlu AXI4-Stream Interface v1.1
Ṣe igbasilẹ PDF: Xilinx AXI4-Stream Integrated Logic Analyzer Guide

Awọn itọkasi

jẹmọ Posts

Fi ọrọìwòye

Adirẹsi imeeli rẹ kii yoo ṣe atẹjade. Awọn aaye ti a beere ti wa ni samisi *