Xilinx AXI4-Stream ինտեգրված տրամաբանական անալիզատորի ուղեցույց

Ինտեգրված տրամաբանական անալիզատորը (ILA) AXI4-Stream Interface միջուկով հարմարեցված տրամաբանական անալիզատորի IP է, որը կարող է օգտագործվել դիզայնի ներքին ազդանշանների և միջերեսների մոնիտորինգի համար: ILA միջուկը ներառում է ժամանակակից տրամաբանական անալիզատորների բազմաթիվ առաջադեմ առանձնահատկություններ, ներառյալ բուլյան ձգանման հավասարումները և եզրերի անցման ձգանները: Միջուկը նաև առաջարկում է ինտերֆեյսի վրիպազերծման և մոնիտորինգի հնարավորություն, ինչպես նաև արձանագրության ստուգում հիշողության քարտեզագրված AXI-ի և AXI4-Stream-ի համար: Քանի որ ILA միջուկը համաժամանակյա է մշտադիտարկվող դիզայնի հետ, դիզայնի ժամացույցի բոլոր սահմանափակումները, որոնք կիրառվում են ձեր դիզայնի վրա, կիրառվում են նաև ILA միջուկի բաղադրիչների վրա: Դիզայնի միջերեսների վրիպազերծման համար ILA IP-ն պետք է ավելացվի Vivado® IP ինտեգրատորի բլոկի դիզայնին: Նմանապես, AXI4/AXI4-Stream արձանագրության ստուգման տարբերակը կարող է միացված լինել ILA IP-ի համար IP ինտեգրատորում: Արձանագրության խախտումները կարող են ցուցադրվել ալիքի տեսքով viewVivado տրամաբանական անալիզատորի er.

Առանձնահատկություններ

Օգտագործողի կողմից ընտրվող զոնդի պորտերի և զոնդի լայնությունը:

Օգտագործողի կողմից ընտրվող պահեստավորման թիրախներ, ինչպիսիք են RAM-ի արգելափակումը և UltraRAM-ը
Բազմաթիվ զոնդերի նավահանգիստները կարող են միավորվել մեկ ձգանման վիճակում:

Օգտագործողի կողմից ընտրվող AXI անցքեր՝ դիզայնի մեջ AXI միջերեսները վրիպազերծելու համար:
Կարգավորելի ընտրանքներ AXI միջերեսների համար, ներառյալ ինտերֆեյսի տեսակները և հետագծերըampխորությունը.

Զոնդերի համար տվյալներ և գործարկիչ հատկություն:
Մի շարք համեմատիչներ և լայնություն յուրաքանչյուր զոնդի և առանձին նավահանգիստների համար ինտերֆեյսներում:

Մուտքային/ելքային խաչաձեւ ձգանման միջերեսներ:
Կարգավորելի խողովակաշար մուտքային զոնդերի համար:

AXI4-MM և AXI4-Stream արձանագրության ստուգում:

ILA միջուկի մասին լրացուցիչ տեղեկությունների համար տե՛ս Vivado Design Suite Օգտագործողի ուղեցույցը. Ծրագրավորում և վրիպազերծում (UG908):

IP Փաստեր

LogiCORE™ IP Փաստերի աղյուսակ
Հիմնական առանձնահատկությունները
Աջակցվող սարքերի ընտանիք1	Versal™ ACAP
Աջակցվող օգտվողի միջերեսներ	IEEE ստանդարտ 1149.1 – ՋTAG
Տրամադրվում է Core-ով
Դիզայն Files	RTL
Example Դիզայն	Verilog
Փորձարկման նստարան	Չի տրամադրվում
Սահմանափակումներ File	Xilinx® դիզայնի սահմանափակումներ (XDC)
Սիմուլյացիոն մոդել	Չի տրամադրվում
Աջակցված S/W վարորդ	N/A
Փորձարկված դիզայնի հոսքեր2
Դիզայնի մուտք	Vivado® Design Suite
Մոդելավորում	Աջակցվող սիմուլյատորների համար տես Xilinx Design Tools. Release Notes ուղեցույց.
Սինթեզ	Վիվադո Սինթեզ
Աջակցություն
Vivado IP-ի փոփոխության բոլոր մատյանները	Master Vivado IP-ի փոփոխության մատյաններ. 72775
Xilinx աջակցություն web էջ
Նշումներ: 1. Աջակցվող սարքերի ամբողջական ցանկի համար տե՛ս Vivado® IP կատալոգը: 2. Գործիքների աջակցվող տարբերակների համար տե՛ս Xilinx Design Tools. Release Notes ուղեցույց.

Ավարտվել էview

Բովանդակության նավարկություն նախագծման գործընթացով
Xilinx® փաստաթղթերը կազմակերպված են ստանդարտ նախագծման գործընթացների շուրջ, որոնք կօգնեն ձեզ գտնել համապատասխան բովանդակություն ձեր ընթացիկ զարգացման առաջադրանքի համար: Այս փաստաթուղթը ներառում է նախագծման հետևյալ գործընթացները.

Սարքավորումների, IP-ի և պլատֆորմի մշակում. Սարքավորումների պլատֆորմի համար PL IP բլոկների ստեղծում, PL միջուկների ստեղծում, ենթահամակարգի ֆունկցիոնալ մոդելավորում և գնահատում Vivado®-ի ժամանակացույցը, ռեսուրսների օգտագործումը և էներգիայի փակումը: Նաև ներառում է համակարգի ինտեգրման համար ապարատային հարթակի մշակումը: Այս փաստաթղթի թեմաները, որոնք վերաբերում են այս նախագծման գործընթացին, ներառում են.
Նավահանգստի նկարագրությունները

Ժամացույց և վերակայում
Անհատականացնել և ստեղծել Core

Core Overview
Ազդանշանները և ինտերֆեյսները FPGA դիզայնում միացված են ILA զոնդին և բնիկ մուտքերին: Այս ազդանշանները և միջերեսները, որոնք կցված են համապատասխանաբար զոնդի և բնիկի մուտքերին, sampառաջնորդվում է դիզայնի արագությամբ և պահվում է չիպային բլոկ RAM-ի միջոցով: Versal™ ACAP դիզայնի ազդանշաններն ու ինտերֆեյսները միացված են ILA զոնդի և բնիկի մուտքերին: Այս կցված ազդանշանները և միջերեսները սampղեկավարվում է դիզայնի արագությամբ՝ օգտագործելով հիմնական ժամացույցի մուտքագրումը և պահվում է չիպային բլոկի RAM հիշողություններում: Հիմնական պարամետրերը սահմանում են հետևյալը.

Մի շարք զոնդեր (մինչև 512) և զոնդերի լայնությունը (1-ից մինչև 1024):

Մի շարք slots և ինտերֆեյսի տարբերակներ:
Հետք սampխորությունը.

Տվյալներ և/կամ գործարկող հատկություն զոնդերի համար:
Յուրաքանչյուր զոնդի համար համեմատողների թիվը:

ILA միջուկի հետ հաղորդակցությունն իրականացվում է AXI Debug Hub-ի օրինակով, որը միանում է Control, Interface, and Processing System (CIPS) IP միջուկին:

Դիզայնը Versal ACAP-ում բեռնվելուց հետո օգտագործեք Vivado® տրամաբանական անալիզատորի ծրագրակազմը՝ ILA-ի չափման համար ձգանման իրադարձություն ստեղծելու համար: Այն բանից հետո, երբ ձգան տեղի է ունենում, sample buffer-ը լցվում և վերբեռնվում է Vivado տրամաբանական անալիզատորում: Դուք կարող եք view այս տվյալները՝ օգտագործելով ալիքային պատուհանը: Զոնդը սample և trigger ֆունկցիոնալությունն իրականացվում է ծրագրավորվող տրամաբանական տարածաշրջանում: Չիպի վրա արգելափակել RAM-ը կամ UltraRAM հիշողությունը՝ հիմնվելով հարմարեցման ընթացքում ձեր ընտրած պահեստավորման թիրախի վրա, որը պահում է տվյալները մինչև այն վերբեռնվի ծրագրաշարի կողմից: Օգտագործողի մուտքագրում կամ ելք չի պահանջվում իրադարձություններ գործարկելու, տվյալներ հավաքելու կամ ILA միջուկի հետ հաղորդակցվելու համար: ILA միջուկը ի վիճակի է մոնիտորինգի ենթարկել ինտերֆեյսի մակարդակի ազդանշանները, այն կարող է փոխանցել գործարքի մակարդակի տեղեկատվություն, ինչպիսին է AXI4 ինտերֆեյսների համար չմարված գործարքները:

ILA Probe Trigger Comparator
Յուրաքանչյուր զոնդի մուտքագրում միացված է ձգանային համեմատիչին, որն ի վիճակի է կատարել տարբեր գործողություններ: Գործարկման ժամանակ համեմատիչը կարող է սահմանվել որպես = կամ != համեմատություններ: Սա ներառում է համապատասխան մակարդակի նախշեր, ինչպիսիք են X0XX101-ը: Այն նաև ներառում է եզրերի անցումների հայտնաբերում, ինչպիսիք են բարձրացող եզրը (R), ընկնող եզրը (F), կամ եզրը (B), կամ անցում չկա (N): Գործարկիչի համեմատիչը կարող է կատարել ավելի բարդ համեմատություններ, ներառյալ >, <, ≥ և ≤:

ԿԱՐԵՎՈՐ! Համեմատիչը գործարկվում է Vivado® տրամաբանական անալիզատորի միջոցով:

ILA ձգանման վիճակ
Գործարկման պայմանը բուլյան «AND» կամ «OR» հաշվարկի արդյունք է ILA զոնդի ձգանման համեմատիչի յուրաքանչյուր արդյունքի համար: Օգտագործելով Vivado® տրամաբանական անալիզատորը, դուք ընտրում եք՝ «ԵՎ» զոնդավորե՞լ համեմատիչների զոնդերը, թե՞ «ԿԱՄ»: «AND» պարամետրը առաջացնում է ձգանման իրադարձություն, երբ ILA զոնդերի բոլոր համեմատությունները բավարարված են: «OR» պարամետրը առաջացնում է ձգանման իրադարձություն, երբ ILA զոնդերի համեմատություններից որևէ մեկը բավարարված է: Տիգերի պայմանը ձգանման իրադարձությունն է, որն օգտագործվում է ILA հետքի չափման համար:

Դիմումներ

ILA միջուկը նախատեսված է օգտագործելու այնպիսի հավելվածում, որը պահանջում է ստուգում կամ վրիպազերծում Vivado®-ի միջոցով: Հետևյալ նկարը ցույց է տալիս, որ CIPS IP միջուկը գրում և կարդում է AXI բլոկի RAM կարգավորիչից AXI ցանցի չիպի վրա (NoC): ILA միջուկը միացված է ինտերֆեյսի ցանցին AXI NoC-ի և AXI բլոկի RAM կարգավորիչի միջև՝ ապարատային կառավարիչում AXI4 գործարքը վերահսկելու համար:

Լիցենզավորում և պատվիրում
Այս Xilinx® LogiCORE™ IP մոդուլը տրամադրվում է առանց լրացուցիչ ծախսերի Xilinx Vivado® Design Suite-ի հետ՝ Xilinx վերջնական օգտագործողի լիցենզիայի պայմաններով:
Նշում. Ստուգելու համար, որ Ձեզ անհրաժեշտ է լիցենզիա, ստուգեք IP կատալոգի Լիցենզիա սյունակը: Ներառված նշանակում է, որ լիցենզիան ներառված է Vivado® Design Suite-ի հետ. Գնումը նշանակում է, որ դուք պետք է լիցենզիա ձեռք բերեք միջուկն օգտագործելու համար: Xilinx® LogiCORE™ IP մոդուլների մասին տեղեկությունները հասանելի են Xilinx մտավոր սեփականության էջում: Այլ Xilinx LogiCORE IP մոդուլների և գործիքների գնի և մատչելիության մասին տեղեկությունների համար դիմեք ձեր տեղական Xilinx վաճառքի ներկայացուցչին:

Ապրանքի ճշգրտում

Նավահանգստի նկարագրությունները
Հետևյալ աղյուսակները մանրամասներ են ներկայացնում ILA նավահանգիստների և պարամետրերի մասին:
ILA նավահանգիստներ

Աղյուսակ 1: ILA նավահանգիստներ
Նավահանգստի անվանումը	I/O	Նկարագրություն
clk	I	Նախագծեք ժամացույց, որը ցույց է տալիս բոլոր ձգանման և պահպանման տրամաբանությունը:
զոնդ [ – 1:0]	I	Զոնդի պորտի մուտքագրում: Զոնդի պորտի համարը գտնվում է 0-ից մինչև միջակայքում 511. Զոնդի պորտի լայնությունը (նշվում է ) գտնվում է 1-ից 1024 միջակայքում: Դուք պետք է այս նավահանգիստը հայտարարեք որպես վեկտոր: 1-բիթանոց պորտի համար օգտագործեք զոնդ [0:0].
trig_out	O	Trig_out պորտը կարող է ստեղծվել կա՛մ ձգանման վիճակից, կա՛մ արտաքին trig_in պորտից: Տրամաբանական անալիզատորից գործում է գործարկման ժամանակի հսկողություն՝ trig_out-ի գործարկման պայմանի և trig_in-ի միջև անցնելու համար:
trig_in	I	Ներածման ձգանման միացք, որն օգտագործվում է գործընթացի վրա հիմնված համակարգում՝ ներկառուցված խաչի ձգանման համար: Կարող է միացված լինել մեկ այլ ILA-ին՝ կասկադային ձգան ստեղծելու համար:
բնիկ_ _	I	Slot ինտերֆեյս. Ինտերֆեյսի տեսակը ստեղծվում է դինամիկ կերպով՝ հիմնվելով slot_-ի վրա _ ինտերֆեյսի տեսակի պարամետր: Անհատական նավահանգիստները ինտերֆեյսներում հասանելի են ապարատային կառավարչի մոնիտորինգի համար:
trig_out_ack	I	Trig_out-ի հաստատում:
trig_in_ack	O	Հաստատում trig_in-ին:
վերակայել	I	ILA մուտքագրման տեսակը, երբ սահմանվում է «Interface Monitor», այս միացքը պետք է լինի նույն վերակայման ազդանշանը, որը համաժամանակյա է դիզայնի տրամաբանությանը, որը կցված է Slot_-ին: _ ILA միջուկի նավահանգիստները:
S_AXIS	I/O	Ընտրովի նավահանգիստ: Օգտագործվում է AXI Debug Hub միջուկի հետ ձեռքով միանալու համար, երբ «Միացնել AXI4- Stream Interface for Manul Connection to AXI Debug Hub» ընտրված է Ընդլայնված ընտրանքներում:
M_AXIS	I/O	Ընտրովի նավահանգիստ: Օգտագործվում է AXI Debug Hub միջուկի հետ ձեռքով միանալու համար, երբ «Ընդլայնված ընտրանքներում» ընտրված է «Enable AXI4- Stream Interface for Manual Connection AXI Debug Hub»-ում:

Աղյուսակ 1: ILA նավահանգիստներ (շարունակություն)
Նավահանգստի անվանումը	I/O	Նկարագրություն
aresetn	I	Ընտրովի նավահանգիստ: Օգտագործվում է AXI Debug Hub միջուկի հետ ձեռքով միանալու համար, երբ «Ընդլայնված ընտրանքներում» ընտրված է «Enable AXI4- Stream Interface for Manual Connection AXI Debug Hub»-ում: Այս միացքը պետք է համաժամանակ լինի AXI Debug Hub-ի վերակայման պորտի հետ:
aclk	I	Ընտրովի նավահանգիստ: Օգտագործվում է AXI Debug Hub միջուկի հետ ձեռքով միանալու համար, երբ «Ընդլայնված ընտրանքներում» ընտրված է «Enable AXI4- Stream Interface for Manual Connection AXI Debug Hub»-ում: Այս միացքը պետք է համաժամանակ լինի AXI Debug Hub-ի ժամացույցի պորտի հետ:

ILA պարամետրեր

Աղյուսակ 2: ILA պարամետրեր
Պարամետր	Թույլատրելի Արժեքներ	Լռելյայն արժեքներ	Նկարագրություն
Բաղադրիչի_անուն	A–Z, 0–9 և _ տող (ընդգծում)	ila_0	Իրականացված բաղադրիչի անվանումը.
C_NUM_OF_PROBES	1–512	1	ILA զոնդի նավահանգիստների քանակը:
C_MEMORY_TYPE	0, 1	0	Պահպանման թիրախ՝ հավաքագրված տվյալների համար: 0-ը համապատասխանում է RAM-ի արգելափակմանը, իսկ 1-ը՝ UltraRAM-ին:
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Զոնդի պահպանման բուֆերի խորությունը: Այս թիվը ներկայացնում է s-ի առավելագույն թիվըamples, որոնք կարող են պահվել գործարկման ժամանակ յուրաքանչյուր զոնդի մուտքագրման համար:
C_PROBE _ԼԱՆՔ	1–1024	1	Զոնդի պորտի լայնությունը . Որտեղ 0-ից մինչև 1,023 արժեք ունեցող զոնդի պորտն է:
C_TRIGOUT_EN	Ճիշտ/Սխալ	ՍՈՒՏ	Միացնում է անջատման գործառույթը: Օգտագործվում են trig_out և trig_out_ack պորտերը:
C_TRIGIN_EN	Ճիշտ/Սխալ	ՍՈՒՏ	Միացնում է գործառության գործարկումը: Օգտագործվում են trig_in և trig_in_ack պորտերը:
C_INPUT_PIPE_STAGES	0–6	0	Ավելացրեք լրացուցիչ ֆլոպներ զոնդերի պորտերին: Մեկ պարամետր կիրառվում է զոնդերի բոլոր պորտերի համար:
ALL_PROBE_SAME_MU	Ճիշտ/Սխալ	ՃԻՇՏ	Սա ստիպում է նույն համեմատել արժեքային միավորները (համապատասխանող միավորները) բոլոր զոնդերի հետ:
C_PROBE _MU_CNT	1–16	1	Համեմատման արժեքի (համընկնող) միավորների քանակը մեկ զոնդի համար: Սա վավեր է միայն այն դեպքում, եթե ALL_PROBE_SAME_MU-ը FALSE է:
C_PROBE _ՏԵՍԱԿ	ՏՎՅԱԼՆԵՐ և TRIGGER, TRIGGER, DATA	ՏՎՅԱԼՆԵՐ և TRIGGER	Ընտրված զոնդ ընտրելու համար ձգանման պայմանը կամ տվյալների պահպանման նպատակը կամ երկուսն էլ:
C_ADV_TRIGGER	Ճիշտ/Սխալ	ՍՈՒՏ	Միացնում է նախնական ձգան տարբերակը: Սա հնարավորություն է տալիս գործարկման վիճակի մեքենան, և դուք կարող եք գրել ձեր սեփական ձգանման հաջորդականությունը Vivado Logic Analyzer-ում:

Աղյուսակ 2: ILA պարամետրեր (շարունակություն)
Պարամետր	Թույլատրելի Արժեքներ	Լռելյայն արժեքներ	Նկարագրություն
C_NUM_MONITOR_SLOTS	1-11	1	Ինտերֆեյսի սլոտների քանակը:
Նշումներ: 1. Համեմատելու արժեքի (համընկնող) միավորների առավելագույն քանակը սահմանափակվում է 1,024-ով: Հիմնական գործարկիչի համար (C_ADV_TRIGGER = FALSE), յուրաքանչյուր զոնդ ունի մեկ համեմատվող արժեքի միավոր (ինչպես նախորդ տարբերակում): Բայց նախնական ձգանման տարբերակի համար (C_ADV_TRIGGER = TRUE), սա նշանակում է, որ առանձին զոնդերը դեռ կարող են ունենալ համեմատվող արժեքների միավորների քանակի ընտրություն մեկից մինչև չորս: Բայց բոլոր համեմատվող արժեքային միավորները չպետք է գերազանցեն 1,024-ը: Սա նշանակում է, որ եթե ձեզ անհրաժեշտ է չորս համեմատական միավոր մեկ զոնդի համար, ապա ձեզ թույլատրվում է օգտագործել ընդամենը 256 զոնդ:

Նախագծում Core-ով

Այս բաժինը ներառում է ուղեցույցներ և հավելյալ տեղեկատվություն՝ առանցքային նախագծումը հեշտացնելու համար:

Ժամացույց
Clk մուտքագրման պորտը ժամացույցն է, որն օգտագործվում է ILA միջուկի կողմից՝ զոնդի արժեքները գրանցելու համար: Լավագույն արդյունքների համար այն պետք է լինի նույն ժամացույցի ազդանշանը, որը համաժամանակյա է դիզայնի տրամաբանությանը, որը կցված է ILA միջուկի զոնդերի պորտերին: AXI Debug Hub-ի հետ ձեռքով միանալիս aclk ազդանշանը պետք է համաժամանակ լինի AXI Debug Hub ժամացույցի մուտքային պորտին:

Վերակայվում է
Երբ ILA մուտքագրման տեսակը դնում եք Ինտերֆեյսի մոնիտորին, վերակայման պորտը պետք է լինի նույն վերակայման ազդանշանը, որը համաժամանակյա է դիզայնի տրամաբանությանը, որի միջերեսը կցված է:
բնիկ_ _ ILA միջուկի նավահանգիստ: AXI Debug Hub միջուկի հետ ձեռքով միանալու համար ներկա պորտը պետք է համաժամանակ լինի AXI Debug Hub միջուկի վերակայման միացքի հետ:

Դիզայնի հոսքի քայլեր
Այս բաժինը նկարագրում է միջուկի հարմարեցումը և գեներացումը, միջուկի սահմանափակումը և մոդելավորման, սինթեզման և իրականացման քայլերը, որոնք հատուկ են այս IP միջուկին: Ստանդարտ Vivado® դիզայնի հոսքերի և IP ինտեգրատորի մասին ավելի մանրամասն տեղեկություններ կարելի է գտնել հետևյալ Vivado Design Suite-ի օգտատերերի ուղեցույցներում.

Vivado Design Suite Օգտագործողի ուղեցույց. IP ենթահամակարգերի նախագծում IP ինտեգրատորի միջոցով (UG994)
Vivado Design Suite Օգտագործողի ուղեցույց. Նախագծում IP-ով (UG896)
Vivado Design Suite Օգտագործողի ուղեցույց. Սկսել (UG910)
Vivado Design Suite Օգտագործողի ուղեցույց. Logic Simulation (UG900)

Անհատականացնել և ստեղծել Core

Այս բաժինը ներառում է տեղեկատվություն Vivado® Design Suite-ի միջուկը հարմարեցնելու և ստեղծելու համար Xilinx® գործիքների օգտագործման մասին: Եթե դուք հարմարեցնում եք և ստեղծում եք Vivado IP ինտեգրատորի միջուկը, մանրամասն տեղեկությունների համար տես Vivado Design Suite-ի օգտագործման ուղեցույցը. IP ենթահամակարգերի նախագծում՝ օգտագործելով IP ինտեգրատոր (UG994): IP ինտեգրատորը կարող է ավտոմատ կերպով հաշվարկել որոշակի կազմաձևման արժեքներ դիզայնը վավերացնելիս կամ ստեղծելիս: Ստուգելու համար, թե արդյոք արժեքները փոխվում են, տես պարամետրի նկարագրությունը այս գլխում: Դեպի view պարամետրի արժեքը, գործարկեք validate_bd_design հրամանը Tcl վահանակում: Դուք կարող եք հարմարեցնել IP-ն ձեր դիզայնում օգտագործելու համար՝ նշելով արժեքներ IP միջուկի հետ կապված տարբեր պարամետրերի համար՝ օգտագործելով հետևյալ քայլերը.

Ընտրեք IP-ն IP-ի կատալոգից:
Կրկնակի սեղմեք ընտրված IP-ի վրա կամ ընտրեք Անհատականացնել IP հրամանը գործիքագոտուց կամ աջ սեղմեք ցանկի վրա:

Մանրամասների համար տե՛ս Vivado Design Suite-ի Օգտագործման ուղեցույցը. Նախագծում IP-ով (UG896) և Vivado Design Suite-ի Օգտագործման ուղեցույց. Սկսել (UG910): Այս գլխի թվերը Vivado IDE-ի նկարազարդումներ են: Այստեղ պատկերված դասավորությունը կարող է տարբերվել ընթացիկ տարբերակից:

Միջուկին մուտք գործելու համար կատարեք հետևյալը.

Բացեք նախագիծը՝ ընտրելով File ապա Բացեք նախագիծը կամ ստեղծեք նոր նախագիծ՝ ընտրելով File այնուհետև Նոր նախագիծ Վիվադոյում:
Բացեք IP-ի կատալոգը և նավարկեք դեպի դասոնոմիաներից որևէ մեկը:

Կրկնակի սեղմեք ILA-ին` Vivado IDE-ի հիմնական անունը բացելու համար:

Ընդհանուր ընտրանքների վահանակ
Հետևյալ նկարը ցույց է տալիս «Ընդհանուր ընտրանքներ» ներդիրը «Native» պարամետրում, որը թույլ է տալիս նշել ընտրանքները.

Հետևյալ նկարը ցույց է տալիս AXI պարամետրի «Ընդհանուր ընտրանքներ» ներդիրը, որը թույլ է տալիս նշել ընտրանքները.

Բաղադրիչի անունը. Օգտագործեք այս տեքստային դաշտը՝ ILA միջուկի համար եզակի մոդուլի անուն տրամադրելու համար:

ILA մուտքագրման տեսակը. Այս ընտրանքը սահմանում է, թե որ տեսակի միջերեսը կամ ILA ազդանշանը պետք է վրիպազերծվի: Ներկայումս այս պարամետրի արժեքներն են «Native Probes», «Interface Monitor» և «Mixed»:
Զոնդերի քանակը. Օգտագործեք այս տեքստային դաշտը՝ ILA միջուկի վրա զոնդերի պորտերի քանակը ընտրելու համար: Vivado® IDE-ում օգտագործվող վավեր միջակայքը 1-ից 64 է: Եթե Ձեզ անհրաժեշտ է ավելի քան 64 զոնդային պորտ, դուք պետք է օգտագործեք Tcl հրամանի հոսքը՝ ILA միջուկը ստեղծելու համար:
Մի շարք միջերեսային բնիկներ (հասանելի է միայն Interface Monitor տեսակի և Mixed տեսակի մեջ). Այս տարբերակը թույլ է տալիս ընտրել AXI միջերեսի միջանցքների քանակը, որոնք պետք է միացվեն ILA-ին:

Համեմատողների միևնույն թիվը բոլոր զոնդերի նավահանգիստների համար. յուրաքանչյուր զոնդի համեմատողների թիվը կարող է կազմաձևվել այս վահանակի վրա: Բոլոր զոնդերի համար նույն թվով համեմատիչներ կարելի է միացնել՝ ընտրելով:

Զոնդի նավահանգիստների վահանակներ
Հետևյալ նկարը ցույց է տալիս Probe Ports ներդիրը, որը թույլ է տալիս նշել կարգավորումները.

Զոնդի նավահանգիստների վահանակ. Յուրաքանչյուր զոնդի պորտի լայնությունը կարող է կազմաձևվել Probe Port Panels-ում: Յուրաքանչյուր Probe Port Panel ունի մինչև յոթ նավահանգիստ:
Զոնդի լայնությունը. կարելի է նշել յուրաքանչյուր զոնդի պորտի լայնությունը: Վավերական միջակայքը 1-ից 1024 է:
Համեմատողների թիվը. այս տարբերակը միացված է միայն այն դեպքում, երբ «Համեմատողների նույն թիվը բոլոր զոնդերի նավահանգիստների համար» տարբերակն անջատված է: Կարող է սահմանվել 1-ից 16 միջակայքում գտնվող յուրաքանչյուր զոնդի համեմատիչ:

Տվյալներ և/կամ ձգան. յուրաքանչյուր զոնդի տեսակը կարող է սահմանվել այս ընտրանքով: Վավեր ընտրանքներն են՝ DATA_and_TRIGGER, DATA և TRIGGER:
Համեմատողի ընտրանքներ. յուրաքանչյուր զոնդի համար գործողության կամ համեմատության տեսակը կարող է սահմանվել այս ընտրանքով:

Ինտերֆեյսի ընտրանքներ
Հետևյալ նկարը ցույց է տալիս «Interface Options» ներդիրը, երբ ILA մուտքագրման տեսակի համար ընտրված է «Interface Monitor» կամ «Mixed» տեսակը.

Ինտերֆեյսի տեսակը. ILA միջուկի կողմից վերահսկվող ինտերֆեյսի վաճառող, գրադարան, անուն և տարբերակ (VLNV):
AXI-MM ID լայնություն. ընտրում է AXI միջերեսի ID լայնությունը, երբ slot_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM, որտեղ բնիկի համարն է:

AXI-MM Տվյալների լայնություն. Ընտրում է slot_ին համապատասխանող պարամետրերը Ընտրում է AXI միջերեսի տվյալների լայնությունը, երբ slot_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM, որտեղ բնիկի համարն է:
AXI-MM հասցեի լայնություն. ընտրում է AXI միջերեսի հասցեի լայնությունը, երբ slot_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM, որտեղ բնիկի համարն է:
Միացնել AXI-MM/Stream Protocol Checker. Միացնում է AXI4-MM կամ AXI4-Stream արձանագրության ստուգիչը բնիկի համար երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM կամ AXI4-Stream, որտեղ բնիկի համարն է:

Միացնել գործարքների հետագծման հաշվիչները. միացնում է AXI4-MM գործարքներին հետևելու հնարավորությունը:
Չմարված ընթերցված գործարքների քանակը. սահմանում է Ընթերցման չմարված գործարքների քանակը մեկ ID-ի համար: Արժեքը պետք է հավասար լինի կամ ավելի մեծ, քան այդ կապի համար չմարված Read գործարքների թիվը:
Չմարված գրավոր գործարքների քանակը. սահմանում է չմարված Գրելու գործարքների քանակը մեկ ID-ի համար: Արժեքը պետք է հավասար լինի կամ ավելի մեծ, քան այդ կապի համար նախատեսված Write գործարքների թիվը:

Մոնիտորինգ APC կարգավիճակի ազդանշաններ. Միացնել APC կարգավիճակի ազդանշանների մոնիտորինգը բնիկի համար երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM, որտեղ բնիկի համարն է:
Կազմաձևեք AXI-ի ընթերցման հասցեի ալիքը որպես Տվյալ. Ընտրեք ընթերցված հասցեի ալիքի ազդանշանները՝ բնիկի համար տվյալների պահպանման նպատակով երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM, որտեղ բնիկի համարն է:
Կարգավորեք AXI-ի ընթերցման հասցեի ալիքը որպես գործարկիչ. Ընտրեք ընթերցված հասցեի ալիքի ազդանշանները՝ բնիկի համար ձգանման պայմանը նշելու համար երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM, որտեղ բնիկի համարն է:

Կարգավորել AXI-ի ընթերցման տվյալների ալիքը որպես Տվյալ. Ընտրեք ընթերցված տվյալների ալիքի ազդանշանները՝ տվյալների պահպանման նպատակների համար բնիկի համար երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM, որտեղ բնիկի համարն է:
Կարգավորեք AXI-ի ընթերցման տվյալների ալիքը որպես գործարկիչ. Ընտրեք ընթերցված տվյալների ալիքի ազդանշանները՝ բնիկի գործարկման պայմանները նշելու համար երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM, որտեղ բնիկի համարն է:
Կազմաձևեք AXI գրելու հասցեի ալիքը որպես Տվյալ. Ընտրեք գրելու հասցեի ալիքի ազդանշաններ՝ բնիկի համար տվյալների պահպանման նպատակով երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM, որտեղ բնիկի համարն է:

Կարգավորեք AXI գրելու հասցեի ալիքը որպես ձգան. Ընտրեք գրելու հասցեի ալիքի ազդանշանները՝ բնիկի գործարկման պայմանները նշելու համար երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM, որտեղ բնիկի համարն է:
Կարգավորեք AXI գրելու տվյալների ալիքը որպես Տվյալ. Ընտրեք գրելու տվյալների ալիքի ազդանշաններ՝ բնիկի համար տվյալների պահպանման նպատակով երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM, որտեղ բնիկի համարն է:
Կարգավորեք AXI գրելու տվյալների ալիքը որպես ձգան. Ընտրեք գրելու տվյալների ալիքի ազդանշաններ՝ բնիկի համար ձգանման պայմանը նշելու համար երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM, որտեղ բնիկի համարն է:

Կազմաձևեք AXI գրելու պատասխանի ալիքը որպես Տվյալ. Ընտրեք գրելու պատասխան ալիքի ազդանշաններ՝ բնիկի համար տվյալների պահպանման նպատակով երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM, որտեղ բնիկի համարն է:
Կարգավորեք AXI գրելու պատասխանի ալիքը որպես ձգան. Ընտրեք գրելու պատասխանի ալիքի ազդանշանները՝ բնիկի համար ձգանման պայմանը նշելու համար երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-MM, որտեղ բնիկի համարն է:
AXI-Stream Tdata Width. ընտրում է AXI-Stream ինտերֆեյսի Tdata լայնությունը, երբ slot_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-Stream, որտեղ բնիկի համարն է:

AXI-Stream TID Width. Ընտրում է AXI-Stream ինտերֆեյսի TID լայնությունը, երբ slot_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-Stream, որտեղ բնիկի համարն է:
AXI-Stream TUSER Width. ընտրում է AXI-Stream ինտերֆեյսի TUSER լայնությունը, երբ slot_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-Stream, որտեղ բնիկի համարն է:
AXI-Stream TDEST Width. ընտրում է AXI-Stream ինտերֆեյսի TDEST լայնությունը, երբ slot_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-Stream, որտեղ բնիկի համարն է:

Կազմաձևեք AXIS ազդանշանները որպես տվյալներ. Ընտրեք AXI4-Stream ազդանշանները՝ բնիկի համար տվյալների պահպանման նպատակով
երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-Stream, որտեղ բնիկի համարն է:
Կազմաձևեք AXIS ազդանշանները որպես ձգան. Ընտրեք AXI4-Stream ազդանշանները՝ բնիկի համար ձգանման պայմանները նշելու համար երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես AXI-Stream, որտեղ բնիկի համարն է:
Կարգավորել բնիկը որպես տվյալների և/կամ գործարկիչ. ընտրում է ոչ AXI բնիկ ազդանշաններ՝ ձգանման պայմանները նշելու կամ տվյալների պահպանման նպատակով կամ երկուսի համար էլ բնիկի համար: երբ բնիկը_ ինտերֆեյսի տեսակը կազմաձևված է որպես ոչ AXI, որտեղ բնիկի համարն է:

Պահպանման ընտրանքներ
Հետևյալ նկարը ցույց է տալիս «Պահպանման ընտրանքներ» ներդիրը, որը թույլ է տալիս ընտրել պահեստավորման նպատակային տեսակը և օգտագործվող հիշողության խորությունը.

Պահպանման թիրախ. այս պարամետրն օգտագործվում է բացվող ընտրացանկից պահեստավորման թիրախի տեսակը ընտրելու համար:

Տվյալների խորություն. այս պարամետրն օգտագործվում է համապատասխան s ընտրելու համարampխորությունը բացվող մենյուից:

Ընդլայնված ընտրանքներ
Հետևյալ նկարը ցույց է տալիս Ընդլայնված ընտրանքներ ներդիրը.

Միացնել AXI4-Stream ինտերֆեյսը AXI Debug Hub-ին ձեռքով միանալու համար. Երբ միացված է, այս ընտրանքը տալիս է AXIS միջերես IP-ին AXI Debug Hub-ին միանալու համար:
Միացնել ձգանային մուտքագրման միջերեսը. ստուգեք այս տարբերակը՝ կամընտիր ձգան մուտքագրման միացքը միացնելու համար:
Միացնել ձգանման ելքային ինտերֆեյսը. ստուգեք այս տարբերակը՝ կամընտիր ձգանային ելքային միացքը միացնելու համար:

Մուտքային խողովակ Սtages. Ընտրեք գրանցամատյանների քանակը, որոնք ցանկանում եք ավելացնել զոնդին՝ իրականացման արդյունքները բարելավելու համար: Այս պարամետրը վերաբերում է բոլոր զոնդերին:
Ընդլայնված ձգան. Ստուգեք, որպեսզի միացնեք մեքենայի վրա հիմնված գործարկիչների հաջորդականությունը:

Արդյունքների արտադրություն
Մանրամասների համար տե՛ս Vivado Design Suite Օգտագործողի ուղեցույցը. Նախագծում IP-ով (UG896):

Սահմանափակելով Core

Պահանջվող սահմանափակումներ
ILA միջուկը ներառում է XDC file որը պարունակում է համապատասխան կեղծ ուղու սահմանափակումներ՝ կանխելու ժամացույցի տիրույթի համաժամացման ուղիների հատման չափից ավելի սահմանափակումները: Ակնկալվում է նաև, որ ILA միջուկի clk մուտքային պորտին միացված ժամացույցի ազդանշանը պատշաճ կերպով սահմանափակված է ձեր դիզայնում:

Սարքի, փաթեթի և արագության աստիճանի ընտրություն
Այս բաժինը կիրառելի չէ այս IP միջուկի համար:

Ժամացույցի հաճախականություններ
Այս բաժինը կիրառելի չէ այս IP միջուկի համար:

Ժամացույցի կառավարում
Այս բաժինը կիրառելի չէ այս IP միջուկի համար:
Ժամացույցի տեղադրում
Այս բաժինը կիրառելի չէ այս IP միջուկի համար:
Բանկային գործ
Այս բաժինը կիրառելի չէ այս IP միջուկի համար:

Փոխանցիչի տեղադրում
Այս բաժինը կիրառելի չէ այս IP միջուկի համար:
I/O ստանդարտ և տեղաբաշխում
Այս բաժինը կիրառելի չէ այս IP միջուկի համար:

Մոդելավորում

Vivado® մոդելավորման բաղադրիչների մասին համապարփակ տեղեկությունների համար, ինչպես նաև երրորդ կողմի աջակցվող գործիքների օգտագործման մասին տեղեկությունների համար տե՛ս Vivado Design Suite-ի Օգտագործման ուղեցույցը. Logic Simulation (UG900):

Սինթեզ և իրականացում
Սինթեզի և իրականացման մասին մանրամասների համար տե՛ս Vivado Design Suite-ի Օգտագործման ուղեցույցը. Նախագծում IP-ով (UG896):

Վրիպազերծում

Այս հավելվածը ներառում է մանրամասներ Xilinx® Support-ում առկա ռեսուրսների մասին webկայքի և վրիպազերծման գործիքներ: Եթե IP-ն պահանջում է լիցենզիայի բանալի, ապա բանալին պետք է ստուգվի: Vivado®-ի նախագծման գործիքներն ունեն մի քանի լիցենզիայի անցակետեր՝ հոսքի միջոցով լիցենզավորված IP-ի մուտքի համար: Եթե լիցենզիայի ստուգումը հաջողվի, IP-ն կարող է շարունակել արտադրությունը: Հակառակ դեպքում, սերունդը դադարում է սխալմամբ: Լիցենզիայի հսկիչ կետերն իրականացվում են հետևյալ գործիքներով.

Վիվադո Սինթեզ

Vivado Implementation
write_bitstream (Tcl հրաման)

ԿԱՐԵՎՈՐ! IP-ի լիցենզիայի մակարդակը անտեսվում է անցակետերում: Թեստը հաստատում է վավեր լիցենզիայի առկայությունը: Այն չի ստուգում IP լիցենզիայի մակարդակը:

Օգնության որոնում Xilinx.com-ում

Միջուկն օգտագործելիս նախագծման և վրիպազերծման գործընթացում օգնելու համար՝ Xilinx Support-ը web էջը պարունակում է հիմնական ռեսուրսներ, ինչպիսիք են արտադրանքի փաստաթղթերը, թողարկման նշումները, պատասխանների գրառումները, հայտնի խնդիրների մասին տեղեկատվություն և արտադրանքի հետագա աջակցություն ստանալու համար հղումներ: Xilinx համայնքի ֆորումները նույնպես հասանելի են, որտեղ անդամները կարող են սովորել, մասնակցել, կիսվել և հարցեր տալ Xilinx լուծումների վերաբերյալ:

Փաստաթղթեր
Այս ապրանքի ուղեցույցը հիմնական փաստաթուղթն է, որը կապված է հիմնականի հետ: Այս ուղեցույցը, բոլոր ապրանքների հետ կապված փաստաթղթերի հետ միասին, որոնք օգնում են նախագծման գործընթացին, կարելի է գտնել Xilinx Support-ում: web էջ կամ օգտագործելով Xilinx® Documentation Navigator-ը: Ներբեռնեք Xilinx Documentation Navigator-ը Ներբեռնումների էջից: Այս գործիքի և առկա հնարավորությունների մասին լրացուցիչ տեղեկությունների համար բացեք առցանց օգնությունը տեղադրումից հետո:

Պատասխանների գրառումները
Պատասխանների գրառումները ներառում են տեղեկատվություն հաճախ հանդիպող խնդիրների մասին, օգտակար տեղեկություններ այն մասին, թե ինչպես լուծել այդ խնդիրները և Xilinx արտադրանքի հետ կապված ցանկացած հայտնի խնդիր: Պատասխանների գրառումները ստեղծվում և պահպանվում են ամեն օր՝ ապահովելով, որ օգտատերերը հասանելիություն ունենան հասանելի առավել ճշգրիտ տեղեկատվությանը: Այս միջուկի պատասխանների գրառումները կարող են տեղակայվել՝ օգտագործելով Search Support տուփը հիմնական Xilinx աջակցության վրա web էջ. Ձեր որոնման արդյունքները առավելագույնի հասցնելու համար օգտագործեք հիմնաբառեր, ինչպիսիք են.

Ապրանքի անվանումը
Գործիքի հաղորդագրություն(ներ)
Առաջացած խնդրի ամփոփում

Արդյունքները վերադարձնելուց հետո հասանելի է ֆիլտրի որոնում՝ արդյունքները հետագա թիրախավորման համար:

Տեխնիկական աջակցություն
Xilinx-ը տեխնիկական աջակցություն է տրամադրում Xilinx համայնքի ֆորումներին այս LogiCORE™ IP արտադրանքի համար, երբ այն օգտագործվում է, ինչպես նկարագրված է արտադրանքի փաստաթղթերում: Xilinx-ը չի կարող երաշխավորել ժամանակը, ֆունկցիոնալությունը կամ աջակցությունը, եթե դուք անում եք հետևյալներից որևէ մեկը.

Իրականացնել լուծումը փաստաթղթերում չսահմանված սարքերում:

Անհատականացրեք լուծումը արտադրանքի փաստաթղթերում թույլատրվածից դուրս:
Փոխեք դիզայնի ցանկացած հատված, որը պիտակավորված է «ՄԻ ՓՈՓՈԽԵԼ»:

Հարցեր տալու համար անցեք Xilinx համայնքի ֆորումներ:

Լրացուցիչ ռեսուրսներ և իրավական ծանուցումներ

Xilinx ռեսուրսներ
Աջակցման ռեսուրսների համար, ինչպիսիք են Պատասխանները, Փաստաթղթերը, Ներբեռնումները և Ֆորումները, տես Xilinx Support:

Փաստաթղթերի նավիգատոր և դիզայնի հանգույցներ
Xilinx® Documentation Navigator-ը (DocNav) ապահովում է մուտք դեպի Xilinx փաստաթղթեր, տեսանյութեր և օժանդակ ռեսուրսներ, որոնք կարող եք զտել և որոնել՝ տեղեկատվություն գտնելու համար: DocNav-ը բացելու համար՝

• Vivado® IDE-ից ընտրեք Օգնություն → Փաստաթղթեր և ձեռնարկներ:
• Windows-ում ընտրեք Սկսել → Բոլոր ծրագրերը → Xilinx Design Tools → DocNav:
• Linux հրամանի տողում մուտքագրեք docnav:

Xilinx Design Hubs-ը հղումներ է տրամադրում նախագծային առաջադրանքների և այլ թեմաներով կազմակերպված փաստաթղթերին, որոնք կարող եք օգտագործել հիմնական հասկացությունները սովորելու և հաճախակի տրվող հարցերին անդրադառնալու համար: Դիզայնի հանգույցներ մուտք գործելու համար.

DocNav-ում սեղմեք Դիզայնի հանգույցները View ներդիր.
Xilinx-ի վրա webկայք, տես Դիզայնի հանգույցների էջը:

Նշում. DocNav-ի մասին լրացուցիչ տեղեկությունների համար տե՛ս Xilinx-ի Փաստաթղթերի նավիգատոր էջը webկայք։

Հղումներ
Այս փաստաթղթերը տրամադրում են լրացուցիչ նյութեր, որոնք օգտակար են այս ուղեցույցում.

Vivado Design Suite Օգտագործողի ուղեցույց. Ծրագրավորում և վրիպազերծում (UG908)

Vivado Design Suite Օգտագործողի ուղեցույց. Նախագծում IP-ով (UG896)
Vivado Design Suite Օգտագործողի ուղեցույց. IP ենթահամակարգերի նախագծում IP ինտեգրատորի միջոցով (UG994)
Vivado Design Suite Օգտագործողի ուղեցույց. Սկսել (UG910)

Vivado Design Suite Օգտագործողի ուղեցույց. Logic Simulation (UG900)
Vivado Design Suite Օգտագործողի ուղեցույց. Իրականացում (UG904)
ISE դեպի Vivado Design Suite Միգրացիայի ուղեցույց (UG911)

AXI Protocol Checker LogiCORE IP արտադրանքի ուղեցույց (PG101)
AXI4-Stream Protocol Checker LogiCORE IP արտադրանքի ուղեցույց (PG145)

Վերանայման պատմություն
Հետևյալ աղյուսակը ցույց է տալիս այս փաստաթղթի վերանայման պատմությունը:

Բաժին	Վերանայման ամփոփում
11/23/2020 Տարբերակ 1.1
Նախնական թողարկում.	N/A

Խնդրում ենք կարդալ. Կարևոր իրավական ծանուցումներ
Սույնով ձեզ բացահայտված տեղեկատվությունը («Նյութեր») տրամադրվում է բացառապես Xilinx-ի արտադրանքի ընտրության և օգտագործման համար: Կիրառելի օրենսդրությամբ թույլատրված առավելագույն չափով. (1) Նյութերը հասանելի են «ինչպես որ կա» և բոլոր թերություններով հանդերձ, Xilinx-ը սույնով ՀՐԱԺԵՇՏՈՒՄ Է ԲՈԼՈՐ ԵՐԱՇԽԻՔՆԵՐԻ ԵՎ ՊԱՅՄԱՆՆԵՐԻ ՀԱՅՏԱՐԱՐ, ՆԿՅԱԼԻ ԿԱՄ ԿԱԶՄԱԿԵՐՊ, ՆԵՐԱՌՅԱԼ ԲԱՅՑ ՉՍԱՀՄԱՆԱՓԱԿՎԱԾ ԵՐԱՇԽԻՔՆԵՐՈՎ: - ԽԱԽՏՈՒՄ, ԿԱՄ ՊԱՏԱՍԽԱՆՈՒԹՅՈՒՆ ՈՐԵՎԷ ՀԱՏՈՒԿ ՆՊԱՏԱԿԻ ՀԱՄԱՐ. և (2) Xilinx-ը պատասխանատվություն չի կրում (լինի դա պայմանագրով կամ խախտմամբ, ներառյալ անփութության կամ պատասխանատվության որևէ այլ տեսության համաձայն) որևէ տեսակի կամ բնույթի կորստի կամ վնասի համար, որը կապված է, առաջացած կամ կապված Նյութերի հետ: (ներառյալ նյութերի օգտագործումը ձեր կողմից), ներառյալ ցանկացած ուղղակի, անուղղակի, հատուկ, պատահական կամ հետևանքային կորստի կամ վնասի համար (ներառյալ տվյալների կորուստը, շահույթը, գուդվիլը կամ ցանկացած տեսակի կորուստ կամ վնաս, որը կրել է որևէ գործողության հետևանք: երրորդ կողմի կողմից) նույնիսկ եթե այդպիսի վնասը կամ կորուստը ողջամտորեն կանխատեսելի էր կամ Xilinx-ին տեղեկացվել էր նույնի հնարավորության մասին:

Xilinx-ը պարտավորություն չի ստանձնում ուղղելու Նյութերում պարունակվող սխալները կամ ծանուցելու ձեզ Նյութերի կամ արտադրանքի բնութագրերի թարմացումների մասին: Դուք չեք կարող վերարտադրել, փոփոխել, տարածել կամ հրապարակայնորեն ցուցադրել Նյութերը առանց նախնական գրավոր համաձայնության: Որոշ ապրանքներ ենթակա են Xilinx-ի սահմանափակ երաշխիքի պայմաններին, խնդրում ենք ծանոթանալ Xilinx-ի վաճառքի պայմաններին, որոնք կարող են լինել. viewխմբ https://www.xilinx.com/legal.htm#tos; IP միջուկները կարող են ենթարկվել երաշխիքային և աջակցության պայմաններին, որոնք պարունակվում են Xilinx-ի կողմից ձեզ տրված լիցենզիայում: Xilinx-ի արտադրանքը նախագծված կամ նախատեսված չէ խափանումներից անվտանգ կամ որևէ հավելվածում օգտագործելու համար, որը պահանջում է անհաջող աշխատանք. Դուք ստանձնում եք միակ ռիսկը և պատասխանատվությունը Xilinx-ի արտադրանքի նման կարևոր ծրագրերում օգտագործելու համար, խնդրում ենք դիմել Xilinx-ի Վաճառքի պայմաններին, որոնք կարող են լինել. viewխմբ https://www.xilinx.com/legal.htm#tos.
Այս փաստաթուղթը պարունակում է նախնական տեղեկատվություն և ենթակա է փոփոխման առանց ծանուցման: Սույն տեղեկատվությունը վերաբերում է ապրանքներին և/կամ ծառայություններին, որոնք դեռևս հասանելի չեն վաճառքի, և տրամադրվում են բացառապես տեղեկատվական նպատակներով և նախատեսված չեն կամ պետք է մեկնաբանվեն որպես վաճառքի առաջարկ կամ նշված ապրանքների և/կամ ծառայությունների առևտրայնացման փորձ: այստեղ:

ԱՎՏՈՄՈՏԻԿԱՅԻՆ ՀԱՅՏԵՐԻ ՀՐԱԺԱՐՈՒՄ
ԱՎՏՈՄԵՔԵՆԱԲԱՆԱԿԱՆ ԱՊՐԱՆՔՆԵՐԸ (ՄԱՍԻ ՀԱՄԱՐՈՒՄ ՈՐՊԵՍ «XA») ԵՐԱՇԽԱՎՈՐՎՈՒՄ ԵՆ ԱՆՎՏԱՆԳՈՒԹՅԱՆ ԱՆՎՏԱՆԳՈՒԹՅԱՆ ՎԵՐԱԲԵՐՅԱԼ ՕԳՏԱԳՈՐԾՄԱՆ ՀԱՄԱՐ ԿԱՄ ՕԳՏԱԳՈՐԾՄԱՆ ՀԱՄԱՐ, ՈՐՈՆՔ ԱԶԴՈՒՄ ԵՆ ՄԵՔԵՆԱՆԵՐԻ ՎԵՐԱՀՍԿՈՂՈՒԹՅԱՆ ՎՐԱ («ԱՆՎՏԱՆԳՈՒԹՅԱՆ ԱՆՎՏԱՆԳՈՒԹՅԱՆ») ԱՆԴԱՆՍՈՒԹՅԱՆ ԱՌԱՆՁՆԱՀԱՏԿՈՒԹՅՈՒՆԸ ՀԱՄԱՊԱՏԱՍԽԱՆ ISO 26262 ԱՎՏՈՄԵՔԵՆԱՆԵՐԻ ԱՆՎՏԱՆԳՈՒԹՅԱՆ ՍՏԱՆԴԱՐՏՈՎ («ԱՆՎՏԱՆԳՈՒԹՅԱՆ ԴԻԶԱՅՆ»): ՀԱՃԱԽՈՐԴՆԵՐԸ ՄԻՆՉԵՎ ԱՐՏԱԴՐԱՆՔՆԵՐ ՆԵՐԿՐՈՂ ՈՐԵՎԱ ՀԱՄԱԿԱՐԳՆԵՐ ՕԳՏԱԳՈՐԾԵԼԸ ԿԱՄ ՏԱՐԱԾԵԼԸ, ՆՊԱՏԱԿԱՆ ՀԱՄԱԿԱՐԳԵՐԸ ՊԵՏՔ Է ՄԱՆՐԱԿԱՐԳ ՓՈՐՁԱՐԿԵՆ ԱՆՎՏԱՆԳՈՒԹՅԱՆ ՆՊԱՏԱԿՆԵՐՈՎ: ԱՊՐԱՆՔՆԵՐԻ ՕԳՏԱԳՈՐԾՈՒՄԸ ԱՆՎՏԱՆԳՈՒԹՅԱՆ ՀԱՅՏՈՒՄ ԱՌԱՆՑ ԱՆՎՏԱՆԳՈՒԹՅԱՆ ԴԻԶԱՅՆԻ ԼԻՈՎ ՀԱՃԱԽՈՐԴԻ վտանգի տակ է, ԵՆԹԱԿԻ ՄԻԱՅՆ ԿԻՐԱՌՈՂ ՕՐԵՆՔՆԵՐԻՆ ԵՎ ԿԱՆՈՆԱԿԱՐԳԵՐԻՆ, որոնք ԿԱՐԳԱՎՈՐՈՒՄ ԵՆ ԱՊՐԱՆՔՆԵՐԻ ՊԱՏԱՍԽԱՆԱՏՎՈՒԹՅԱՆ ՍԱՀՄԱՆԱՓԱԿՈՒՄՆԵՐԸ:
Հեղինակային իրավունք 2020 Xilinx, Inc. Xilinx-ը, Xilinx-ի լոգոն, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq և այստեղ ընդգրկված այլ նշանակված ապրանքանիշերը Xilinx-ի ապրանքանիշերն են Միացյալ Նահանգներում և այլ երկրներում: Բոլոր մյուս ապրանքանիշերը պատկանում են իրենց համապատասխան սեփականատերերին: PG357 (v1.1) 23 թվականի նոյեմբերի 2020, ILA AXI4-Stream Interface v1.1
Ներբեռնեք PDF: Xilinx AXI4-Stream ինտեգրված տրամաբանական անալիզատորի ուղեցույց

Հղումներ

Օգտագործողի ձեռնարկ