Οδηγός ολοκληρωμένου λογικού αναλυτή Xilinx AXI4-Stream
Εισαγωγή
Ο Ενσωματωμένος Λογικός Αναλυτής (ILA) με πυρήνα διεπαφής AXI4-Stream είναι ένας προσαρμόσιμος λογικός αναλυτής IP που μπορεί να χρησιμοποιηθεί για την παρακολούθηση των εσωτερικών σημάτων και των διεπαφών ενός σχεδίου. Ο πυρήνας ILA περιλαμβάνει πολλά προηγμένα χαρακτηριστικά των σύγχρονων λογικών αναλυτών, συμπεριλαμβανομένων των εξισώσεων boolean trigger και των edge transition triggers. Ο πυρήνας προσφέρει επίσης δυνατότητα εντοπισμού σφαλμάτων και παρακολούθησης διεπαφής μαζί με έλεγχο πρωτοκόλλου για AXI και AXI4-Stream με χαρτογράφηση μνήμης. Επειδή ο πυρήνας ILA είναι σύγχρονος με τη σχεδίαση που παρακολουθείται, όλοι οι περιορισμοί ρολογιού σχεδιασμού που εφαρμόζονται στο σχέδιό σας εφαρμόζονται επίσης στα στοιχεία του πυρήνα ILA. Για τον εντοπισμό σφαλμάτων διεπαφών σε ένα σχέδιο, το ILA IP πρέπει να προστεθεί σε ένα σχέδιο μπλοκ στον ενοποιητή IP Vivado®. Ομοίως, η επιλογή ελέγχου πρωτοκόλλου AXI4/AXI4-Stream μπορεί να ενεργοποιηθεί για ILA IP στον ενοποιητή IP. Στη συνέχεια, οι παραβιάσεις του πρωτοκόλλου μπορούν να εμφανιστούν στην κυματομορφή viewer του λογικού αναλυτή Vivado.
Χαρακτηριστικά
- Αριθμός θυρών και πλάτος ανιχνευτή με δυνατότητα επιλογής από τον χρήστη.
- Στόχοι αποθήκευσης με δυνατότητα επιλογής από το χρήστη, όπως μπλοκ RAM και UltraRAM
- Πολλαπλές θύρες ανιχνευτή μπορούν να συνδυαστούν σε μία κατάσταση σκανδάλης.
- Υποδοχές AXI με δυνατότητα επιλογής από το χρήστη για τον εντοπισμό σφαλμάτων διεπαφών AXI σε ένα σχέδιο.
- Ρυθμιζόμενες επιλογές για διεπαφές AXI, συμπεριλαμβανομένων των τύπων διεπαφής και των ιχνώνampτο βάθος.
- Δεδομένα και ιδιότητα ενεργοποίησης για ανιχνευτές.
- Ένας αριθμός συγκριτών και το πλάτος για κάθε ανιχνευτή και μεμονωμένες θύρες εντός διεπαφών.
- Διεπαφές διασταυρούμενης ενεργοποίησης εισόδου/εξόδου.
- Ρυθμιζόμενη διοχέτευση για ανιχνευτές εισόδου.
- Έλεγχος πρωτοκόλλου AXI4-MM και AXI4-Stream.
Για περισσότερες πληροφορίες σχετικά με τον πυρήνα ILA, ανατρέξτε στον Οδηγό χρήσης του Vivado Design Suite: Προγραμματισμός και εντοπισμός σφαλμάτων (UG908).
Στοιχεία IP
| Πίνακας στοιχείων IP LogiCORE™ | |
| Βασικές προδιαγραφές | |
| Υποστηριζόμενη οικογένεια συσκευών1 | Versal™ ACAP |
| Υποστηριζόμενες διεπαφές χρήστη | Πρότυπο IEEE 1149.1 – JTAG |
| Παρέχεται με Core | |
| Σχέδιο Files | RTL |
| Example Σχεδιασμός | Verilog |
| Πάγκος δοκιμής | Δεν παρέχεται |
| Περιορισμοί File | Περιορισμοί σχεδίασης Xilinx® (XDC) |
| Μοντέλο Προσομοίωσης | Δεν παρέχεται |
| Υποστηριζόμενο πρόγραμμα οδήγησης S/W | N/A |
| Δοκιμασμένες ροές σχεδίασης2 | |
| Είσοδος Σχεδιασμού | Σουίτα Vivado® Design |
| Προσομοίωση | Για υποστηριζόμενους προσομοιωτές, ανατρέξτε στο Xilinx Design Tools: Release Notes Guide. |
| Σύνθεση | Vivado Synthesis |
| Υποστήριξη | |
| Όλα τα αρχεία καταγραφής αλλαγών IP της Vivado | Αρχεία καταγραφής αλλαγών IP Vivado: 72775 |
| Υποστήριξη Xilinx web σελίδα | |
| Σημειώσεις:
1. Για μια πλήρη λίστα των υποστηριζόμενων συσκευών, ανατρέξτε στον κατάλογο IP του Vivado®. 2. Για τις υποστηριζόμενες εκδόσεις των εργαλείων, ανατρέξτε στο Xilinx Design Tools: Release Notes Guide. |
|
Υπερview
Πλοήγηση στο περιεχόμενο κατά διαδικασία σχεδίασης
Η τεκμηρίωση του Xilinx® είναι οργανωμένη γύρω από ένα σύνολο τυπικών διαδικασιών σχεδιασμού για να σας βοηθήσει να βρείτε σχετικό περιεχόμενο για την τρέχουσα εργασία ανάπτυξης. Αυτό το έγγραφο καλύπτει τις ακόλουθες διαδικασίες σχεδιασμού:
- Ανάπτυξη υλικού, IP και πλατφόρμας: Δημιουργία μπλοκ IP PL για την πλατφόρμα υλικού, δημιουργία πυρήνων PL, λειτουργική προσομοίωση υποσυστήματος και αξιολόγηση του χρονισμού Vivado®, της χρήσης πόρων και του κλεισίματος ισχύος. Περιλαμβάνει επίσης την ανάπτυξη της πλατφόρμας υλικού για την ενοποίηση συστήματος. Τα θέματα σε αυτό το έγγραφο που ισχύουν για αυτήν τη διαδικασία σχεδιασμού περιλαμβάνουν:
- Περιγραφές θύρας
- Ρολόι και επαναφορά
- Προσαρμογή και δημιουργία του πυρήνα
Core Overview
Τα σήματα και οι διεπαφές στη σχεδίαση FPGA συνδέονται με έναν αισθητήρα ILA και εισόδους υποδοχής. Αυτά τα σήματα και οι διεπαφές, που συνδέονται στις εισόδους του αισθητήρα και της υποδοχής αντίστοιχα, είναι sampοδηγείται σε ταχύτητες σχεδιασμού και αποθηκεύεται χρησιμοποιώντας μπλοκ RAM στο τσιπ. Τα σήματα και οι διεπαφές στο σχέδιο Versal™ ACAP συνδέονται με τις εισόδους του αισθητήρα ILA και της υποδοχής. Αυτά τα συνδεδεμένα σήματα και διεπαφές είναι sampοδηγείται σε σχεδιαστικές ταχύτητες χρησιμοποιώντας την είσοδο ρολογιού πυρήνα και αποθηκεύεται σε μνήμες RAM μπλοκ στο τσιπ. Οι βασικές παράμετροι καθορίζουν τα εξής:
- Ένας αριθμός ανιχνευτών (έως 512) και πλάτος ανιχνευτή (1 έως 1024).
- Μια σειρά από κουλοχέρηδες και επιλογές διεπαφής.
- Trace sampτο βάθος.
- Δεδομένα ή/και ιδιότητα ενεργοποίησης για ανιχνευτές.
- Αριθμός συγκριτών για κάθε ανιχνευτή.
Η επικοινωνία με τον πυρήνα ILA πραγματοποιείται χρησιμοποιώντας μια παρουσία του διανομέα εντοπισμού σφαλμάτων AXI που συνδέεται με τον πυρήνα IP ελέγχου, διεπαφής και συστήματος επεξεργασίας (CIPS).
Αφού φορτωθεί η σχεδίαση στο Versal ACAP, χρησιμοποιήστε το λογισμικό ανάλυσης λογικής Vivado® για να ρυθμίσετε ένα συμβάν ενεργοποίησης για τη μέτρηση ILA. Αφού εμφανιστεί η σκανδάλη, το sampΤο le buffer συμπληρώνεται και φορτώνεται στον λογικό αναλυτή Vivado. Μπορείς view αυτά τα δεδομένα χρησιμοποιώντας το παράθυρο κυματομορφής. Το probe sampΗ λειτουργικότητα le και trigger υλοποιείται στην προγραμματιζόμενη λογική περιοχή. Το on-chip μπλοκάρει τη μνήμη RAM ή UltraRAM με βάση τον στόχο αποθήκευσης που έχετε επιλέξει κατά την προσαρμογή, ο οποίος αποθηκεύει τα δεδομένα έως ότου μεταφορτωθούν από το λογισμικό. Δεν απαιτείται είσοδος ή έξοδος χρήστη για την ενεργοποίηση συμβάντων, τη λήψη δεδομένων ή την επικοινωνία με τον πυρήνα ILA. Ο πυρήνας ILA είναι ικανός να παρακολουθεί σήματα σε επίπεδο διεπαφής, μπορεί να μεταφέρει πληροφορίες σε επίπεδο συναλλαγής, όπως οι εκκρεμείς συναλλαγές για τις διεπαφές AXI4.
ILA Probe Trigger Comparator
Κάθε είσοδος ανιχνευτή συνδέεται με έναν συγκριτή σκανδάλης που είναι ικανός να εκτελεί διάφορες λειτουργίες. Κατά το χρόνο εκτέλεσης, ο συγκριτής μπορεί να ρυθμιστεί να εκτελεί συγκρίσεις = ή !=. Αυτό περιλαμβάνει αντίστοιχα μοτίβα επιπέδου, όπως το X0XX101. Περιλαμβάνει επίσης ανίχνευση μεταβάσεων ακμής όπως ανερχόμενη ακμή (R), φθίνουσα ακμή (F), είτε ακμή (Β) είτε καμία μετάβαση (Ν). Ο συγκριτής ενεργοποίησης μπορεί να εκτελέσει πιο σύνθετες συγκρίσεις, συμπεριλαμβανομένων των >, <, ≥ και ≤.
ΣΠΟΥΔΑΙΟΣ! Ο συγκριτής ρυθμίζεται στο χρόνο εκτέλεσης μέσω του λογικού αναλυτή Vivado®.
Κατάσταση ενεργοποίησης ILA
Η συνθήκη ενεργοποίησης είναι το αποτέλεσμα ενός υπολογισμού Boolean "AND" ή "OR" καθενός από τα αποτελέσματα σύγκρισης σκανδάλης ανιχνευτή ILA. Χρησιμοποιώντας τον λογικό αναλυτή Vivado®, επιλέγετε αν θα «AND» ανιχνευτούν οι ανιχνευτές σύγκρισης ή «Ή» τους. Η ρύθμιση "AND" προκαλεί ένα συμβάν ενεργοποίησης όταν ικανοποιούνται όλες οι συγκρίσεις ανιχνευτή ILA. Η ρύθμιση "OR" προκαλεί ένα συμβάν ενεργοποίησης όταν ικανοποιείται οποιαδήποτε από τις συγκρίσεις ανιχνευτή ILA. Η συνθήκη ενεργοποίησης είναι το συμβάν ενεργοποίησης που χρησιμοποιείται για τη μέτρηση του ίχνους ILA.
Εφαρμογές
Ο πυρήνας ILA έχει σχεδιαστεί για χρήση σε μια εφαρμογή που απαιτεί επαλήθευση ή εντοπισμό σφαλμάτων χρησιμοποιώντας το Vivado®. Το παρακάτω σχήμα δείχνει εγγραφές και διαβάζει ο πυρήνας IP CIPS από τον ελεγκτή RAM μπλοκ AXI μέσω του δικτύου AXI στο Chip (NoC). Ο πυρήνας ILA συνδέεται στο δίκτυο διασύνδεσης μεταξύ του ελεγκτή RAM μπλοκ AXI NoC και AXI για την παρακολούθηση της συναλλαγής AXI4 στη διαχείριση υλικού.
Αδειοδότηση και Παραγγελία
Αυτή η μονάδα IP Xilinx® LogiCORE™ παρέχεται χωρίς επιπλέον κόστος με τη σουίτα σχεδίασης Xilinx Vivado® σύμφωνα με τους όρους της Άδειας Χρήσης Τελικού Χρήστη Xilinx.
Σημείωμα: Για να επαληθεύσετε ότι χρειάζεστε άδεια χρήσης, ελέγξτε τη στήλη Άδεια χρήσης του Καταλόγου IP. Περιλαμβάνεται σημαίνει ότι μια άδεια περιλαμβάνεται στη Vivado® Design Suite. Αγορά σημαίνει ότι πρέπει να αγοράσετε μια άδεια χρήσης για να χρησιμοποιήσετε τον πυρήνα. Πληροφορίες σχετικά με άλλες μονάδες IP Xilinx® LogiCORE™ διατίθενται στη σελίδα Πνευματική Ιδιοκτησία Xilinx. Για πληροφορίες σχετικά με τις τιμές και τη διαθεσιμότητα άλλων μονάδων και εργαλείων IP Xilinx LogiCORE, επικοινωνήστε με τον τοπικό αντιπρόσωπο πωλήσεων της Xilinx.
Προδιαγραφές προϊόντος
Περιγραφές θύρας
Οι παρακάτω πίνακες παρέχουν λεπτομέρειες σχετικά με τις θύρες και τις παραμέτρους ILA.
Λιμάνια ILA
| Πίνακας 1: Λιμάνια ILA | ||
| Όνομα λιμένα | I/O | Περιγραφή |
| clk | I | Σχεδιάστε το ρολόι που παρακολουθεί όλη τη λογική ενεργοποίησης και αποθήκευσης. |
| καθετήρας [ – 1:0] | I | Είσοδος θύρας ανιχνευτή. Ο αριθμός θύρας του αισθητήρα είναι στην περιοχή από 0 έως
511. Το πλάτος της θύρας ανιχνευτή (σημειώνεται με ) είναι στην περιοχή από 1 έως 1024. Πρέπει να δηλώσετε αυτή τη θύρα ως διάνυσμα. Για θύρα 1 bit, χρησιμοποιήστε probe [0:0]. |
| trig_out | O | Η θύρα trig_out μπορεί να δημιουργηθεί είτε από τη συνθήκη ενεργοποίησης είτε από μια εξωτερική θύρα trig_in. Υπάρχει ένας έλεγχος χρόνου εκτέλεσης από το Logic Analyzer για εναλλαγή μεταξύ συνθήκης ενεργοποίησης και trig_in για drive trig_out. |
| trig_in | I | Θύρα ενεργοποίησης εισόδου που χρησιμοποιείται σε σύστημα που βασίζεται σε διεργασίες για την ενσωματωμένη διασταυρούμενη σκανδάλη. Μπορεί να συνδεθεί σε άλλο ILA για να δημιουργήσει cascading Trigger. |
| θυρίδα_ _ | I | Διασύνδεση υποδοχής.
Ο τύπος της διεπαφής δημιουργείται δυναμικά με βάση την υποδοχή_ _ παράμετρος τύπου διεπαφής. Οι μεμονωμένες θύρες εντός των διεπαφών είναι διαθέσιμες για παρακολούθηση στη διαχείριση υλικού. |
| trig_out_ack | I | Μια αναγνώριση για το trig_out. |
| trig_in_ack | O | Μια αναγνώριση για το trig_in. |
| επαναφέρεται | I | Τύπος εισόδου ILA όταν έχει οριστεί σε 'Interface Monitor', αυτή η θύρα θα πρέπει να είναι το ίδιο σήμα επαναφοράς που είναι σύγχρονο με τη λογική σχεδίασης που είναι συνδεδεμένη στην υποδοχή_ _ λιμάνια του πυρήνα ILA. |
| S_AXIS | I/O | Προαιρετική θύρα.
Χρησιμοποιείται για μη αυτόματη σύνδεση με τον πυρήνα του διανομέα εντοπισμού σφαλμάτων AXI όταν έχει επιλεγεί η «Ενεργοποίηση διεπαφής ροής AXI4 για μη αυτόματη σύνδεση στο διανομέα εντοπισμού σφαλμάτων AXI» στις Προηγμένες επιλογές. |
| M_AXIS | I/O | Προαιρετική θύρα.
Χρησιμοποιείται για μη αυτόματη σύνδεση με τον πυρήνα του διανομέα εντοπισμού σφαλμάτων AXI όταν είναι επιλεγμένο το «Ενεργοποίηση διεπαφής ροής AXI4 για μη αυτόματη σύνδεση στο διανομέα εντοπισμού σφαλμάτων AXI» στις «Επιλογές για προχωρημένους». |
| Πίνακας 1: Λιμάνια ILA (συνέχεια) | ||
| Όνομα λιμένα | I/O | Περιγραφή |
| aresetn | I | Προαιρετική θύρα.
Χρησιμοποιείται για μη αυτόματη σύνδεση με τον πυρήνα του διανομέα εντοπισμού σφαλμάτων AXI όταν είναι επιλεγμένο το «Ενεργοποίηση διεπαφής ροής AXI4 για μη αυτόματη σύνδεση στο διανομέα εντοπισμού σφαλμάτων AXI» στις «Επιλογές για προχωρημένους». Αυτή η θύρα θα πρέπει να είναι σύγχρονη με τη θύρα επαναφοράς του AXI Debug Hub. |
| aclk | I | Προαιρετική θύρα.
Χρησιμοποιείται για μη αυτόματη σύνδεση με τον πυρήνα του διανομέα εντοπισμού σφαλμάτων AXI όταν είναι επιλεγμένο το «Ενεργοποίηση διεπαφής ροής AXI4 για μη αυτόματη σύνδεση στο διανομέα εντοπισμού σφαλμάτων AXI» στις «Επιλογές για προχωρημένους». Αυτή η θύρα θα πρέπει να είναι σύγχρονη με τη θύρα ρολογιού του AXI Debug Hub. |
Παράμετροι ILA
| Πίνακας 2: Παράμετροι ILA | |||
| Παράμετρος | Επιτρεπόμενος Αξίες | Προεπιλεγμένες τιμές | Περιγραφή |
| Όνομα_Στοιχείου | Συμβολοσειρά με A–Z, 0–9 και _ (υπογράμμιση) | ila_0 | Όνομα του στιγμιοποιημένου στοιχείου. |
| C_NUM_OF_PROBES | 1–512 | 1 | Αριθμός θυρών ανιχνευτή ILA. |
| C_MEMORY_TYPE | 0, 1 | 0 | Στόχος αποθήκευσης για τα δεδομένα που συλλέγονται. Το 0 αντιστοιχεί στο μπλοκ RAM και το 1 αντιστοιχεί στο UltraRAM. |
| C_DATA_DEPTH | 1,024, 2,048,
4,096, 8,192, 16,384, 32,768, 65,536, 131,072 |
1,024 | Βάθος προσωρινής αποθήκευσης ανιχνευτή. Αυτός ο αριθμός αντιπροσωπεύει τον μέγιστο αριθμό samples που μπορούν να αποθηκευτούν κατά το χρόνο εκτέλεσης για κάθε είσοδο ανιχνευτή. |
| C_PROBE _ΠΛΑΤΟΣ | 1–1024 | 1 | Πλάτος θύρας ανιχνευτή . Οπου είναι η θύρα ανιχνευτή με τιμή από 0 έως 1,023. |
| C_TRIGOUT_EN | Σωστό/Λάθος | ΨΕΥΔΗΣ | Ενεργοποιεί τη λειτουργία trig out. Χρησιμοποιούνται οι θύρες trig_out και trig_out_ack. |
| C_TRIGIN_EN | Σωστό/Λάθος | ΨΕΥΔΗΣ | Ενεργοποιεί την ενεργοποίηση στη λειτουργικότητα. Χρησιμοποιούνται οι θύρες trig_in και trig_in_ack. |
| C_INPUT_PIPE_STAGES | 0–6 | 0 | Προσθέστε επιπλέον flops στις θύρες του probe. Μια παράμετρος ισχύει για όλες τις θύρες ανιχνευτή. |
| ALL_PROBE_SAME_MU | Σωστό/Λάθος | ΑΛΗΘΗΣ | Αυτό αναγκάζει τις ίδιες συγκριτικές μονάδες αξίας (μονάδες αντιστοίχισης) σε όλους τους ανιχνευτές. |
| C_PROBE _MU_CNT | 1–16 | 1 | Αριθμός μονάδων σύγκρισης τιμής (αντιστοιχίας) ανά ανιχνευτή. Αυτό ισχύει μόνο εάν το ALL_PROBE_SAME_MU είναι FALSE. |
| C_PROBE _ΤΥΠΟΣ | DATA και TRIGGER, TRIGGER, DATA | DATA και TRIGGER | Για να επιλέξετε έναν επιλεγμένο αισθητήρα για τον καθορισμό της συνθήκης ενεργοποίησης ή για σκοπούς αποθήκευσης δεδομένων ή και για τα δύο. |
| C_ADV_TRIGGER | Σωστό/Λάθος | ΨΕΥΔΗΣ | Ενεργοποιεί την επιλογή εκ των προτέρων ενεργοποίησης. Αυτό ενεργοποιεί τη μηχανή κατάστασης ενεργοποίησης και μπορείτε να γράψετε τη δική σας ακολουθία ενεργοποίησης στο Vivado Logic Analyzer. |
| Πίνακας 2: Παράμετροι ILA (συνέχεια) | |||
| Παράμετρος | Επιτρεπόμενος Αξίες | Προεπιλεγμένες τιμές | Περιγραφή |
| C_NUM_MONITOR_SLOTS | 1-11 | 1 | Αριθμός θυρίδων διεπαφής. |
| Σημειώσεις:
1. Ο μέγιστος αριθμός μονάδων σύγκρισης αξίας (αντιστοιχίας) περιορίζεται σε 1,024. Για τη βασική σκανδάλη (C_ADV_TRIGGER = FALSE), κάθε ανιχνευτής έχει μία μονάδα σύγκρισης τιμής (όπως στην προηγούμενη έκδοση). Αλλά για την επιλογή εκ των προτέρων ενεργοποίησης (C_ADV_TRIGGER = TRUE), αυτό σημαίνει ότι οι μεμονωμένοι ανιχνευτές μπορούν ακόμα να έχουν πιθανή επιλογή αριθμού μονάδων σύγκρισης τιμών από μία έως τέσσερις. Αλλά όλες οι συγκριτικές μονάδες αξίας δεν πρέπει να υπερβαίνουν τις 1,024. Αυτό σημαίνει ότι εάν χρειάζεστε τέσσερις μονάδες σύγκρισης ανά καθετήρα, τότε επιτρέπεται να χρησιμοποιήσετε μόνο 256 ανιχνευτές. |
|||
Σχεδιάζοντας με τον Πυρήνα
Αυτή η ενότητα περιλαμβάνει οδηγίες και πρόσθετες πληροφορίες για τη διευκόλυνση του σχεδιασμού με τον πυρήνα.
Ρολόι
Η θύρα εισόδου clk είναι το ρολόι που χρησιμοποιείται από τον πυρήνα ILA για την καταχώρηση των τιμών του ανιχνευτή. Για καλύτερα αποτελέσματα, θα πρέπει να είναι το ίδιο σήμα ρολογιού που είναι σύγχρονο με τη λογική σχεδιασμού που είναι συνδεδεμένο στις θύρες ανιχνευτή του πυρήνα ILA. Κατά τη μη αυτόματη σύνδεση με το AXI Debug Hub, το σήμα aclk θα πρέπει να είναι σύγχρονο με τη θύρα εισόδου ρολογιού του AXI Debug Hub.
Επαναφέρει
Όταν ορίζετε έναν τύπο εισόδου ILA σε Εποπτεία διασύνδεσης, η θύρα επαναφοράς θα πρέπει να είναι το ίδιο σήμα επαναφοράς που είναι σύγχρονο με τη λογική σχεδίασης της οποίας η διεπαφή είναι συνδεδεμένη με
θυρίδα_ _ λιμάνι του πυρήνα ILA. Για χειροκίνητη σύνδεση με πυρήνα AXI Debug Hub, η παρούσα θύρα θα πρέπει να είναι σύγχρονη με τη θύρα επαναφοράς ενός πυρήνα AXI Debug Hub.
Βήματα ροής σχεδίασης
Αυτή η ενότητα περιγράφει την προσαρμογή και τη δημιουργία του πυρήνα, τον περιορισμό του πυρήνα και τα βήματα προσομοίωσης, σύνθεσης και υλοποίησης που είναι ειδικά για αυτόν τον πυρήνα IP. Περισσότερες λεπτομερείς πληροφορίες σχετικά με τις τυπικές ροές σχεδίασης Vivado® και τον ενσωματωτή IP μπορείτε να βρείτε στους ακόλουθους οδηγούς χρήσης του Vivado Design Suite:
- Οδηγός χρήστη Vivado Design Suite: Σχεδιασμός υποσυστημάτων IP με χρήση του IP Integrator (UG994)
- Οδηγός χρήστη Vivado Design Suite: Σχεδίαση με IP (UG896)
- Οδηγός χρήσης Vivado Design Suite: Ξεκινώντας (UG910)
- Οδηγός χρήστη Vivado Design Suite: Logic Simulation (UG900)
Προσαρμογή και δημιουργία του πυρήνα
Αυτή η ενότητα περιλαμβάνει πληροφορίες σχετικά με τη χρήση των εργαλείων Xilinx® για την προσαρμογή και τη δημιουργία του πυρήνα της Vivado® Design Suite. Εάν προσαρμόζετε και δημιουργείτε τον πυρήνα στον ενοποιητή IP του Vivado, ανατρέξτε στον Οδηγό χρήσης του Vivado Design Suite: Σχεδίαση υποσυστημάτων IP με χρήση του ενοποιητή IP (UG994) για λεπτομερείς πληροφορίες. Ο ολοκληρωτής IP μπορεί να υπολογίσει αυτόματα ορισμένες τιμές διαμόρφωσης κατά την επικύρωση ή τη δημιουργία του σχεδίου. Για να ελέγξετε εάν οι τιμές αλλάζουν, δείτε την περιγραφή της παραμέτρου σε αυτό το κεφάλαιο. Προς την view την τιμή της παραμέτρου, εκτελέστε την εντολή validate_bd_design στην κονσόλα Tcl. Μπορείτε να προσαρμόσετε την IP για χρήση στη σχεδίασή σας, καθορίζοντας τιμές για τις διάφορες παραμέτρους που σχετίζονται με τον πυρήνα IP, χρησιμοποιώντας τα ακόλουθα βήματα:
- Επιλέξτε την IP από τον κατάλογο IP.
- Κάντε διπλό κλικ στην επιλεγμένη IP ή επιλέξτε την εντολή Προσαρμογή IP από τη γραμμή εργαλείων ή κάντε δεξί κλικ στο μενού.
Για λεπτομέρειες, ανατρέξτε στον Οδηγό χρήσης του Vivado Design Suite: Σχεδίαση με IP (UG896) και στον Οδηγό χρήσης του Vivado Design Suite: Ξεκινώντας (UG910). Οι εικόνες σε αυτό το κεφάλαιο είναι απεικονίσεις του Vivado IDE. Η διάταξη που απεικονίζεται εδώ μπορεί να διαφέρει από την τρέχουσα έκδοση.
Για πρόσβαση στον πυρήνα, εκτελέστε τα εξής:
- Ανοίξτε ένα έργο επιλέγοντας File στη συνέχεια Ανοίξτε το έργο ή δημιουργήστε ένα νέο έργο επιλέγοντας File στη συνέχεια New Project στο Vivado.
- Ανοίξτε τον κατάλογο IP και πλοηγηθείτε σε οποιαδήποτε από τις ταξινομήσεις.
- Κάντε διπλό κλικ στο ILA για να εμφανιστεί το όνομα του πυρήνα Vivado IDE.
Πίνακας Γενικών Επιλογών
Το παρακάτω σχήμα δείχνει την καρτέλα Γενικές επιλογές στη ρύθμιση Native που σας επιτρέπει να καθορίσετε τις επιλογές:
Η παρακάτω εικόνα δείχνει την καρτέλα Γενικές επιλογές στη ρύθμιση AXI που σας επιτρέπει να καθορίσετε τις επιλογές:
- Όνομα στοιχείου: Χρησιμοποιήστε αυτό το πεδίο κειμένου για να δώσετε ένα μοναδικό όνομα μονάδας για τον πυρήνα ILA.
- Τύπος εισόδου ILA: Αυτή η επιλογή καθορίζει ποιος τύπος διεπαφής ή σήματος ILA πρέπει να αποσφαλμάτωση. Επί του παρόντος, οι τιμές για αυτήν την παράμετρο είναι "Native Probes", "Interface Monitor" και "Mixed".
- Αριθμός ανιχνευτών: Χρησιμοποιήστε αυτό το πεδίο κειμένου για να επιλέξετε τον αριθμό των θυρών ανιχνευτή στον πυρήνα ILA. Το έγκυρο εύρος που χρησιμοποιείται στο Vivado® IDE είναι από 1 έως 64. Εάν χρειάζεστε περισσότερες από 64 θύρες ανιχνευτή, πρέπει να χρησιμοποιήσετε τη ροή εντολών Tcl για να δημιουργήσετε τον πυρήνα ILA.
- Ένας αριθμός υποδοχών διασύνδεσης (διατίθεται μόνο σε τύπο οθόνης διασύνδεσης και σε Μικτό τύπο): Αυτή η επιλογή σάς επιτρέπει να επιλέξετε τον αριθμό των υποδοχών διασύνδεσης AXI που πρέπει να συνδεθούν στο ILA.
- Ίδιος αριθμός συγκριτών για όλες τις θύρες ανιχνευτή: Ο αριθμός των συγκριτών ανά ανιχνευτή μπορεί να διαμορφωθεί σε αυτόν τον πίνακα. Ο ίδιος αριθμός συγκριτών για όλους τους ανιχνευτές μπορεί να ενεργοποιηθεί επιλέγοντας.
Πίνακες θυρών ανιχνευτή
Το παρακάτω σχήμα δείχνει την καρτέλα Probe Ports που σας επιτρέπει να καθορίσετε ρυθμίσεις:
- Πίνακας θύρας ανιχνευτή: Το πλάτος κάθε θύρας ανιχνευτή μπορεί να διαμορφωθεί στους πίνακες θυρών ανίχνευσης. Κάθε πίνακας θύρας ανίχνευσης έχει έως και επτά θύρες.
- Πλάτος ανιχνευτή: Μπορεί να αναφερθεί το πλάτος κάθε θύρας ανιχνευτή. Το έγκυρο εύρος είναι από 1 έως 1024.
- Αριθμός συγκριτών: Αυτή η επιλογή ενεργοποιείται μόνο όταν είναι απενεργοποιημένη η επιλογή "Ίδιος αριθμός συγκριτών για όλες τις θύρες ανιχνευτή". Μπορεί να οριστεί ένας συγκριτής για κάθε ανιχνευτή στην περιοχή 1 έως 16.
- Δεδομένα και/ή Έναρξη: Ο τύπος ανιχνευτή για κάθε ανιχνευτή μπορεί να οριστεί χρησιμοποιώντας αυτήν την επιλογή. Οι έγκυρες επιλογές είναι DATA_and_TRIGGER, DATA και TRIGGER.
- Επιλογές σύγκρισης: Ο τύπος λειτουργίας ή σύγκρισης για κάθε ανιχνευτή μπορεί να οριστεί χρησιμοποιώντας αυτήν την επιλογή.
Επιλογές διεπαφής
Το παρακάτω σχήμα δείχνει την καρτέλα Επιλογές διασύνδεσης όταν επιλέγεται η οθόνη διασύνδεσης ή ο Μικτός τύπος για τον τύπο εισόδου ILA:
- Τύπος διεπαφής: Προμηθευτής, Βιβλιοθήκη, Όνομα και Έκδοση (VLNV) της διεπαφής που θα παρακολουθείται από τον πυρήνα ILA.
- AXI-MM ID Width: Επιλέγει το πλάτος ID της διεπαφής AXI όταν η υποδοχή_ ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-MM, όπου είναι ο αριθμός υποδοχής.
- AXI-MM Data Width: Επιλέγει τις παραμέτρους που αντιστοιχούν σε slot_Επιλέγει το πλάτος δεδομένων της διεπαφής AXI όταν η slot_ ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-MM, όπου είναι ο αριθμός υποδοχής.
- AXI-MM Address Width: Επιλέγει το πλάτος διεύθυνσης της διεπαφής AXI όταν η υποδοχή_ ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-MM, όπου είναι ο αριθμός υποδοχής.
- Ενεργοποίηση ελέγχου πρωτοκόλλου AXI-MM/Stream: Ενεργοποιεί τον έλεγχο πρωτοκόλλου AXI4-MM ή AXI4-Stream για υποδοχή όταν η υποδοχή_ Ο τύπος διεπαφής έχει διαμορφωθεί ως AXI-MM ή AXI4-Stream, όπου είναι ο αριθμός υποδοχής.
- Ενεργοποίηση μετρητών παρακολούθησης συναλλαγών: Ενεργοποιεί τη δυνατότητα παρακολούθησης συναλλαγών AXI4-MM.
- Αριθμός εκκρεμών συναλλαγών ανάγνωσης: Καθορίζει τον αριθμό των εκκρεμών συναλλαγών ανάγνωσης ανά αναγνωριστικό. Η τιμή πρέπει να είναι ίση ή μεγαλύτερη από τον αριθμό των εκκρεμών συναλλαγών Read για αυτήν τη σύνδεση.
- Αριθμός Εκκρεμών Συναλλαγών Εγγραφής: Καθορίζει τον αριθμό των εκκρεμών συναλλαγών Εγγραφής ανά αναγνωριστικό. Η τιμή πρέπει να είναι ίση ή μεγαλύτερη από τον αριθμό των εκκρεμών συναλλαγών Εγγραφής για αυτήν τη σύνδεση.
- Παρακολούθηση σημάτων κατάστασης APC: Ενεργοποιήστε την παρακολούθηση των σημάτων κατάστασης APC για την υποδοχή όταν η υποδοχή_ ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-MM, όπου είναι ο αριθμός υποδοχής.
- Διαμόρφωση καναλιού διεύθυνσης ανάγνωσης AXI ως Δεδομένα: Επιλέξτε σήματα καναλιού διεύθυνσης ανάγνωσης για σκοπούς αποθήκευσης δεδομένων για υποδοχή όταν η υποδοχή_ ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-MM, όπου είναι ο αριθμός υποδοχής.
- Διαμόρφωση καναλιού διεύθυνσης ανάγνωσης AXI ως Έναρξη: Επιλέξτε σήματα καναλιού διεύθυνσης ανάγνωσης για τον καθορισμό της συνθήκης ενεργοποίησης για την υποδοχή όταν η υποδοχή_ ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-MM, όπου είναι ο αριθμός υποδοχής.
- Διαμόρφωση καναλιού δεδομένων ανάγνωσης AXI ως Δεδομένα: Επιλέξτε σήματα καναλιών ανάγνωσης δεδομένων για σκοπούς αποθήκευσης δεδομένων για υποδοχή όταν η υποδοχή_ ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-MM, όπου είναι ο αριθμός υποδοχής.
- Διαμόρφωση καναλιού δεδομένων ανάγνωσης AXI ως Έναρξη: Επιλέξτε σήματα καναλιού δεδομένων ανάγνωσης για τον καθορισμό των συνθηκών ενεργοποίησης για την υποδοχή όταν η υποδοχή_ ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-MM, όπου είναι ο αριθμός υποδοχής.
- Διαμόρφωση καναλιού διεύθυνσης εγγραφής AXI ως Δεδομένα: Επιλέξτε εγγραφή σημάτων καναλιού διεύθυνσης για σκοπούς αποθήκευσης δεδομένων για υποδοχή όταν η υποδοχή_ ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-MM, όπου είναι ο αριθμός υποδοχής.
- Διαμόρφωση καναλιού διεύθυνσης εγγραφής AXI ως Έναρξη: Επιλέξτε τα σήματα καναλιού διεύθυνσης εγγραφής για τον καθορισμό των συνθηκών ενεργοποίησης για την υποδοχή όταν η υποδοχή_ ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-MM, όπου είναι ο αριθμός υποδοχής.
- Διαμόρφωση καναλιού δεδομένων εγγραφής AXI ως Δεδομένα: Επιλέξτε εγγραφή σημάτων καναλιού δεδομένων για σκοπούς αποθήκευσης δεδομένων για υποδοχή όταν η υποδοχή_ ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-MM, όπου είναι ο αριθμός υποδοχής.
- Διαμόρφωση καναλιού δεδομένων εγγραφής AXI ως Έναρξη: Επιλέξτε τα σήματα καναλιού δεδομένων εγγραφής για τον καθορισμό της συνθήκης ενεργοποίησης για την υποδοχή όταν η υποδοχή_ ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-MM, όπου είναι ο αριθμός υποδοχής.
- Διαμόρφωση καναλιού απόκρισης εγγραφής AXI ως Δεδομένα: Επιλέξτε σήματα καναλιού απόκρισης εγγραφής για σκοπούς αποθήκευσης δεδομένων για υποδοχή όταν η υποδοχή_ ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-MM, όπου είναι ο αριθμός υποδοχής.
- Διαμόρφωση καναλιού απόκρισης εγγραφής AXI ως Έναρξη: Επιλέξτε τα σήματα καναλιού απόκρισης εγγραφής για τον καθορισμό της συνθήκης ενεργοποίησης για την υποδοχή όταν η υποδοχή_ ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-MM, όπου είναι ο αριθμός υποδοχής.
- AXI-Stream Tdata Width: Επιλέγει το πλάτος Tdata της διεπαφής AXI-Stream όταν η υποδοχή_ Ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-Stream, όπου είναι ο αριθμός υποδοχής.
- AXI-Stream TID Width: Επιλέγει το πλάτος TID της διεπαφής AXI-Stream όταν η υποδοχή_ Ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-Stream, όπου είναι ο αριθμός υποδοχής.
- AXI-Stream TUSER Width: Επιλέγει το πλάτος TUSER της διεπαφής AXI-Stream όταν η υποδοχή_ Ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-Stream, όπου είναι ο αριθμός υποδοχής.
- AXI-Stream TDEST Width: Επιλέγει το πλάτος TDEST της διεπαφής AXI-Stream όταν η υποδοχή_ Ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-Stream, όπου είναι ο αριθμός υποδοχής.
- Διαμόρφωση σημάτων AXIS ως δεδομένα: Επιλέξτε σήματα AXI4-Stream για σκοπούς αποθήκευσης δεδομένων για υποδοχή
όταν η υποδοχή_ Ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-Stream όπου είναι ο αριθμός υποδοχής. - Διαμόρφωση σημάτων AXIS ως ενεργοποίησης: Επιλέξτε τα σήματα AXI4-Stream για τον καθορισμό της συνθήκης ενεργοποίησης για την υποδοχή όταν η υποδοχή_ Ο τύπος διεπαφής έχει ρυθμιστεί ως AXI-Stream, όπου είναι ο αριθμός υποδοχής.
- Διαμόρφωση υποδοχής ως δεδομένων και/ή ενεργοποίησης: Επιλέγει σήματα υποδοχής που δεν είναι AXI για τον καθορισμό της κατάστασης ενεργοποίησης ή για σκοπούς αποθήκευσης δεδομένων ή και για τα δύο για την υποδοχή όταν η υποδοχή_ Ο τύπος διεπαφής έχει ρυθμιστεί ως μη AXI, όπου είναι ο αριθμός υποδοχής.
Επιλογές αποθήκευσης
Η παρακάτω εικόνα δείχνει την καρτέλα Επιλογές αποθήκευσης που σας επιτρέπει να επιλέξετε τον τύπο στόχο αποθήκευσης και το βάθος της μνήμης που θα χρησιμοποιηθεί:
- Στόχος αποθήκευσης: Αυτή η παράμετρος χρησιμοποιείται για την επιλογή του τύπου στόχου αποθήκευσης από το αναπτυσσόμενο μενού.
- Βάθος δεδομένων: Αυτή η παράμετρος χρησιμοποιείται για την επιλογή ενός κατάλληλου sampαπό το αναπτυσσόμενο μενού.
Προηγμένες Επιλογές
Η παρακάτω εικόνα δείχνει την καρτέλα Προηγμένες επιλογές:
- Ενεργοποίηση της διεπαφής AXI4-Stream για μη αυτόματη σύνδεση στο AXI Debug Hub: Όταν είναι ενεργοποιημένη, αυτή η επιλογή παρέχει μια διεπαφή AXIS για τη σύνδεση της IP με το AXI Debug Hub.
- Enable Trigger Input Interface: Επιλέξτε αυτήν την επιλογή για να ενεργοποιήσετε μια προαιρετική θύρα εισόδου σκανδάλης.
- Ενεργοποίηση διεπαφής εξόδου ενεργοποίησης: Επιλέξτε αυτήν την επιλογή για να ενεργοποιήσετε μια προαιρετική θύρα εξόδου σκανδάλης.
- Σωλήνας εισόδου Stages: Επιλέξτε τον αριθμό των καταχωρητών που θέλετε να προσθέσετε για το probe για να βελτιώσετε τα αποτελέσματα υλοποίησης. Αυτή η παράμετρος ισχύει για όλους τους ανιχνευτές.
- Προηγμένη ενεργοποίηση: Επιλέξτε για να ενεργοποιήσετε την αλληλουχία ενεργοποίησης κατάστασης βάσει μηχανής.
Παραγωγή εξόδου
Για λεπτομέρειες, ανατρέξτε στον Οδηγό χρήσης του Vivado Design Suite: Σχεδίαση με IP (UG896).
Περιορισμός του πυρήνα
Απαιτούμενοι Περιορισμοί
Ο πυρήνας ILA περιλαμβάνει ένα XDC file που περιέχει κατάλληλους περιορισμούς ψευδούς διαδρομής για να αποτρέψει τον υπερβολικό περιορισμό των διαδρομών συγχρονισμού που διασχίζουν τον τομέα του ρολογιού. Αναμένεται επίσης ότι το σήμα ρολογιού που είναι συνδεδεμένο στη θύρα εισόδου clk του πυρήνα ILA είναι σωστά περιορισμένο στη σχεδίασή σας.
Επιλογές βαθμών συσκευής, πακέτου και ταχύτητας
Αυτή η ενότητα δεν ισχύει για αυτόν τον πυρήνα IP.
- Συχνότητες ρολογιού
Αυτή η ενότητα δεν ισχύει για αυτόν τον πυρήνα IP. - Διαχείριση ρολογιού
Αυτή η ενότητα δεν ισχύει για αυτόν τον πυρήνα IP. - Τοποθέτηση ρολογιού
Αυτή η ενότητα δεν ισχύει για αυτόν τον πυρήνα IP. - Τραπεζιτικές εργασίες
Αυτή η ενότητα δεν ισχύει για αυτόν τον πυρήνα IP. - Τοποθέτηση πομποδέκτη
Αυτή η ενότητα δεν ισχύει για αυτόν τον πυρήνα IP. - Πρότυπο I/O και τοποθέτηση
Αυτή η ενότητα δεν ισχύει για αυτόν τον πυρήνα IP.
Προσομοίωση
Για αναλυτικές πληροφορίες σχετικά με τα στοιχεία προσομοίωσης Vivado®, καθώς και πληροφορίες σχετικά με τη χρήση υποστηριζόμενων εργαλείων τρίτων, ανατρέξτε στον Οδηγό χρήστη του Vivado Design Suite: Logic Simulation (UG900).
Σύνθεση και Υλοποίηση
Για λεπτομέρειες σχετικά με τη σύνθεση και την υλοποίηση, ανατρέξτε στον Οδηγό χρήσης του Vivado Design Suite: Σχεδίαση με IP (UG896).
Εντοπισμός σφαλμάτων
Αυτό το παράρτημα περιλαμβάνει λεπτομέρειες σχετικά με τους διαθέσιμους πόρους στην υποστήριξη Xilinx® webιστότοπο και εργαλεία εντοπισμού σφαλμάτων. Εάν η IP απαιτεί κλειδί άδειας χρήσης, το κλειδί πρέπει να επαληθευτεί. Τα εργαλεία σχεδίασης Vivado® διαθέτουν πολλά σημεία ελέγχου αδειών για την πρόσβαση με άδεια IP μέσω της ροής. Εάν ο έλεγχος άδειας χρήσης είναι επιτυχής, η IP μπορεί να συνεχίσει να δημιουργείται. Διαφορετικά, η παραγωγή σταματά με ένα σφάλμα. Τα σημεία ελέγχου άδειας επιβάλλονται με τα ακόλουθα εργαλεία:
- Vivado Synthesis
- Εφαρμογή Vivado
- write_bitstream (εντολή Tcl)
ΣΠΟΥΔΑΙΟΣ! Το επίπεδο άδειας IP αγνοείται στα σημεία ελέγχου. Η δοκιμή επιβεβαιώνει την ύπαρξη έγκυρης άδειας. Δεν ελέγχει το επίπεδο άδειας IP.
Εύρεση βοήθειας στο Xilinx.com
Για να βοηθήσετε στη διαδικασία σχεδίασης και εντοπισμού σφαλμάτων κατά τη χρήση του πυρήνα, το Xilinx Support web Η σελίδα περιέχει βασικούς πόρους, όπως τεκμηρίωση προϊόντος, σημειώσεις έκδοσης, αρχεία απαντήσεων, πληροφορίες σχετικά με γνωστά ζητήματα και συνδέσμους για την απόκτηση περαιτέρω υποστήριξης προϊόντος. Τα Φόρουμ Κοινότητας Xilinx είναι επίσης διαθέσιμα όπου τα μέλη μπορούν να μάθουν, να συμμετέχουν, να μοιραστούν και να κάνουν ερωτήσεις σχετικά με τις λύσεις Xilinx.
Απόδειξη με έγγραφα
Αυτός ο οδηγός προϊόντος είναι το κύριο έγγραφο που σχετίζεται με τον πυρήνα. Αυτός ο οδηγός, μαζί με την τεκμηρίωση που σχετίζεται με όλα τα προϊόντα που βοηθούν στη διαδικασία σχεδιασμού, μπορείτε να βρείτε στην υποστήριξη Xilinx web σελίδα ή χρησιμοποιώντας το Xilinx® Documentation Navigator. Κατεβάστε το Xilinx Documentation Navigator από τη σελίδα Λήψεις. Για περισσότερες πληροφορίες σχετικά με αυτό το εργαλείο και τις διαθέσιμες δυνατότητες, ανοίξτε την ηλεκτρονική βοήθεια μετά την εγκατάσταση.
Εγγραφές απαντήσεων
Τα αρχεία απαντήσεων περιλαμβάνουν πληροφορίες σχετικά με προβλήματα που αντιμετωπίζονται συχνά, χρήσιμες πληροφορίες για τον τρόπο επίλυσης αυτών των προβλημάτων και τυχόν γνωστά προβλήματα με ένα προϊόν Xilinx. Τα αρχεία απαντήσεων δημιουργούνται και διατηρούνται καθημερινά διασφαλίζοντας ότι οι χρήστες έχουν πρόσβαση στις πιο ακριβείς διαθέσιμες πληροφορίες. Οι εγγραφές απαντήσεων για αυτόν τον πυρήνα μπορούν να εντοπιστούν χρησιμοποιώντας το πλαίσιο Υποστήριξη αναζήτησης στην κύρια υποστήριξη Xilinx web σελίδα. Για να μεγιστοποιήσετε τα αποτελέσματα αναζήτησής σας, χρησιμοποιήστε λέξεις-κλειδιά όπως:
- Όνομα προϊόντος
- Μήνυμα(α) εργαλείου
- Σύνοψη του προβλήματος που αντιμετωπίστηκε
Μια αναζήτηση φίλτρου είναι διαθέσιμη μετά την επιστροφή των αποτελεσμάτων για περαιτέρω στόχευση των αποτελεσμάτων.
Τεχνική Υποστήριξη
Η Xilinx παρέχει τεχνική υποστήριξη στα Φόρουμ Κοινότητας Xilinx για αυτό το προϊόν LogiCORE™ IP όταν χρησιμοποιείται όπως περιγράφεται στην τεκμηρίωση του προϊόντος. Η Xilinx δεν μπορεί να εγγυηθεί το χρόνο, τη λειτουργικότητα ή την υποστήριξη εάν κάνετε οποιοδήποτε από τα ακόλουθα:
- Εφαρμόστε τη λύση σε συσκευές που δεν ορίζονται στην τεκμηρίωση.
- Προσαρμόστε τη λύση πέρα από αυτό που επιτρέπεται στην τεκμηρίωση του προϊόντος.
- Αλλάξτε οποιοδήποτε τμήμα του σχεδίου με την ένδειξη ΜΗ ΤΡΟΠΟΠΟΙΕΙΤΕ.
Για να κάνετε ερωτήσεις, μεταβείτε στα φόρουμ της κοινότητας Xilinx.
Πρόσθετοι πόροι και νομικές ειδοποιήσεις
Πόροι Xilinx
Για πόρους υποστήριξης όπως Απαντήσεις, Τεκμηρίωση, Λήψεις και Φόρουμ, ανατρέξτε στην ενότητα Υποστήριξη Xilinx.
Documentation Navigator και Design Hubs
Το Xilinx® Documentation Navigator (DocNav) παρέχει πρόσβαση σε έγγραφα, βίντεο και πόρους υποστήριξης του Xilinx, τους οποίους μπορείτε να φιλτράρετε και να αναζητήσετε για να βρείτε πληροφορίες. Για να ανοίξετε το DocNav:
- • Από το Vivado® IDE, επιλέξτε Help → Documentation and Tutorials.
• Στα Windows, επιλέξτε Έναρξη → Όλα τα προγράμματα → Εργαλεία σχεδίασης Xilinx → DocNav.
• Στη γραμμή εντολών του Linux, πληκτρολογήστε docnav.
Τα Xilinx Design Hubs παρέχουν συνδέσμους προς τεκμηρίωση που οργανώνονται ανά εργασίες σχεδίασης και άλλα θέματα, τα οποία μπορείτε να χρησιμοποιήσετε για να μάθετε βασικές έννοιες και να απαντήσετε σε συχνές ερωτήσεις. Για πρόσβαση στους κόμβους σχεδίασης:
- Στο DocNav, κάντε κλικ στους κόμβους σχεδίασης View αυτί.
- Στο Xilinx webτοποθεσία, ανατρέξτε στη σελίδα Κόμβοι σχεδίασης.
Σημείωμα: Για περισσότερες πληροφορίες σχετικά με το DocNav, ανατρέξτε στη σελίδα Documentation Navigator στο Xilinx webτοποθεσία.
Αναφορές
Αυτά τα έγγραφα παρέχουν συμπληρωματικό υλικό χρήσιμο με αυτόν τον οδηγό:
- Οδηγός χρήστη Vivado Design Suite: Προγραμματισμός και εντοπισμός σφαλμάτων (UG908)
- Οδηγός χρήστη Vivado Design Suite: Σχεδίαση με IP (UG896)
- Οδηγός χρήστη Vivado Design Suite: Σχεδιασμός υποσυστημάτων IP με χρήση του IP Integrator (UG994)
- Οδηγός χρήσης Vivado Design Suite: Ξεκινώντας (UG910)
- Οδηγός χρήστη Vivado Design Suite: Logic Simulation (UG900)
- Οδηγός χρήσης Vivado Design Suite: Υλοποίηση (UG904)
- ISE to Vivado Design Suite Migration Guide (UG911)
- Οδηγός προϊόντος AXI Protocol Checker LogiCORE IP (PG101)
- Οδηγός προϊόντος AXI4-Stream Protocol Checker LogiCORE IP (PG145)
Ιστορικό αναθεώρησης
Ο παρακάτω πίνακας δείχνει το ιστορικό αναθεωρήσεων για αυτό το έγγραφο.
| Τμήμα | Περίληψη αναθεώρησης |
| 11/23/2020 Έκδοση 1.1 | |
| Αρχική έκδοση. | N/A |
Διαβάστε: Σημαντικές νομικές ειδοποιήσεις
Οι πληροφορίες που σας αποκαλύπτονται παρακάτω (τα «Υλικά») παρέχονται αποκλειστικά για την επιλογή και τη χρήση των προϊόντων Xilinx. Στο μέγιστο βαθμό που επιτρέπεται από την ισχύουσα νομοθεσία: (1) Τα υλικά διατίθενται "ΩΣ ΕΧΟΥΝ" και με όλα τα σφάλματα, η Xilinx ΑΠΟΠΟΙΕΙΤΑΙ ΟΛΕΣ ΤΙΣ ΕΓΓΥΗΣΕΙΣ ΚΑΙ ΤΙΣ ΠΡΟΫΠΟΘΕΣΕΙΣ, ΡΗΤΕΣ, ΣΙΩΠΗΡΕΣ Ή ΝΟΜΙΚΕΣ, ΣΥΜΠΕΡΙΛΑΜΒΑΝΟΝΤΩΝ ΑΛΛΑ ΟΧΙ ΠΕΡΙΟΡΙΣΜΕΝΩΝ ΕΓΓΥΗΣΕΩΝ -ΠΑΡΑΒΑΣΗ Ή ΚΑΤΑΛΛΗΛΟΤΗΤΑ ΓΙΑ ΟΠΟΙΟΔΗΠΟΤΕ ΣΥΓΚΕΚΡΙΜΕΝΟ ΣΚΟΠΟ. και (2) Η Xilinx δεν φέρει ευθύνη (είτε σε σύμβαση είτε σε αδικοπραξία, συμπεριλαμβανομένης της αμέλειας, είτε βάσει οποιασδήποτε άλλης θεωρίας ευθύνης) για οποιαδήποτε απώλεια ή ζημία οποιουδήποτε είδους ή φύσης που σχετίζεται, προκύπτει από ή σε σχέση με τα Υλικά (συμπεριλαμβανομένης της χρήσης των Υλικών), συμπεριλαμβανομένης της άμεσης, έμμεσης, ειδικής, τυχαίας ή επακόλουθης απώλειας ή ζημίας (συμπεριλαμβανομένης της απώλειας δεδομένων, κερδών, υπεραξίας ή οποιουδήποτε είδους απώλειας ή ζημίας που προκλήθηκε ως αποτέλεσμα οποιασδήποτε αγωγής από τρίτο μέρος) ακόμη και αν μια τέτοια ζημιά ή απώλεια ήταν ευλόγως προβλέψιμη ή η Xilinx είχε ενημερωθεί για την πιθανότητα του ίδιου.
Η Xilinx δεν αναλαμβάνει καμία υποχρέωση να διορθώσει τυχόν σφάλματα που περιέχονται στα Υλικά ή να σας ειδοποιήσει για ενημερώσεις στα Υλικά ή στις προδιαγραφές προϊόντων. Δεν μπορείτε να αναπαράγετε, να τροποποιήσετε, να διανείμετε ή να εμφανίσετε δημόσια το Υλικό χωρίς προηγούμενη γραπτή συγκατάθεση. Ορισμένα προϊόντα υπόκεινται στους όρους και τις προϋποθέσεις της περιορισμένης εγγύησης της Xilinx, ανατρέξτε στους Όρους Πώλησης της Xilinx που μπορούν να viewed at https://www.xilinx.com/legal.htm#tos; Οι πυρήνες IP ενδέχεται να υπόκεινται σε όρους εγγύησης και υποστήριξης που περιέχονται σε άδεια χρήσης που σας έχει εκδοθεί από τη Xilinx. Τα προϊόντα Xilinx δεν έχουν σχεδιαστεί ούτε προορίζονται να είναι ασφαλή έναντι αστοχίας ή για χρήση σε οποιαδήποτε εφαρμογή που απαιτεί απόδοση ασφαλούς αστοχίας. αναλαμβάνετε τον αποκλειστικό κίνδυνο και την ευθύνη για τη χρήση των προϊόντων Xilinx σε τέτοιες κρίσιμες εφαρμογές, ανατρέξτε στους Όρους Πώλησης της Xilinx που μπορούν να viewed at https://www.xilinx.com/legal.htm#tos.
Αυτό το έγγραφο περιέχει προκαταρκτικές πληροφορίες και υπόκειται σε αλλαγές χωρίς προειδοποίηση. Οι πληροφορίες που παρέχονται στο παρόν σχετίζονται με προϊόντα ή/και υπηρεσίες που δεν είναι ακόμη διαθέσιμα προς πώληση και παρέχονται αποκλειστικά για ενημερωτικούς σκοπούς και δεν προορίζονται ή πρόκειται να ερμηνευτούν ως προσφορά προς πώληση ή απόπειρα εμπορευματοποίησης των προϊόντων ή/και υπηρεσιών που αναφέρονται εν τούτω.
ΑΠΟΠΟΙΗΣΗ ΕΥΘΥΝΗΣ ΕΦΑΡΜΟΓΩΝ ΑΥΤΟΚΙΝΗΤΟΥ
ΤΑ ΑΥΤΟΚΙΝΗΤΙΚΑ ΠΡΟΪΟΝΤΑ (ΚΑΤΑ ΤΑΥΤΟΠΟΙΗΤΙΚΑ ΣΤΟΝ ΑΡΙΘΜΟ ΑΝΤΑΛΛΑΚΤΙΚΟΥ) ΔΕΝ ΕΧΟΥΝ ΕΓΓΥΗΣΗ ΓΙΑ ΧΡΗΣΗ ΣΤΗΝ ΕΚΤΕΛΕΣΗ ΑΕΡΟΣΑΚΩΝ Ή ΓΙΑ ΧΡΗΣΗ ΣΕ ΕΦΑΡΜΟΓΕΣ ΠΟΥ ΕΠΗΡΕΑΖΟΥΝ ΤΗΝ ΑΣΦΑΛΕΙΑ ΤΟΥ ΟΧΗΜΑΤΟΣ («ΑΣΦΑΛΕΙΑ ΤΗΣ ΑΣΦΑΛΕΙΑΣ»). ΧΑΡΑΚΤΗΡΙΣΤΙΚΟ UNDANCY ΣΥΝΕΠΕΙ ΜΕ ΤΟ ΠΡΟΤΥΠΟ ΑΣΦΑΛΕΙΑΣ ΑΥΤΟΚΙΝΗΤΟΥ ISO 26262 ("SAFETY DESIGN"). ΟΙ ΠΕΛΑΤΕΣ ΠΡΕΠΕΙ ΠΡΙΝ ΝΑ ΧΡΗΣΙΜΟΠΟΙΗΣΟΥΝ Ή ΤΗ ΔΙΑΝΟΜΗ ΟΠΟΙΟΥΔΗΠΟΤΕ ΣΥΣΤΗΜΑΤΟΣ ΠΟΥ ΕΝΣΩΜΑΤΩΝΟΥΝ ΠΡΟΪΟΝΤΑ, ΠΡΕΠΕΙ ΝΑ ΔΟΚΙΜΑΣΟΥΝ ΔΕΞΕΩΣ ΤΑ ΣΥΣΤΗΜΑΤΑ Τέτοιου είδους ΓΙΑ ΣΚΟΠΟΥΣ ΑΣΦΑΛΕΙΑΣ. Η ΧΡΗΣΗ ΠΡΟΪΟΝΤΩΝ ΣΕ ΕΦΑΡΜΟΓΗ ΑΣΦΑΛΕΙΑΣ ΧΩΡΙΣ ΣΧΕΔΙΟ ΑΣΦΑΛΕΙΑΣ ΕΙΝΑΙ ΠΛΗΡΩΣ ΜΕ ΚΙΝΔΥΝΟ ΤΟΥ ΠΕΛΑΤΗ, ΥΠΟΚΕΙΜΕΝΟ ΜΟΝΟ ΣΤΟΥΣ ΙΣΧΥΟΥΣ ΝΟΜΟΥΣ ΚΑΙ ΚΑΝΟΝΙΣΜΟΥΣ ΠΟΥ ΔΙΕΠΟΥΝ ΠΕΡΙΟΡΙΣΜΟΥΣ ΕΥΘΥΝΗΣ ΠΡΟΪΟΝΤΩΝ.
Πνευματικά δικαιώματα 2020 Xilinx, Inc. Xilinx, το λογότυπο Xilinx, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq και άλλες καθορισμένες μάρκες που περιλαμβάνονται εδώ είναι εμπορικά σήματα της Xilinx στις Ηνωμένες Πολιτείες και σε άλλες χώρες. Όλα τα άλλα εμπορικά σήματα είναι ιδιοκτησία των αντίστοιχων κατόχων τους.PG357 (v1.1) 23 Νοεμβρίου 2020, ILA με AXI4-Stream Interface v1.1
Λήψη PDF: Οδηγός ολοκληρωμένου λογικού αναλυτή Xilinx AXI4-Stream
