Xilinx AXI4-Stream Integrated Logic Analyzer Guide

Inngangur

Integrated Logic Analyzer (ILA) með AXI4-Stream Interface kjarna er sérhannaðar rökgreiningar-IP sem hægt er að nota til að fylgjast með innri merkjum og viðmótum hönnunar. ILA kjarninn inniheldur marga háþróaða eiginleika nútíma rökfræðigreiningartækja, þar á meðal boolean trigger jöfnur og brún umbreytingar triggers. Kjarninn býður einnig upp á kembiforrit og eftirlitsgetu ásamt samskiptareglum fyrir minniskortaða AXI og AXI4-Stream. Vegna þess að ILA kjarninn er samstilltur hönnuninni sem verið er að fylgjast með, eru allar hönnunarklukkutakmarkanir sem eru settar á hönnun þína einnig beitt á íhluti ILA kjarnans. Til að kemba viðmót innan hönnunar þarf að bæta ILA IP við blokkhönnun í Vivado® IP samþættara. Á sama hátt er hægt að virkja valkostinn fyrir AXI4/AXI4-Stream samskiptareglur fyrir ILA IP í IP samþættingunni. Brot á samskiptareglum er síðan hægt að birta í bylgjuforminu viewer af Vivado rökfræðigreiningartækinu.

Eiginleikar

• Fjöldi rannsakandatengja sem notandi getur valið og breidd rannsakanda.
• Geymslumarkmið sem notandi getur valið eins og vinnsluminni blokk og UltraRAM
• Hægt er að sameina margar rannsakatengi í eitt kveikjuástand.
• Notandavalanleg AXI raufar til að kemba AXI tengi í hönnun.
• Stillanlegir valkostir fyrir AXI viðmót, þar með talið viðmótsgerðir og ummerkiample dýpt.
• Gögn og kveikjueiginleiki fyrir rannsaka.
• Fjöldi samanburðartækja og breidd fyrir hvern nema og einstök tengi innan viðmóta.
• Inntak/úttak kross-triggering tengi.
• Stillanleg leiðsla fyrir inntaksnema.
• AXI4-MM og AXI4-Stream samskiptareglur athugun.

Fyrir frekari upplýsingar um ILA kjarna, sjá Vivado Design Suite User Guide: Forritun og kembiforrit (UG908).

IP Staðreyndir

LogiCORE™ IP staðreyndatafla
Core Specifics
Tækjafjölskylda með stuðningi1	Versal™ ACAP
Stuðningur við notendaviðmót	IEEE staðall 1149.1 – JTAG
Með Core
Hönnun Files	RTL
Example Hönnun	Verilog
Prófbekkur	Ekki veitt
Þvingun File	Xilinx® hönnunartakmarkanir (XDC)
Hermilíkan	Ekki veitt
Styður S/W bílstjóri	N/A
Prófað hönnunarflæði2
Hönnunarfærsla	Vivado® hönnunarsvíta
Uppgerð	Fyrir studda herma, sjá Xilinx hönnunarverkfæri: Leiðbeiningar um útgáfuskýringar.
Myndun	Vivado Synthesis
Stuðningur
Allir Vivado IP breytingaskrár	Master Vivado IP breytingaskrár: 72775
Xilinx stuðningur web síðu
Athugasemdir: 1. Fyrir heildarlista yfir studd tæki, sjá Vivado® IP vörulista. 2. Sjáðu fyrir studdar útgáfur af verkfærunum Xilinx hönnunarverkfæri: Leiðbeiningar um útgáfuskýringar.

Yfirview

Að fletta efni eftir hönnunarferli
Xilinx® skjöl eru skipulögð í kringum sett af stöðluðum hönnunarferlum til að hjálpa þér að finna viðeigandi efni fyrir núverandi þróunarverkefni þitt. Þetta skjal tekur til eftirfarandi hönnunarferla:

• Þróun vélbúnaðar, IP og vettvangs: Að búa til PL IP blokkir fyrir vélbúnaðarvettvanginn, búa til PL kjarna, virkni uppgerð undirkerfis og meta Vivado® tímasetningu, auðlindanotkun og lokun aflgjafa. Felur einnig í sér að þróa vélbúnaðarvettvang fyrir kerfissamþættingu. Efni í þessu skjali sem eiga við þetta hönnunarferli eru:
• Hafnalýsingar
• Klukka og endurstilla
• Sérsníða og búa til kjarnann

Kjarna yfirview
Merki og tengi í FPGA hönnuninni eru tengd við ILA rannsaka og raufainntak. Þessi merki og tengi, fest við inntak nema og rauf, í sömu röð, eru sampleidd á hönnunarhraða og geymd með vinnsluminni á flís blokk. Merki og viðmót í Versal™ ACAP hönnuninni eru tengd við ILA rannsaka og raufainntak. Þessi meðfylgjandi merki og tengi eru sampleidd á hönnunarhraða með því að nota kjarnaklukkuinntakið og geymt í vinnsluminni á flís blokkinni. Kjarnafæribreyturnar tilgreina eftirfarandi:

• Fjöldi rannsaka (allt að 512) og rannsaka breidd (1 til 1024).
• Fjöldi rifa og viðmótsvalkosta.
• Rekja sample dýpt.
• Gögn og/eða kveikjueiginleiki fyrir rannsaka.
• Fjöldi samanburðartækja fyrir hvern nema.

Samskipti við ILA kjarna fara fram með því að nota tilvik af AXI Debug Hub sem tengist IP kjarna stjórnunar, viðmóts og vinnslukerfis (CIPS).

Eftir að hönnunin hefur verið hlaðin inn í Versal ACAP skaltu nota Vivado® rökfræðigreiningarhugbúnaðinn til að setja upp kveikjutilvik fyrir ILA mælinguna. Eftir að kveikjan á sér stað er sampLe buffer er fyllt og hlaðið inn í Vivado rökfræðigreiningartækið. Þú getur view þessi gögn með því að nota bylgjuformsgluggann. Könnunin sampLe og kveikja virkni er útfærð á forritanlegu rökfræði svæði. Á flís blokk vinnsluminni eða UltraRAM minni byggt á geymslumarkmiðinu sem þú hefur valið við aðlögun sem geymir gögnin þar til hugbúnaðurinn hleður þeim upp. Engin inntak eða úttak notanda er krafist til að kveikja á atburðum, fanga gögn eða eiga samskipti við ILA kjarnann. ILA kjarni er fær um að fylgjast með merkjum á viðmótsstigi, hann getur miðlað upplýsingum á viðskiptastigi eins og útistandandi viðskipti fyrir AXI4 viðmót.

ILA Probe Trigger Comparator
Hvert inntak rannsakanda er tengt við kveikjusamanburð sem er fær um að framkvæma ýmsar aðgerðir. Á keyrslutíma er hægt að stilla samanburðartækið til að framkvæma = eða != samanburð. Þetta felur í sér samsvarandi stigamynstur, eins og X0XX101. Það felur einnig í sér að greina brúnskipti eins og hækkandi brún (R), fallandi brún (F), annað hvort brún (B) eða engin umskipti (N). Kveikjusamanburðurinn getur framkvæmt flóknari samanburð, þar á meðal >, <, ≥ og ≤.

MIKILVÆGT! Samanburðarbúnaðurinn er stilltur á keyrslutíma í gegnum Vivado® rökfræðigreiningartækið.

ILA trigger ástand
Kveikjuástandið er afleiðing af Boolean „AND“ eða „OR“ útreikningi á hverri niðurstöðu ILA rannsaka kveikjusamanburðar. Með því að nota Vivado® rökfræðigreiningartækið velurðu hvort þú vilt „OG“ rannsaka kveikja á samanburðarmælum eða „EÐA“ þá. „AND“ stillingin veldur kveikjutilburði þegar öllum ILA rannsaka samanburði er fullnægt. „OR“ stillingin veldur kveikjutilviki þegar einhver af ILA rannsaka samanburði er uppfylltur. Kveikjuskilyrði er kveikjutilvikið sem notað er fyrir ILA snefilmælingu.

Umsóknir

ILA kjarninn er hannaður til að nota í forriti sem krefst staðfestingar eða villuleit með Vivado®. Eftirfarandi mynd sýnir CIPS IP kjarna skrifa og lesa frá AXI blokk RAM stjórnandi í gegnum AXI Network on Chip (NoC). ILA kjarninn er tengdur við tenginetið milli AXI NoC og AXI blokk RAM stjórnandi til að fylgjast með AXI4 viðskiptum í vélbúnaðarstjóranum.

Leyfisveitingar og pöntun
Þessi Xilinx® LogiCORE™ IP eining er útveguð án aukakostnaðar með Xilinx Vivado® Design Suite samkvæmt skilmálum Xilinx notendaleyfisins.
Athugið: Til að staðfesta að þú þurfir leyfi skaltu athuga leyfisdálkinn í IP vörulistanum. Innifalið þýðir að leyfi fylgir Vivado® Design Suite; Kaup þýðir að þú þarft að kaupa leyfi til að nota kjarnann. Upplýsingar um aðrar Xilinx® LogiCORE™ IP einingar eru fáanlegar á Xilinx Intellectual Property síðunni. Fyrir upplýsingar um verð og framboð á öðrum Xilinx LogiCORE IP einingum og verkfærum, hafðu samband við staðbundinn sölufulltrúa Xilinx.

Vörulýsing

Hafnalýsingar
Eftirfarandi töflur veita upplýsingar um ILA tengi og færibreytur.
ILA hafnir

Tafla 1: ILA hafnir
Höfn nafn	I/O	Lýsing
klk	I	Hönnunarklukka sem klukkar alla kveikju- og geymslurökfræði.
rannsaka [ – 1:0]	I	Inntak rannsakanda. Gáttarnúmer rannsakanda er á bilinu frá 0 til 511. Breidd rannsakandans (táknað með ) er á bilinu 1 til 1024. Þú verður að lýsa yfir þessari höfn sem vektor. Fyrir 1-bita tengi, notaðu rannsaka [0:0].
trig_out	O	Trig_out tengið er hægt að búa til annaðhvort úr kveikjuskilyrði eða frá ytri trig_in tengi. Það er keyrslutímastýring frá Logic Analyzer til að skipta á milli trigger condition og trig_in til að keyra trig_out.
trig_in	I	Inntakskveikjugátt notuð í ferli byggt kerfi fyrir Embedded Cross Trigger. Hægt að tengja við annan ILA til að búa til fallandi trigger.
rifa_ _	I	Rauf tengi. Gerð viðmótsins er búið til kraftmikið byggt á rauf_ _ viðmótstegund færibreytu. Einstök höfn innan viðmótanna eru tiltæk til eftirlits í vélbúnaðarstjóranum.
trig_out_ack	I	Viðurkenning fyrir trig_out.
trig_in_ack	O	Staðfesting fyrir trig_in.
endurstilla	I	ILA-inntakstegund þegar hún er stillt á 'Interface Monitor', ætti þessi tengi að vera sama endurstillingarmerki og er samstillt hönnunarrökfræðinni sem er fest við rauf_ _ hafnir ILA kjarna.
S_AXIS	I/O	Valfrjálst port. Notað fyrir handvirka tengingu við AXI Debug Hub kjarna þegar 'Enable AXI4- Stream Interface for Manul Connection to AXI Debug Hub' er valið í Advanced Options.
M_AXIS	I/O	Valfrjálst port. Notað fyrir handvirka tengingu við AXI Debug Hub kjarna þegar 'Virkja AXI4- Stream Interface fyrir handvirka tengingu við AXI Debug Hub' er valið í 'Advanced Options'.

Tafla 1: ILA hafnir (framhald)
Höfn nafn	I/O	Lýsing
aresetn	I	Valfrjálst port. Notað fyrir handvirka tengingu við AXI Debug Hub kjarna þegar 'Virkja AXI4- Stream Interface fyrir handvirka tengingu við AXI Debug Hub' er valið í 'Advanced Options'. Þessi höfn ætti að vera samstillt við endurstillingartengi AXI Debug Hub.
aclk	I	Valfrjálst port. Notað fyrir handvirka tengingu við AXI Debug Hub kjarna þegar 'Virkja AXI4- Stream Interface fyrir handvirka tengingu við AXI Debug Hub' er valið í 'Advanced Options'. Þessi höfn ætti að vera samstillt við klukkutengið á AXI Debug Hub.

ILA færibreytur

Tafla 2: ILA færibreytur
Parameter	Leyfilegt Gildi	Sjálfgefin gildi	Lýsing
Component_Name	Strengur með A–Ö, 0–9 og _ (undirstrik)	íla_0	Heiti stofnaðs íhluts.
C_NUM_OF_PROBES	1–512	1	Fjöldi ILA rannsakandatengja.
C_MEMORY_TYPE	0, 1	0	Geymslumarkmið fyrir gögnin sem tekin eru. 0 samsvarar blokkarvinnsluminni og 1 samsvarar UltraRAM.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Geymsludýpt rannsakanda. Þessi tala táknar hámarksfjölda samples sem hægt er að geyma á keyrslutíma fyrir hvert inntak rannsakanda.
C_PROBE _WIDTH	1–1024	1	Breidd rannsakandatengis . Hvar er rannsakagáttin með gildi frá 0 til 1,023.
C_TRIGOUT_EN	Rétt/ósatt	RANGT	Virkjar ræsingu út virkni. Port trig_out og trig_out_ack eru notuð.
C_TRIGIN_EN	Rétt/ósatt	RANGT	Virkjar kveikju í virkni. Port trig_in og trig_in_ack eru notuð.
C_INPUT_PIPE_STAGES	0–6	0	Bættu auka floppum við rannsakandaportin. Ein færibreyta á við um allar rannsakagáttir.
ALL_PROBE_SAME_MU	Rétt/ósatt	SATT	Þetta þvingar sömu samanburðargildiseiningar (samsvörunareiningar) til allra rannsakanna.
C_PROBE _MU_CNT	1–16	1	Fjöldi samanburðargildiseininga (samsvörun) á hverja könnun. Þetta gildir aðeins ef ALL_PROBE_SAME_MU er FALSE.
C_PROBE _GERÐ	DATA og TRIGGER, TRIGGER, DATA	DATA og TRIGGER	Til að velja valinn rannsakanda til að tilgreina kveikjuskilyrði eða fyrir gagnageymslu eða fyrir bæði.
C_ADV_TRIGGER	Rétt/ósatt	RANGT	Virkjar fyrirframkveikjuvalkostinn. Þetta gerir kveikjuríkisvél kleift og þú getur skrifað þína eigin kveikjaröð í Vivado Logic Analyzer.

Tafla 2: ILA færibreytur (framhald)
Parameter	Leyfilegt Gildi	Sjálfgefin gildi	Lýsing
C_NUM_MONITOR_SLOTS	1-11	1	Fjöldi tengi rifa.
Athugasemdir: 1. Hámarksfjöldi samanburðargildis (samsvörunar) eininga er takmarkaður við 1,024. Fyrir grunnkveikjuna (C_ADV_TRIGGER = FALSE) hefur hver rannsakandi eina samanburðargildiseiningu (eins og í fyrri útgáfunni). En fyrir fyrirframkveikjuvalmöguleikann (C_ADV_TRIGGER = TRUE), þýðir þetta að einstakar rannsakar geta samt valið fjölda samanburðargilda eininga frá einum til fjórum. En allar samanburðargildiseiningar ættu ekki að fara yfir 1,024. Þetta þýðir að ef þú þarft fjórar samanburðareiningar á hvern rannsaka, þá máttu nota aðeins 256 rannsaka.

Hönnun með kjarnanum

Þessi hluti inniheldur leiðbeiningar og viðbótarupplýsingar til að auðvelda hönnun með kjarnanum.

Klukka
Clk inntaksportið er klukkan sem ILA kjarna notar til að skrá rannsaka gildin. Til að ná sem bestum árangri ætti það að vera sama klukkumerkið sem er samstillt við hönnunarrökfræðina sem er tengt við rannsakatengi ILA kjarnans. Þegar tengst er handvirkt við AXI Debug Hub ætti aclk merkið að vera samstillt við AXI Debug Hub klukkuinntakstengi.

Endurstilla
Þegar þú stillir ILA Input Type á Interface Monitor ætti endurstillingsportið að vera sama endurstillingarmerki og er samstillt hönnunarrökfræðinni sem tengið er tengt við
rifa_ _ höfn ILA kjarna. Fyrir handvirka tengingu við AXI Debug Hub kjarna ætti núverandi tengi að vera samstillt við endurstillingartengi AXI Debug Hub kjarna.

Hönnunarflæðisskref
Þessi hluti lýsir að sérsníða og búa til kjarnann, takmarka kjarnann og uppgerð, myndun og innleiðingarskref sem eru sértæk fyrir þennan IP kjarna. Ítarlegri upplýsingar um staðlaða Vivado® hönnunarflæði og IP samþættara er að finna í eftirfarandi Vivado Design Suite notendahandbókum:

• Vivado Design Suite notendahandbók: Hanna IP undirkerfi með IP Integrator (UG994)
• Vivado Design Suite notendahandbók: Hönnun með IP (UG896)
• Vivado Design Suite Notendahandbók: Byrjað (UG910)
• Vivado Design Suite notendahandbók: Logic Simulation (UG900)

Sérsníða og búa til kjarnann

Þessi hluti inniheldur upplýsingar um notkun Xilinx® verkfæra til að sérsníða og búa til kjarna í Vivado® Design Suite. Ef þú ert að sérsníða og búa til kjarnann í Vivado IP samþættingu, sjáðu Vivado Design Suite notendahandbók: Designing IP Subsystems using IP Integrator (UG994) fyrir nákvæmar upplýsingar. IP samþættari gæti sjálfvirkt reiknað ákveðin stillingargildi þegar hann staðfestir eða býr til hönnunina. Til að athuga hvort gildin breytast, sjá lýsingu á færibreytunni í þessum kafla. Til view færibreytugildið, keyrðu validate_bd_design skipunina í Tcl stjórnborðinu. Þú getur sérsniðið IP til notkunar í hönnun þinni með því að tilgreina gildi fyrir hinar ýmsu færibreytur sem tengjast IP kjarnanum með því að nota eftirfarandi skref:

1.  Veldu IP úr IP vörulistanum.
2.  Tvísmelltu á valið IP eða veldu Customize IP skipunina á tækjastikunni eða hægrismelltu á valmyndina.

Fyrir frekari upplýsingar, sjá Vivado Design Suite User Guide: Designing with IP (UG896) og Vivado Design Suite User Guide: Getting Started (UG910). Tölur í þessum kafla eru myndir af Vivado IDE. Útlitið sem lýst er hér gæti verið frábrugðið núverandi útgáfu.

Til að fá aðgang að kjarnanum skaltu framkvæma eftirfarandi:

1.  Opnaðu verkefni með því að velja File síðan Opnaðu verkefni eða búðu til nýtt verkefni með því að velja File þá Nýtt verkefni í Vivado.
2.  Opnaðu IP vörulistann og farðu í hvaða flokkunarfræði sem er.
3. Tvísmelltu á ILA til að fá upp kjarnanafnið Vivado IDE.

Almennt valkostaborð
Eftirfarandi mynd sýnir flipann General Options í Native stillingunni sem gerir þér kleift að tilgreina valkostina:

Eftirfarandi mynd sýnir flipann Almennar valkostir í AXI stillingunni sem gerir þér kleift að tilgreina valkostina:

• Nafn íhluta: Notaðu þennan textareit til að gefa upp einstakt heiti eininga fyrir ILA kjarnann.
• ILA Input Type: Þessi valkostur tilgreinir hvaða tegund af viðmóti eða merki ILA ætti að kemba. Eins og er eru gildin fyrir þessa færibreytu "Native Probes", "Interface Monitor" og "Blandað."
• Fjöldi rannsaka: Notaðu þennan textareit til að velja fjölda rannsakagátta á ILA kjarnanum. Gilt svið sem notað er í Vivado® IDE er 1 til 64. Ef þú þarft fleiri en 64 rannsakandatengi þarftu að nota Tcl skipanaflæðið til að búa til ILA kjarna.
• Fjöldi viðmótaraufa (aðeins í boði í gerð tengiskjás og blandaðri gerð): Þessi valkostur gerir þér kleift að velja fjölda AXI tengiraufa sem þarf að tengja við ILA.
• Sami fjöldi samanburðartækja fyrir öll rannsakatengi: Hægt er að stilla fjölda samanburðartækja á hverja rannsakanda á þessu spjaldi. Hægt er að virkja sama fjölda samanburðartækja fyrir alla rannsaka með því að velja.

Spjöld fyrir rannsakandahöfn
Eftirfarandi mynd sýnir flipann Probe Ports sem gerir þér kleift að tilgreina stillingar:

• Kannunartengispjaldið: Hægt er að stilla breidd hverrar prófunargáttar í rannsakaportspjöldum. Hvert rannsóknartengisborð hefur allt að sjö tengi.
• Rannsakabreidd: Hægt er að nefna breidd hverrar rannsakaports. Gildissviðið er 1 til 1024.
• Fjöldi samanburðaraðila: Þessi valkostur er aðeins virkur þegar valmöguleikinn „Sama fjöldi samanburðartækja fyrir allar rannsakatengi“ er óvirkur. Hægt er að stilla samanburðarmæli fyrir hvern nema á bilinu 1 til 16.
• Gögn og/eða kveikja: Gerð rannsakanda fyrir hvern rannsaka má stilla með því að nota þennan valkost. Gildir valkostir eru DATA_and_TRIGGER, DATA og TRIGGER.
• Samanburðarvalkostir: Hægt er að stilla tegund aðgerða eða samanburð fyrir hvern nema með því að nota þennan valkost.

Viðmótsvalkostir
Eftirfarandi mynd sýnir flipann Tengivalkostir þegar viðmótsskjár eða blönduð gerð er valin fyrir ILA inntaksgerð:

• Tegund viðmóts: Söluaðili, bókasafn, nafn og útgáfa (VLNV) viðmótsins sem ILA kjarna á að fylgjast með.
• AXI-MM ID Width: Velur auðkennisbreidd AXI viðmótsins þegar rauf_ viðmótsgerð er stillt sem AXI-MM, þar sem er rifanúmerið.
• AXI-MM Data Width: Velur færibreytur sem samsvara rifa_Velur Gagnabreidd AXI viðmótsins þegar rauf_ viðmótsgerð er stillt sem AXI-MM, þar sem er rifanúmerið.
• AXI-MM heimilisfangsbreidd: Velur heimilisfangsbreidd AXI viðmótsins þegar rauf_ viðmótsgerð er stillt sem AXI-MM, þar sem er rifanúmerið.
• Virkja AXI-MM/Stream Protocol Checker: Virkjar AXI4-MM eða AXI4-Stream samskiptareglur fyrir rauf þegar rifa_ viðmótsgerð er stillt sem AXI-MM eða AXI4-Stream, þar sem er rifanúmerið.
• Virkja færslurakningarteljara: Virkjar AXI4-MM færslurakningargetu.
• Fjöldi útistandandi lestrarfærslur: Tilgreinir fjölda útistandandi lesfærslna á hvert auðkenni. Gildið ætti að vera jafnt eða hærra en fjöldi útistandandi lestrarfærslu fyrir þá tengingu.
• Fjöldi útistandandi skriffærslna: Tilgreinir fjölda útistandandi skriffærslna á hvert auðkenni. Gildið ætti að vera jafnt og eða hærra en fjöldi útistandandi færslufærslur fyrir þá tengingu.
• Fylgstu með APC stöðumerkjum: Virkjaðu eftirlit með APC stöðumerkjum fyrir rauf þegar rifa_ viðmótsgerð er stillt sem AXI-MM, þar sem er rifanúmerið.
• Stilltu AXI lesfangarás sem Gögn: Veldu lesnetfangsrásarmerki fyrir gagnageymslu fyrir rauf þegar rifa_ viðmótsgerð er stillt sem AXI-MM, þar sem er rifanúmerið.
• Stilltu AXI lestraraðfangsrás sem kveikju: Veldu merki lesfangsrásar til að tilgreina kveikjuskilyrði fyrir rauf þegar rifa_ viðmótsgerð er stillt sem AXI-MM, þar sem er rifanúmerið.
• Stilltu AXI lesgagnarás sem Gögn: Veldu lesgagnarásarmerki fyrir gagnageymslu fyrir rauf þegar rifa_ viðmótsgerð er stillt sem AXI-MM, þar sem er rifanúmerið.
• Stilltu AXI lesgagnarás sem kveikju: Veldu lesgagnarásarmerki til að tilgreina kveikjuskilyrði fyrir rauf þegar rifa_ viðmótsgerð er stillt sem AXI-MM, þar sem er rifanúmerið.
• Stilla AXI skrifa heimilisfang rás sem Gögn: Veldu skrifa heimilisfang rás merki fyrir gagnageymslu tilgangi fyrir rauf þegar rifa_ viðmótsgerð er stillt sem AXI-MM, þar sem er rifanúmerið.
• Stilltu AXI skrifa heimilisfang rás sem kveikja: Veldu skrifa heimilisfang rás merki til að tilgreina kveikjuskilyrði fyrir rauf þegar rifa_ viðmótsgerð er stillt sem AXI-MM, þar sem er rifanúmerið.
• Stilla AXI skrifa gagnarás sem Gögn: Veldu skrifa gagnarás merki fyrir gagnageymslu tilgangi fyrir rauf þegar rifa_ viðmótsgerð er stillt sem AXI-MM, þar sem er rifanúmerið.
• Stilltu AXI ritgagnarás sem kveikju: Veldu merki skrifgagnarásar til að tilgreina kveikjuskilyrði fyrir rauf þegar rifa_ viðmótsgerð er stillt sem AXI-MM, þar sem er rifanúmerið.
• Stilla AXI skrifa svörunarrás sem Gögn: Veldu skrifa svörunarrás merki fyrir gagnageymslu tilgangi fyrir rauf þegar rifa_ viðmótsgerð er stillt sem AXI-MM, þar sem er rifanúmerið.
• Stilltu AXI skrifsvörunarrás sem kveikju: Veldu merki skrifsvörunarrásar til að tilgreina kveikjuskilyrði fyrir rauf þegar rifa_ viðmótsgerð er stillt sem AXI-MM, þar sem er rifanúmerið.
• AXI-Stream Tdata Width: Velur Tdata breidd AXI-Stream viðmótsins þegar rauf_ viðmótsgerð er stillt sem AXI-Stream, þar sem er rifanúmerið.
• AXI-Stream TID Width: Velur TID breidd AXI-Stream viðmótsins þegar rauf_ viðmótsgerð er stillt sem AXI-Stream, þar sem er rifanúmerið.
• AXI-Stream TUSER Width: Velur TUSER breidd AXI-Stream viðmótsins þegar rauf_ viðmótsgerð er stillt sem AXI-Stream, þar sem er rifanúmerið.
• AXI-Stream TDEST Width: Velur TDEST breidd AXI-Stream viðmótsins þegar rauf_ viðmótsgerð er stillt sem AXI-Stream, þar sem er rifanúmerið.
• Stilla AXIS merki sem gögn: Veldu AXI4-Stream merki fyrir gagnageymslu fyrir rauf
  þegar rifa_ viðmótsgerð er stillt sem AXI-Stream þar er rifanúmerið.
• Stilla AXIS merki sem kveikju: Veldu AXI4-Stream merki til að tilgreina kveikjuskilyrði fyrir rauf þegar rifa_ viðmótsgerð er stillt sem AXI-Stream, þar sem er rifanúmerið.
• Stilla rauf sem gögn og/eða kveikju: Velur merki sem ekki eru AXI rauf til að tilgreina kveikjuskilyrði eða í gagnageymsluskyni eða fyrir bæði fyrir rauf þegar rifa_ viðmótsgerð er stillt sem ekki AXI, þar sem er rifanúmerið.

Geymsluvalkostir
Eftirfarandi mynd sýnir flipann Geymsluvalkostir sem gerir þér kleift að velja geymslumiðagerð og dýpt minnisins sem á að nota:

• Geymslumarkmið: Þessi færibreyta er notuð til að velja tegund geymslumarkmiðs úr fellivalmyndinni.
• Gagnadýpt: Þessi færibreyta er notuð til að velja viðeigandi sample depth úr fellivalmyndinni.

Ítarlegir valkostir
Eftirfarandi mynd sýnir flipann Ítarlegir valkostir:

• Virkja AXI4-Stream tengi fyrir handvirka tengingu við AXI Debug Hub: Þegar hann er virkur gefur þessi valkostur AXIS tengi fyrir IP til að tengjast AXI Debug Hub.
• Virkja kveikjuinntaksviðmót: Hakaðu við þennan valkost til að virkja valfrjálsa kveikjuinntakstengi.
• Virkja kveikjuúttaksviðmót: Merktu við þennan valkost til að virkja valfrjálsa kveikjuúttakstengi.
• Inntaksrör Stages: Veldu fjölda skráa sem þú vilt bæta við fyrir könnunina til að bæta útfærsluniðurstöður. Þessi færibreyta á við um alla rannsaka.
• Ítarlegri kveikja: Hakaðu við til að virkja kveikjaröðun sem byggir á ástandsvél.

Framleiðsla
Fyrir frekari upplýsingar, sjá Vivado Design Suite notendahandbók: Hönnun með IP (UG896).

Að takmarka kjarnann

Nauðsynlegar takmarkanir
ILA kjarninn inniheldur XDC file sem inniheldur viðeigandi rangar slóðaþvinganir til að koma í veg fyrir oftakmörkun á klukkuléni sem fara yfir samstillingarleiðir. Það er líka gert ráð fyrir að klukkumerkið sem er tengt við clk inntakstengi ILA kjarnans sé rétt takmarkað í hönnun þinni.

Tækja-, pakka- og hraðastigsval
Þessi hluti á ekki við um þennan IP kjarna.

• Klukkutíðni
  Þessi hluti á ekki við um þennan IP kjarna.
• Klukkastjórnun
  Þessi hluti á ekki við um þennan IP kjarna.
• Staðsetning klukku
  Þessi hluti á ekki við um þennan IP kjarna.
• Bankastarfsemi
  Þessi hluti á ekki við um þennan IP kjarna.
• Staðsetning senditækis
  Þessi hluti á ekki við um þennan IP kjarna.
• I/O staðall og staðsetning
  Þessi hluti á ekki við um þennan IP kjarna.

Uppgerð

Fyrir ítarlegar upplýsingar um Vivado® uppgerð íhluti, sem og upplýsingar um notkun studd verkfæri þriðja aðila, sjá Vivado Design Suite User Guide: Logic Simulation (UG900).

Samsetning og framkvæmd
Fyrir upplýsingar um myndun og útfærslu, sjá Vivado Design Suite User Guide: Designing with IP (UG896).

Villuleit

Þessi viðauki inniheldur upplýsingar um úrræði sem eru tiltæk á Xilinx® stuðningnum webvefsvæði og villuleitarverkfæri. Ef IP krefst leyfislykils verður að staðfesta lykilinn. Vivado® hönnunarverkfærin eru með nokkra leyfiseftirlitspunkta til að hleypa leyfilegum IP í gegnum flæðið. Ef leyfisathugunin heppnast getur IP-talan haldið áfram myndun. Annars stöðvast kynslóðin með villu. Leyfiseftirlitsstöðvum er framfylgt með eftirfarandi verkfærum:

• Vivado Synthesis
• Vivado útfærsla
• write_bitstream (Tcl skipun)

MIKILVÆGT! IP leyfisstig er hunsað við eftirlitsstöðvar. Prófið staðfestir að gilt leyfi sé til. Það athugar ekki IP leyfisstig.

Að finna hjálp á Xilinx.com

Til að hjálpa við hönnun og villuleit þegar kjarna er notaður, Xilinx Support web síða inniheldur lykilúrræði eins og vöruskjöl, útgáfuskýrslur, svarskrár, upplýsingar um þekkt vandamál og tengla til að fá frekari vörustuðning. Xilinx Community Forums eru einnig fáanlegar þar sem meðlimir geta lært, tekið þátt, deilt og spurt spurninga um Xilinx lausnir.

Skjöl
Þessi vöruhandbók er aðalskjalið sem tengist kjarnanum. Þessi handbók, ásamt skjölum sem tengjast öllum vörum sem aðstoða við hönnunarferlið, er að finna á Xilinx Support web síðu eða með því að nota Xilinx® Documentation Navigator. Sæktu Xilinx Documentation Navigator frá niðurhalssíðunni. Til að fá frekari upplýsingar um þetta tól og þá eiginleika sem eru í boði skaltu opna nethjálpina eftir uppsetningu.

Svaraskrár
Svarskrár innihalda upplýsingar um algeng vandamál, gagnlegar upplýsingar um hvernig eigi að leysa þessi vandamál og öll þekkt vandamál með Xilinx vöru. Svarskrár eru búnar til og viðhaldið daglega til að tryggja að notendur hafi aðgang að nákvæmustu upplýsingum sem til eru. Hægt er að finna svarskrár fyrir þennan kjarna með því að nota leitarstuðningsreitinn á aðal Xilinx stuðningnum web síðu. Til að hámarka leitarniðurstöðurnar þínar skaltu nota leitarorð eins og:

• Vöruheiti
• Verkfæraskilaboð
• Samantekt um vandamálið sem upp kom

Síuleit er tiltæk eftir að niðurstöðum er skilað til að miða frekar á niðurstöðurnar.

Tæknileg aðstoð
Xilinx veitir tæknilega aðstoð á Xilinx Community Forums fyrir þessa LogiCORE™ IP vöru þegar hún er notuð eins og lýst er í vöruskjölunum. Xilinx getur ekki ábyrgst tímasetningu, virkni eða stuðning ef þú gerir eitthvað af eftirfarandi:

• Innleiða lausnina í tækjum sem eru ekki skilgreind í skjölunum.
• Sérsníddu lausnina umfram það sem leyfilegt er í vöruskjölunum.
• Breyttu hvaða hluta hönnunarinnar sem er merktur EKKI BREYTA.

Til að spyrja spurninga skaltu fara á Xilinx Community Forums.

Viðbótarupplýsingar og lagalegar tilkynningar

Xilinx auðlindir
Fyrir stuðningsúrræði eins og svör, skjöl, niðurhal og málþing, sjá Xilinx Support.

Documentation Navigator og hönnunarmiðstöðvar
Xilinx® Documentation Navigator (DocNav) veitir aðgang að Xilinx skjölum, myndböndum og stuðningsúrræðum, sem þú getur síað og leitað að til að finna upplýsingar. Til að opna DocNav:

• • Í Vivado® IDE skaltu velja Hjálp → Skjöl og kennsluefni.
  • Í Windows, veldu Start → Öll forrit → Xilinx Design Tools → DocNav.
  • Í Linux skipanalínunni, sláðu inn docnav.

Xilinx Design Hubs veita tengla á skjöl sem eru skipulögð eftir hönnunarverkefnum og öðrum efnum, sem þú getur notað til að læra lykilhugtök og svara algengum spurningum. Til að fá aðgang að hönnunarmiðstöðvum:

• Í DocNav, smelltu á Design Hubs View flipa.
• Á Xilinx websíðuna, sjá Design Hubs síðuna.

Athugið: Fyrir frekari upplýsingar um DocNav, sjá Documentation Navigator síðuna á Xilinx websíða.

Heimildir
Þessi skjöl veita viðbótarefni sem er gagnlegt með þessari handbók:

1.  Vivado Design Suite notendahandbók: Forritun og villuleit (UG908)
2. Vivado Design Suite notendahandbók: Hönnun með IP (UG896)
3. Vivado Design Suite notendahandbók: Hanna IP undirkerfi með IP Integrator (UG994)
4. Vivado Design Suite Notendahandbók: Byrjað (UG910)
5. Vivado Design Suite notendahandbók: Logic Simulation (UG900)
6. Vivado Design Suite notendahandbók: Innleiðing (UG904)
7. ISE til Vivado Design Suite Migration Guide (UG911)
8. AXI Protocol Checker LogiCORE IP vöruleiðbeiningar (PG101)
9. AXI4-Stream Protocol Checker LogiCORE IP vöruleiðbeiningar (PG145)

Endurskoðunarsaga
Eftirfarandi tafla sýnir endurskoðunarferil þessa skjals.

kafla	Yfirlit endurskoðunar
11 / 23 / 2020 Útgáfa 1.1
Upphafleg útgáfa.	N/A

Vinsamlegast lestu: Mikilvægar lagalegar tilkynningar
Upplýsingarnar sem þér eru birtar hér á eftir („efnin“) eru eingöngu veittar fyrir val og notkun á Xilinx vörum. Að því marki sem gildandi lög leyfa: (1) Efni er gert aðgengilegt „Eins og það er“ og með öllum göllum, FYRIR Xilinx hér með ÖLLUM ÁBYRGÐUM OG SKILYRÐUM, skýlausri, óbeininni, EÐA LÖGLEGUM, Þ.M.T. -BROÐ, EÐA HÆFNI Í EINHVER SÉRSTÖKNUM TILGANGI; og (2) Xilinx ber ekki ábyrgð (hvort sem það er í samningi eða skaðabótaskyldu, þar með talið vanrækslu, eða samkvæmt annarri kenningu um skaðabótaábyrgð) fyrir tjóni eða tjóni af einhverju tagi eða eðli sem tengist, stafar af eða tengist efninu. (þar á meðal notkun þín á efninu), þar á meðal fyrir bein, óbein, sérstök, tilfallandi eða afleidd tjón eða tjón (þar á meðal tap á gögnum, hagnaði, viðskiptavild eða hvers kyns tapi eða tjóni sem orðið hefur vegna aðgerða sem höfðað er af þriðja aðila) jafnvel þótt slíkt tjón eða tjón væri með sanngjörnum hætti fyrirsjáanlegt eða Xilinx hefði verið upplýst um möguleikann á því sama.

Xilinx ábyrgist enga skyldu til að leiðrétta villur sem eru í efninu eða að tilkynna þér um uppfærslur á efninu eða vörulýsingum. Þú mátt ekki afrita, breyta, dreifa eða birta efnin opinberlega án skriflegs samþykkis. Ákveðnar vörur eru háðar skilmálum og skilyrðum takmarkaðrar ábyrgðar Xilinx, vinsamlegast skoðaðu söluskilmála Xilinx sem má viewútg. kl https://www.xilinx.com/legal.htm#tos; IP-kjarnar kunna að vera háðir ábyrgðar- og stuðningsskilmálum sem er að finna í leyfi sem Xilinx hefur gefið út til þín. Xilinx vörur eru ekki hannaðar eða ætlaðar til að vera bilunaröryggi eða til notkunar í neinu forriti sem krefst bilunaröryggis frammistöðu; þú berð eina áhættu og ábyrgð vegna notkunar á Xilinx vörum í slíkum mikilvægum forritum, vinsamlegast skoðaðu söluskilmála Xilinx sem má viewútg. kl https://www.xilinx.com/legal.htm#tos.
Þetta skjal inniheldur bráðabirgðaupplýsingar og getur breyst án fyrirvara. Upplýsingar sem veittar eru hér varða vörur og/eða þjónustu sem ekki eru enn til sölu og eru eingöngu veittar í upplýsingaskyni og eru ekki ætlaðar, eða á að túlka, sem sölutilboð eða tilraun til markaðssetningar á vörum og/eða þjónustu sem vísað er til. hér.

FYRIRVARA BÍLAUMSÓKNA
BÍLAVÖRUR (TILKENNAR SEM „XA“ Í HLUTANUMMERI) ER EKKI ÁBYRGÐ TIL NOTKUN VIÐ ÚTSETNING LOFTPÖÐA EÐA TIL NOTKUNAR Í FORRITUM SEM HAFA ÁHRIF Á STJÓRN ÖRYGISINS („ÖRYGGISVÍKJA“) NEMA ÞAÐ ER EKKI NÚNA öryggi. MEÐ ISO 26262 ÖRYGGISSTAÐLI BÍLA („ÖRYGGISHÖNNUN“). VIÐSKIPTAVINIR SKULLE ÁÐUR EN ÞEIR NOTA EÐA DREIFTA EINHVER KERFI SEM FYRIR VÖRUR, PRÓFA SVONA KERFI RÆKILEGA Í ÖRYGGISTIÐGANGI. NOTKUN Á VÖRU Í ÖRYGGISUMRITTI ÁN ÖRYGGISHÖNNUNAR ER Á ÁHÆTTU VIÐskiptavinarins, AÐEINS háð GÆÐANDANDI LÖGUM OG REGLUGERÐUM UM TAKMARKANIR Á VÖRUÁBYRGÐ.
Höfundarréttur 2020 Xilinx, Inc. Xilinx, Xilinx lógóið, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq og önnur tilnefnd vörumerki sem eru innifalin hér eru vörumerki Xilinx í Bandaríkjunum og öðrum löndum. Öll önnur vörumerki eru eign viðkomandi eigenda.PG357 (v1.1) 23. nóvember 2020, ILA með AXI4-Stream Interface v1.1
Sækja PDF: Xilinx AXI4-Stream Integrated Logic Analyzer Guide

Heimildir

• Notendahandbók