Guide de l'analyseur logique intégré Xilinx AXI4-Stream

Introduction

L'analyseur logique intégré (ILA) avec noyau d'interface AXI4-Stream est un analyseur logique IP personnalisable qui peut être utilisé pour surveiller les signaux internes et les interfaces d'une conception. Le noyau ILA comprend de nombreuses fonctionnalités avancées des analyseurs logiques modernes, notamment des équations de déclenchement booléennes et des déclencheurs de transition de front. Le noyau offre également une capacité de débogage et de surveillance d'interface ainsi qu'une vérification de protocole pour AXI et AXI4-Stream mappés en mémoire. Étant donné que le noyau ILA est synchrone avec la conception surveillée, toutes les contraintes d'horloge de conception qui sont appliquées à votre conception sont également appliquées aux composants du noyau ILA. Pour déboguer les interfaces dans une conception, ILA IP doit être ajouté à une conception de bloc dans l'intégrateur Vivado® IP. De même, l'option de vérification du protocole AXI4/AXI4-Stream peut être activée pour ILA IP dans l'intégrateur IP. Les violations de protocole peuvent ensuite être affichées dans la forme d'onde viewer de l'analyseur logique Vivado.

Caractéristiques

• Nombre de ports de sonde et largeur de sonde sélectionnables par l'utilisateur.
• Cibles de stockage sélectionnables par l'utilisateur telles que bloc RAM et UltraRAM
• Plusieurs ports de sonde peuvent être combinés en une seule condition de déclenchement.
• Emplacements AXI sélectionnables par l'utilisateur pour déboguer les interfaces AXI dans une conception.
• Options configurables pour les interfaces AXI, y compris les types d'interface et les tracesampla profondeur.
• Données et propriété de déclenchement pour les sondes.
• Un certain nombre de comparateurs et la largeur de chaque sonde et des ports individuels dans les interfaces.
• Interfaces de déclenchement croisé d'entrée/sortie.
• Canalisation configurable pour les sondes d'entrée.
• Vérification des protocoles AXI4-MM et AXI4-Stream.

Pour plus d'informations sur le noyau ILA, consultez le Guide de l'utilisateur de Vivado Design Suite : Programmation et débogage (UG908).

Faits sur la propriété intellectuelle

Surview

Naviguer dans le contenu par processus de conception
La documentation Xilinx® est organisée autour d'un ensemble de processus de conception standard pour vous aider à trouver un contenu pertinent pour votre tâche de développement actuelle. Ce document couvre les processus de conception suivants :

• Développement matériel, IP et plate-forme : création des blocs IP PL pour la plate-forme matérielle, création de noyaux PL, simulation fonctionnelle de sous-système et évaluation de la synchronisation Vivado®, de l'utilisation des ressources et de la fermeture de l'alimentation. Implique également le développement de la plate-forme matérielle pour l'intégration du système. Les sujets de ce document qui s'appliquent à ce processus de conception incluent :
• Descriptions des ports
• Pointage et réinitialisations
• Personnalisation et génération du noyau

Noyau terminéview
Les signaux et les interfaces de la conception FPGA sont connectés à une sonde ILA et à des entrées de fente. Ces signaux et interfaces, attachés respectivement aux entrées de la sonde et de l'emplacement, sont sampconduit à des vitesses de conception et stocké à l'aide de RAM de bloc sur puce. Les signaux et les interfaces de la conception Versal™ ACAP sont connectés aux entrées de la sonde et de la fente ILA. Ces signaux et interfaces attachés sont sampconduit à des vitesses de conception en utilisant l'entrée d'horloge centrale et stocké dans des mémoires RAM de bloc sur puce. Les paramètres de base spécifient les éléments suivants :

• Nombre de sondes (jusqu'à 512) et largeur de sonde (1 à 1024).
• Un certain nombre d'emplacements et d'options d'interface.
• Tracesampla profondeur.
• Propriété de données et/ou de déclencheur pour les sondes.
• Nombre de comparateurs pour chaque sonde.

La communication avec le noyau ILA est effectuée à l'aide d'une instance du concentrateur de débogage AXI qui se connecte au noyau IP du système de contrôle, d'interface et de traitement (CIPS).

Une fois la conception chargée dans le Versal ACAP, utilisez le logiciel d'analyseur logique Vivado® pour configurer un événement déclencheur pour la mesure ILA. Après le déclenchement, le sampLe tampon est rempli et chargé dans l'analyseur logique Vivado. Tu peux view ces données à l'aide de la fenêtre de forme d'onde. La sonde sampla fonctionnalité de fichier et de déclenchement est implémentée dans la région logique programmable. Bloc RAM sur puce ou mémoire UltraRAM basée sur la cible de stockage que vous avez sélectionnée lors de la personnalisation qui stocke les données jusqu'à ce qu'elles soient téléchargées par le logiciel. Aucune entrée ou sortie utilisateur n'est requise pour déclencher des événements, capturer des données ou communiquer avec le noyau ILA. Le noyau ILA est capable de surveiller les signaux au niveau de l'interface, il peut transmettre des informations au niveau des transactions telles que les transactions en cours pour les interfaces AXI4.

Comparateur de déclenchement de sonde ILA
Chaque entrée de sonde est connectée à un comparateur à déclenchement capable d'effectuer diverses opérations. Au moment de l'exécution, le comparateur peut être configuré pour effectuer des comparaisons = ou !=. Cela inclut les modèles de niveau correspondants, tels que X0XX101. Il comprend également la détection des transitions de front telles que le front montant (R), le front descendant (F), l'un ou l'autre des fronts (B) ou l'absence de transition (N). Le comparateur de déclenchement peut effectuer des comparaisons plus complexes, notamment >, <, ≥ et ≤.

IMPORTANT! Le comparateur est réglé au moment de l'exécution par l'analyseur logique Vivado®.

Condition de déclenchement ILA
La condition de déclenchement est le résultat d'un calcul booléen "ET" ou "OU" de chacun des résultats du comparateur de déclenchement de la sonde ILA. À l'aide de l'analyseur logique Vivado®, vous sélectionnez si vous souhaitez que la sonde "ET" déclenche les sondes des comparateurs ou les "OU". Le paramètre « ET » provoque un événement déclencheur lorsque toutes les comparaisons de sonde ILA sont satisfaites. Le paramètre « OU » provoque un événement déclencheur lorsque l'une des comparaisons de sonde ILA est satisfaite. La condition de déclenchement est l'événement de déclenchement utilisé pour la mesure de la trace ILA.

Applications

Le noyau ILA est conçu pour être utilisé dans une application qui nécessite une vérification ou un débogage à l'aide de Vivado®. La figure suivante montre les écritures et lectures du cœur IP CIPS à partir du contrôleur de RAM de bloc AXI via le réseau sur puce (NoC) AXI. Le noyau ILA est connecté au réseau d'interface entre l'AXI NoC et le contrôleur de RAM de bloc AXI pour surveiller la transaction AXI4 dans le gestionnaire de matériel.

Licence et commande
Ce module Xilinx® LogiCORE™ IP est fourni sans frais supplémentaires avec Xilinx Vivado® Design Suite selon les termes de la licence utilisateur final Xilinx.
Note: Pour vérifier que vous avez besoin d'une licence, consultez la colonne Licence du catalogue IP. Inclus signifie qu'une licence est incluse avec Vivado® Design Suite ; L'achat signifie que vous devez acheter une licence pour utiliser le noyau. Des informations sur les autres modules Xilinx® LogiCORE™ IP sont disponibles sur la page Xilinx Intellectual Property. Pour plus d'informations sur les prix et la disponibilité des autres modules et outils Xilinx LogiCORE IP, contactez votre représentant commercial Xilinx local.

Spécifications du produit

Descriptions des ports
Les tableaux suivants fournissent des détails sur les ports et les paramètres ILA.
Ports ILA

Paramètres ILA

Concevoir avec le noyau

Cette section comprend des directives et des informations supplémentaires pour faciliter la conception avec le noyau.

Pointage
Le port d'entrée clk est l'horloge utilisée par le noyau ILA pour enregistrer les valeurs de sonde. Pour de meilleurs résultats, il doit s'agir du même signal d'horloge qui est synchrone avec la logique de conception qui est attachée aux ports de sonde du noyau ILA. Lors de la connexion manuelle avec AXI Debug Hub, le signal aclk doit être synchrone avec le port d'entrée d'horloge AXI Debug Hub.

remet à zéro
Lorsque vous définissez un type d'entrée ILA sur Interface Monitor, le port de réinitialisation doit être le même signal de réinitialisation qui est synchrone avec la logique de conception dont l'interface est attachée à
fente_ _ port du noyau ILA. Pour une connexion manuelle avec un noyau AXI Debug Hub, le port actuel doit être synchrone avec le port de réinitialisation d'un noyau AXI Debug Hub.

Étapes du flux de conception
Cette section décrit la personnalisation et la génération du noyau, la contrainte du noyau, ainsi que les étapes de simulation, de synthèse et de mise en œuvre spécifiques à ce noyau IP. Des informations plus détaillées sur les flux de conception standard Vivado® et l'intégrateur IP peuvent être trouvées dans les guides d'utilisation suivants de Vivado Design Suite :

• Guide de l'utilisateur de Vivado Design Suite : Conception de sous-systèmes IP à l'aide d'IP Integrator (UG994)
• Guide de l'utilisateur de Vivado Design Suite : Conception avec IP (UG896)
• Guide de l'utilisateur de Vivado Design Suite : Mise en route (UG910)
• Guide de l'utilisateur de Vivado Design Suite : Simulation logique (UG900)

Personnalisation et génération du noyau

Cette section comprend des informations sur l'utilisation des outils Xilinx® pour personnaliser et générer le noyau dans Vivado® Design Suite. Si vous personnalisez et générez le noyau dans l'intégrateur IP Vivado, consultez le Guide de l'utilisateur de Vivado Design Suite : Conception de sous-systèmes IP à l'aide d'IP Integrator (UG994) pour des informations détaillées. L'intégrateur IP peut calculer automatiquement certaines valeurs de configuration lors de la validation ou de la génération de la conception. Pour vérifier si les valeurs changent, voir la description du paramètre dans ce chapitre. Pour view la valeur du paramètre, exécutez la commande validate_bd_design dans la console Tcl. Vous pouvez personnaliser l'IP à utiliser dans votre conception en spécifiant des valeurs pour les différents paramètres associés au cœur IP en procédant comme suit :

1.  Sélectionnez l'adresse IP dans le catalogue IP.
2.  Double-cliquez sur l'adresse IP sélectionnée ou sélectionnez la commande Personnaliser IP dans la barre d'outils ou cliquez avec le bouton droit sur le menu.

Pour plus de détails, consultez le Guide de l'utilisateur de Vivado Design Suite : Conception avec IP (UG896) et le Guide de l'utilisateur de Vivado Design Suite : Mise en route (UG910). Les figures de ce chapitre sont des illustrations de Vivado IDE. La mise en page illustrée ici peut différer de la version actuelle.

Pour accéder au noyau, procédez comme suit :

1.  Ouvrez un projet en sélectionnant File puis Ouvrir un projet ou créez un nouveau projet en sélectionnant File puis Nouveau projet à Vivado.
2.  Ouvrez le catalogue IP et accédez à l'une des taxonomies.
3. Double-cliquez sur ILA pour afficher le nom du noyau Vivado IDE.

Panneau Options générales
La figure suivante montre l'onglet Options générales dans le paramètre Natif qui vous permet de spécifier les options :

La figure suivante montre l'onglet Options générales dans le paramètre AXI qui vous permet de spécifier les options :

• Nom du composant : utilisez ce champ de texte pour fournir un nom de module unique pour le noyau ILA.
• Type d'entrée ILA : cette option spécifie le type d'interface ou de signal ILA à déboguer. Actuellement, les valeurs de ce paramètre sont « Native Probes », « Interface Monitor » et « Mixed ».
• Nombre de sondes : utilisez ce champ de texte pour sélectionner le nombre de ports de sonde sur le noyau ILA. La plage valide utilisée dans l'IDE Vivado® est de 1 à 64. Si vous avez besoin de plus de 64 ports de sonde, vous devez utiliser le flux de commande Tcl pour générer le noyau ILA.
• Un certain nombre d'emplacements d'interface (uniquement disponible dans le type de moniteur d'interface et le type mixte) : cette option vous permet de sélectionner le nombre d'emplacements d'interface AXI qui doivent être connectés à l'ILA.
• Même nombre de comparateurs pour tous les ports de sonde : Le nombre de comparateurs par sonde peut être configuré sur ce panneau. Le même nombre de comparateurs pour toutes les sondes peut être activé en sélectionnant.

Panneaux de port de sonde
La figure suivante montre l'onglet Probe Ports qui vous permet de spécifier les paramètres :

• Panneau de port de sonde : la largeur de chaque port de sonde peut être configurée dans les panneaux de port de sonde. Chaque panneau de port de sonde a jusqu'à sept ports.
• Largeur de sonde : La largeur de chaque port de sonde peut être mentionnée. La plage valide est de 1 à 1024.
• Nombre de comparateurs : cette option est activée uniquement lorsque l'option "Même nombre de comparateurs pour tous les ports de sonde" est désactivée. Un comparateur pour chaque sonde dans la plage 1 à 16 peut être réglé.
• Données et/ou déclencheur : le type de sonde pour chaque sonde peut être défini à l'aide de cette option. Les options valides sont DATA_and_TRIGGER, DATA et TRIGGER.
• Options du comparateur : le type d'opération ou de comparaison pour chaque sonde peut être défini à l'aide de cette option.

Options d'interface
La figure suivante montre l'onglet Options d'interface lorsque le moniteur d'interface ou le type mixte est sélectionné pour le type d'entrée ILA :

• Type d'interface : fournisseur, bibliothèque, nom et version (VLNV) de l'interface à surveiller par le noyau ILA.
• AXI-MM ID Width : Sélectionne la largeur d'ID de l'interface AXI lorsque le slot_ le type d'interface est configuré comme AXI-MM, où est le numéro d'emplacement.
• AXI-MM Data Width : Sélectionne les paramètres correspondant à slot_Sélectionne la largeur de données de l'interface AXI lorsque le slot_ le type d'interface est configuré comme AXI-MM, où est le numéro d'emplacement.
• Largeur d'adresse AXI-MM : sélectionne la largeur d'adresse de l'interface AXI lorsque le slot_ le type d'interface est configuré comme AXI-MM, où est le numéro d'emplacement.
• Activer le vérificateur de protocole AXI-MM/Stream : active le vérificateur de protocole AXI4-MM ou AXI4-Stream pour l'emplacement quand la fente_ le type d'interface est configuré comme AXI-MM ou AXI4-Stream, où est le numéro d'emplacement.
• Activer les compteurs de suivi des transactions : active la capacité de suivi des transactions AXI4-MM.
• Nombre de transactions de lecture en attente : spécifie le nombre de transactions de lecture en attente par ID. La valeur doit être égale ou supérieure au nombre de transactions de lecture en attente pour cette connexion.
• Nombre de transactions d'écriture en attente : spécifie le nombre de transactions d'écriture en attente par ID. La valeur doit être égale ou supérieure au nombre de transactions d'écriture en attente pour cette connexion.
• Surveiller les signaux d'état APC : activez la surveillance des signaux d'état APC pour l'emplacement quand la fente_ le type d'interface est configuré comme AXI-MM, où est le numéro d'emplacement.
• Configurer le canal d'adresse de lecture AXI en tant que données : sélectionnez les signaux de canal d'adresse de lecture à des fins de stockage de données pour l'emplacement quand la fente_ le type d'interface est configuré comme AXI-MM, où est le numéro d'emplacement.
• Configurer le canal d'adresse de lecture AXI comme déclencheur : sélectionnez les signaux de canal d'adresse de lecture pour spécifier la condition de déclenchement pour l'emplacement quand la fente_ le type d'interface est configuré comme AXI-MM, où est le numéro d'emplacement.
• Configurer le canal de données de lecture AXI en tant que données : sélectionnez les signaux de canal de données de lecture à des fins de stockage de données pour l'emplacement quand la fente_ le type d'interface est configuré comme AXI-MM, où est le numéro d'emplacement.
• Configurer le canal de données de lecture AXI comme déclencheur : sélectionnez les signaux de canal de données de lecture pour spécifier les conditions de déclenchement pour l'emplacement quand la fente_ le type d'interface est configuré comme AXI-MM, où est le numéro d'emplacement.
• Configurez le canal d'adresse d'écriture AXI en tant que données : sélectionnez les signaux de canal d'adresse d'écriture à des fins de stockage de données pour l'emplacement quand la fente_ le type d'interface est configuré comme AXI-MM, où est le numéro d'emplacement.
• Configurer le canal d'adresse d'écriture AXI comme déclencheur : sélectionnez les signaux de canal d'adresse d'écriture pour spécifier les conditions de déclenchement pour l'emplacement quand la fente_ le type d'interface est configuré comme AXI-MM, où est le numéro d'emplacement.
• Configurer le canal de données d'écriture AXI en tant que données : sélectionnez les signaux de canal de données d'écriture à des fins de stockage de données pour l'emplacement quand la fente_ le type d'interface est configuré comme AXI-MM, où est le numéro d'emplacement.
• Configurer le canal de données d'écriture AXI comme déclencheur : sélectionnez les signaux de canal de données d'écriture pour spécifier la condition de déclenchement pour l'emplacement quand la fente_ le type d'interface est configuré comme AXI-MM, où est le numéro d'emplacement.
• Configurez le canal de réponse d'écriture AXI en tant que données : sélectionnez les signaux de canal de réponse d'écriture à des fins de stockage de données pour l'emplacement quand la fente_ le type d'interface est configuré comme AXI-MM, où est le numéro d'emplacement.
• Configurez le canal de réponse d'écriture AXI comme déclencheur : sélectionnez les signaux du canal de réponse d'écriture pour spécifier la condition de déclenchement pour l'emplacement quand la fente_ le type d'interface est configuré comme AXI-MM, où est le numéro d'emplacement.
• AXI-Stream Tdata Width : Sélectionne la largeur Tdata de l'interface AXI-Stream lorsque le slot_ le type d'interface est configuré comme AXI-Stream, où est le numéro d'emplacement.
• AXI-Stream TID Width : sélectionne la largeur TID de l'interface AXI-Stream lorsque le slot_ le type d'interface est configuré comme AXI-Stream, où est le numéro d'emplacement.
• AXI-Stream TUSER Width : sélectionne la largeur TUSER de l'interface AXI-Stream lorsque le slot_ le type d'interface est configuré comme AXI-Stream, où est le numéro d'emplacement.
• AXI-Stream TDEST Width : sélectionne la largeur TDEST de l'interface AXI-Stream lorsque le slot_ le type d'interface est configuré comme AXI-Stream, où est le numéro d'emplacement.
• Configurer les signaux AXIS en tant que données : sélectionnez les signaux AXI4-Stream à des fins de stockage de données pour l'emplacement
  quand la fente_ le type d'interface est configuré comme AXI-Stream où est le numéro d'emplacement.
• Configurer les signaux AXIS comme déclencheur : sélectionnez les signaux AXI4-Stream pour spécifier la condition de déclenchement pour l'emplacement quand la fente_ le type d'interface est configuré comme AXI-Stream, où est le numéro d'emplacement.
• Configurer l'emplacement en tant que données et/ou déclencheur : sélectionne les signaux d'emplacement non-AXI pour spécifier la condition de déclenchement ou à des fins de stockage de données ou pour les deux pour l'emplacement quand la fente_ le type d'interface est configuré comme non-AXI, où est le numéro d'emplacement.

Options de stockage
La figure suivante montre l'onglet Options de stockage qui vous permet de sélectionner le type de cible de stockage et la profondeur de la mémoire à utiliser :

• Cible de stockage : ce paramètre est utilisé pour sélectionner le type de cible de stockage dans le menu déroulant.
• Profondeur des données : ce paramètre est utilisé pour sélectionner uneampla profondeur dans le menu déroulant.

Options avancées
La figure suivante montre l'onglet Options avancées :

• Activer l'interface AXI4-Stream pour une connexion manuelle à AXI Debug Hub : lorsqu'elle est activée, cette option fournit une interface AXIS pour que l'IP se connecte à AXI Debug Hub.
• Activer l'interface d'entrée de déclenchement : cochez cette option pour activer un port d'entrée de déclenchement facultatif.
• Activer l'interface de sortie de déclenchement : cochez cette option pour activer un port de sortie de déclenchement facultatif.
• Tuyau d'entrée Stages : sélectionnez le nombre de registres que vous souhaitez ajouter à la sonde pour améliorer les résultats de l'implémentation. Ce paramètre s'applique à toutes les sondes.
• Déclencheur avancé : cochez cette case pour activer le séquencement de déclenchement basé sur la machine d'état.

Génération de sortie
Pour plus de détails, consultez le Guide de l'utilisateur de Vivado Design Suite : Conception avec IP (UG896).

Contraindre le noyau

Contraintes requises
Le noyau ILA comprend un XDC file qui contient des contraintes de faux chemin appropriées pour empêcher la surcontrainte des chemins de synchronisation traversant le domaine d'horloge. Il est également prévu que le signal d'horloge connecté au port d'entrée clk du noyau ILA soit correctement contraint dans votre conception.

Sélections d'appareils, de packages et de niveaux de vitesse
Cette section ne s'applique pas à ce cœur IP.

• Fréquences d'horloge
  Cette section ne s'applique pas à ce cœur IP.
• Gestion de l'horloge
  Cette section ne s'applique pas à ce cœur IP.
• Emplacement de l'horloge
  Cette section ne s'applique pas à ce cœur IP.
• Bancaire
  Cette section ne s'applique pas à ce cœur IP.
• Emplacement de l'émetteur-récepteur
  Cette section ne s'applique pas à ce cœur IP.
• Norme d'E/S et placement
  Cette section ne s'applique pas à ce cœur IP.

Simulation

Pour des informations complètes sur les composants de simulation Vivado®, ainsi que des informations sur l'utilisation d'outils tiers pris en charge, consultez le Guide de l'utilisateur de Vivado Design Suite : Logic Simulation (UG900).

Synthèse et mise en œuvre
Pour plus de détails sur la synthèse et la mise en œuvre, consultez le Guide de l'utilisateur de Vivado Design Suite : Conception avec IP (UG896).

Débogage

Cette annexe comprend des détails sur les ressources disponibles sur le support Xilinx® website et outils de débogage. Si l'adresse IP nécessite une clé de licence, la clé doit être vérifiée. Les outils de conception Vivado® disposent de plusieurs points de contrôle de licence pour faire passer l'IP sous licence à travers le flux. Si la vérification de la licence réussit, l'IP peut poursuivre la génération. Sinon, la génération s'arrête avec une erreur. Les points de contrôle de licence sont appliqués par les outils suivants :

• Synthèse Vivado
• Implémentation Vivado
• write_bitstream (commande Tcl)

IMPORTANT! Le niveau de licence IP est ignoré aux points de contrôle. Le test confirme qu'une licence valide existe. Il ne vérifie pas le niveau de licence IP.

Trouver de l'aide sur Xilinx.com

Pour aider au processus de conception et de débogage lors de l'utilisation du noyau, le support Xilinx web contient des ressources clés telles que la documentation du produit, les notes de version, les enregistrements de réponses, des informations sur les problèmes connus et des liens pour obtenir une assistance supplémentaire sur le produit. Les forums de la communauté Xilinx sont également disponibles où les membres peuvent apprendre, participer, partager et poser des questions sur les solutions Xilinx.

Documentation
Ce guide produit est le document principal associé au noyau. Ce guide, ainsi que la documentation relative à tous les produits qui facilitent le processus de conception, peuvent être trouvés sur le support Xilinx web ou en utilisant le navigateur de documentation Xilinx®. Téléchargez le navigateur de documentation Xilinx à partir de la page Téléchargements. Pour plus d'informations sur cet outil et les fonctionnalités disponibles, ouvrez l'aide en ligne après l'installation.

Réponses aux enregistrements
Les enregistrements de réponses incluent des informations sur les problèmes fréquemment rencontrés, des informations utiles sur la façon de résoudre ces problèmes et tout problème connu avec un produit Xilinx. Des enregistrements de réponses sont créés et maintenus quotidiennement afin que les utilisateurs aient accès aux informations les plus précises disponibles. Les enregistrements de réponses pour ce noyau peuvent être localisés en utilisant la boîte de recherche de support sur le support principal de Xilinx web page. Pour optimiser vos résultats de recherche, utilisez des mots clés tels que :

• Nom du produit
• Message(s) de l'outil
• Résumé du problème rencontré

Une recherche de filtre est disponible une fois les résultats renvoyés pour cibler davantage les résultats.

Assistance technique
Xilinx fournit une assistance technique sur les forums de la communauté Xilinx pour ce produit LogiCORE™ IP lorsqu'il est utilisé comme décrit dans la documentation du produit. Xilinx ne peut pas garantir le délai, la fonctionnalité ou l'assistance si vous effectuez l'une des actions suivantes :

• Implémentez la solution dans des appareils qui ne sont pas définis dans la documentation.
• Personnalisez la solution au-delà de ce qui est autorisé dans la documentation du produit.
• Changez n'importe quelle section de la conception étiquetée NE PAS MODIFIER.

Pour poser des questions, accédez aux forums de la communauté Xilinx.

Ressources supplémentaires et mentions légales

Ressources Xilinx
Pour les ressources d'assistance telles que les réponses, la documentation, les téléchargements et les forums, consultez l'assistance Xilinx.

Navigateur de documentation et hubs de conception
Xilinx® Documentation Navigator (DocNav) donne accès aux documents, vidéos et ressources d'assistance Xilinx, que vous pouvez filtrer et rechercher pour trouver des informations. Pour ouvrir DocNav :

• • Depuis l'IDE Vivado®, sélectionnez Aide → Documentation et didacticiels.
  • Sous Windows, sélectionnez Démarrer → Tous les programmes → Xilinx Design Tools → DocNav.
  • À l'invite de commande Linux, entrez docnav.

Les centres de conception Xilinx fournissent des liens vers la documentation organisée par tâches de conception et d'autres sujets, que vous pouvez utiliser pour apprendre les concepts clés et répondre aux questions fréquemment posées. Pour accéder aux Design Hubs :

• Dans DocNav, cliquez sur Design Hubs View languette.
• Sur le Xilinx website, voir la page Design Hubs.

Note: Pour plus d'informations sur DocNav, consultez la page Navigateur de documentation sur le Xilinx website.

Références
Ces documents fournissent du matériel supplémentaire utile avec ce guide :

1.  Guide de l'utilisateur de Vivado Design Suite : programmation et débogage (UG908)
2. Guide de l'utilisateur de Vivado Design Suite : Conception avec IP (UG896)
3. Guide de l'utilisateur de Vivado Design Suite : Conception de sous-systèmes IP à l'aide d'IP Integrator (UG994)
4. Guide de l'utilisateur de Vivado Design Suite : Mise en route (UG910)
5. Guide de l'utilisateur de Vivado Design Suite : Simulation logique (UG900)
6. Guide de l'utilisateur de Vivado Design Suite : mise en œuvre (UG904)
7. Guide de migration ISE vers Vivado Design Suite (UG911)
8. Guide produit LogiCORE IP du vérificateur de protocole AXI (PG101)
9. Guide produit LogiCORE IP du vérificateur de protocole AXI4-Stream (PG145)

Historique des révisions
Le tableau suivant montre l'historique des révisions de ce document.

Veuillez lire : Avis juridiques importants
Les informations qui vous sont divulguées ci-dessous (les "Matériels") sont fournies uniquement pour la sélection et l'utilisation des produits Xilinx. Dans la mesure maximale autorisée par la loi applicable : (1) Les matériaux sont mis à disposition « TELS QUELS » et avec tous les défauts, Xilinx DÉCLINE TOUTES LES GARANTIES ET CONDITIONS, EXPRESSES, IMPLICITES OU LÉGALES, Y COMPRIS, MAIS SANS S'Y LIMITER, LES GARANTIES DE QUALITÉ MARCHANDE, NON -INFRACTION OU ADAPTATION À UN USAGE PARTICULIER ; et (2) Xilinx ne sera pas responsable (que ce soit de manière contractuelle ou délictuelle, y compris la négligence, ou en vertu de toute autre théorie de la responsabilité) pour toute perte ou dommage de quelque nature que ce soit lié à, découlant de ou en relation avec les matériaux. (y compris votre utilisation du Matériel), y compris pour toute perte ou dommage direct, indirect, spécial, accessoire ou consécutif (y compris la perte de données, de profits, de clientèle ou tout type de perte ou de dommage subi à la suite de toute action intentée par un tiers) même si ces dommages ou pertes étaient raisonnablement prévisibles ou si Xilinx avait été informé de la possibilité de ceux-ci.

Xilinx n'assume aucune obligation de corriger toute erreur contenue dans le Matériel ou de vous informer des mises à jour du Matériel ou des spécifications du produit. Vous ne pouvez pas reproduire, modifier, distribuer ou afficher publiquement les Matériels sans autorisation écrite préalable. Certains produits sont soumis aux termes et conditions de la garantie limitée de Xilinx, veuillez vous référer aux conditions de vente de Xilinx qui peuvent être viewédité à https://www.xilinx.com/legal.htm#tos; Les cœurs IP peuvent être soumis à des conditions de garantie et de support contenues dans une licence qui vous est délivrée par Xilinx. Les produits Xilinx ne sont pas conçus ou destinés à être à sécurité intégrée ou à être utilisés dans toute application nécessitant des performances à sécurité intégrée ; vous assumez seul le risque et la responsabilité de l'utilisation des produits Xilinx dans de telles applications critiques, veuillez vous référer aux conditions de vente de Xilinx qui peuvent être viewédité à https://www.xilinx.com/legal.htm#tos.
Ce document contient des informations préliminaires et peut être modifié sans préavis. Les informations fournies ici concernent des produits et/ou services qui ne sont pas encore disponibles à la vente, et sont fournies uniquement à des fins d'information et ne sont pas destinées, ou ne doivent pas être interprétées, comme une offre de vente ou une tentative de commercialisation des produits et/ou services auxquels il est fait référence. ici.

AVIS DE NON-RESPONSABILITÉ POUR LES APPLICATIONS AUTOMOBILES
LES PRODUITS AUTOMOBILES (IDENTIFIÉS COMME "XA" DANS LE NUMÉRO DE PIÈCE) NE SONT PAS GARANTIS POUR UNE UTILISATION DANS LE DÉPLOIEMENT D'AIRBAGS OU POUR UNE UTILISATION DANS DES APPLICATIONS QUI AFFECTENT LE CONTRÔLE D'UN VÉHICULE ("APPLICATION DE SÉCURITÉ") À MOINS QU'IL N'Y A UN CONCEPT DE SÉCURITÉ OU UNE FONCTION DE REDONDANCE COHÉRENTE AVEC LA NORME DE SÉCURITÉ AUTOMOBILE ISO 26262 (« CONCEPTION DE SÉCURITÉ »). LES CLIENTS DOIVENT, AVANT D'UTILISER OU DE DISTRIBUER TOUT SYSTÈME INTÉGRANT DES PRODUITS, TESTER SOIGNEUSEMENT CES SYSTÈMES À DES FINS DE SÉCURITÉ. L'UTILISATION DE PRODUITS DANS UNE APPLICATION DE SÉCURITÉ SANS CONCEPTION DE SÉCURITÉ EST ENTIÈREMENT AUX RISQUES DU CLIENT, SUJET UNIQUEMENT AUX LOIS ET RÈGLEMENTS APPLICABLES RÉGISSANT LES LIMITATIONS DE RESPONSABILITÉ DU PRODUIT.
Copyright 2020 Xilinx, Inc. Xilinx, le logo Xilinx, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq et les autres marques désignées incluses dans le présent document sont des marques commerciales de Xilinx aux États-Unis et dans d'autres pays. Toutes les autres marques déposées sont la propriété de leurs propriétaires respectifs.PG357 (v1.1) 23 novembre 2020, ILA avec AXI4-Stream Interface v1.1
Télécharger le fichier PDF: Guide de l'analyseur logique intégré Xilinx AXI4-Stream

Références

• Manuel d'utilisation