Xilinx AXI4-Stream Integrated Logic Analyzer qo'llanmasi

Kirish

AXI4-Stream interfeysi yadrosiga ega Integrated Logic Analyzer (ILA) bu sozlanishi mumkin bo'lgan mantiqiy analizator IP bo'lib, dizaynning ichki signallari va interfeyslarini kuzatish uchun ishlatilishi mumkin. ILA yadrosi zamonaviy mantiqiy analizatorlarning ko'plab ilg'or xususiyatlarini o'z ichiga oladi, shu jumladan mantiqiy trigger tenglamalari va chekka o'tish triggerlari. Yadro shuningdek, interfeysni tuzatish va monitoring qilish qobiliyatini, shuningdek xotira xaritasidagi AXI va AXI4-Stream uchun protokollarni tekshirishni taklif qiladi. ILA yadrosi kuzatilayotgan dizayn bilan sinxron bo'lgani uchun dizayningizga qo'llaniladigan barcha dizayn soat cheklovlari ILA yadrosi komponentlariga ham qo'llaniladi. Dizayn ichidagi interfeyslarni disk raskadrovka qilish uchun ILA IP Vivado® IP integratoridagi blok dizayniga qo'shilishi kerak. Xuddi shunday, IP integratorida ILA IP uchun AXI4/AXI4-Stream protokolini tekshirish opsiyasi yoqilishi mumkin. Keyin protokol buzilishi to'lqin shaklida ko'rsatilishi mumkin viewVivado mantiqiy analizatorining er.

Xususiyatlari

• Foydalanuvchi tomonidan tanlanadigan zond portlari soni va prob kengligi.
• RAM va UltraRAMni bloklash kabi foydalanuvchi tomonidan tanlanadigan saqlash maqsadlari
• Bir nechta prob portlari bitta tetik holatiga birlashtirilishi mumkin.
• Dizayndagi AXI interfeyslarini disk raskadrovka qilish uchun foydalanuvchi tomonidan tanlanadigan AXI slotlari.
• AXI interfeyslari uchun sozlanishi mumkin bo'lgan variantlar, shu jumladan interfeys turlari va izlarample chuqurlik.
• Problar uchun ma'lumotlar va trigger xususiyati.
• Har bir prob va interfeys ichidagi alohida portlar uchun bir qator taqqoslashlar va kenglik.
• Kirish/chiqish o'zaro tetiklash interfeyslari.
• Kirish problari uchun sozlanishi quvur liniyasi.
• AXI4-MM va AXI4-Stream protokollarini tekshirish.

ILA yadrosi haqida qoʻshimcha maʼlumot olish uchun Vivado Design Suite foydalanuvchi qoʻllanmasiga qarang: Dasturlash va disk raskadrovka (UG908).

IP faktlar

LogiCORE™ IP faktlar jadvali
Asosiy xususiyatlar
Qo'llab-quvvatlanadigan qurilmalar oilasi1	Versal™ ACAP
Qo'llab-quvvatlanadigan foydalanuvchi interfeyslari	IEEE standarti 1149.1 - JTAG
Core bilan ta'minlangan
Dizayn Files	RTL
Exampdizayn	Verilog
Sinov dastgohi	Ta'minlanmagan
Cheklovlar File	Xilinx® dizayn cheklovlari (XDC)
Simulyatsiya modeli	Ta'minlanmagan
Qo'llab-quvvatlanadigan S/W drayveri	Yoʻq
Tekshirilgan dizayn oqimlari2
Dizayn kirish	Vivado® dizayn to'plami
Simulyatsiya	Qo'llab-quvvatlanadigan simulyatorlar uchun qarang Xilinx dizayn asboblari: relizlar qaydlari bo'yicha qo'llanma.
Sintez	Vivado sintezi
Qo'llab-quvvatlash
Barcha Vivado IP o'zgarishlar jurnallari	Master Vivado IP o'zgarishlar jurnallari: 72775
Xilinx qo'llab-quvvatlash web sahifa
Eslatmalar: 1. Qo'llab-quvvatlanadigan qurilmalarning to'liq ro'yxati uchun Vivado® IP katalogiga qarang. 2. Asboblarning qo'llab-quvvatlanadigan versiyalari uchun qarang Xilinx dizayn asboblari: relizlar qaydlari bo'yicha qo'llanma.

tugadiview

Dizayn jarayoni bo'yicha tarkibni navigatsiya qilish
Xilinx® hujjatlari joriy ishlab chiqish vazifangiz uchun tegishli tarkibni topishga yordam beradigan standart dizayn jarayonlari to'plami atrofida tashkil etilgan. Ushbu hujjat quyidagi dizayn jarayonlarini qamrab oladi:

• Uskuna, IP va platformani ishlab chiqish: apparat platformasi uchun PL IP bloklarini yaratish, PL yadrolarini yaratish, quyi tizim funktsional simulyatsiyasi va Vivado® vaqtini, resurslardan foydalanishni va quvvatni yopishni baholash. Shuningdek, tizim integratsiyasi uchun apparat platformasini ishlab chiqishni o'z ichiga oladi. Ushbu loyihalash jarayoniga tegishli ushbu hujjatdagi mavzular:
• Port tavsiflari
• Soat va qayta o'rnatish
• Yadroni sozlash va yaratish

Core Overview
FPGA dizaynidagi signallar va interfeyslar ILA probi va slot kirishlariga ulangan. Bu signallar va interfeyslar, mos ravishda prob va slot kirishlariga biriktirilgan, sampdizayn tezligida olib borildi va chipdagi blokli RAM yordamida saqlanadi. Versal™ ACAP dizaynidagi signallar va interfeyslar ILA probi va slot kirishlariga ulangan. Bu biriktirilgan signallar va interfeyslar sampasosiy soat kiritishdan foydalangan holda dizayn tezligida boshqariladi va chip blokidagi RAM xotiralarida saqlanadi. Asosiy parametrlar quyidagilarni belgilaydi:

• Bir qator problar (512 tagacha) va prob kengligi (1 dan 1024 gacha).
• Bir qator uyalar va interfeys variantlari.
• Iz sample chuqurlik.
• Problar uchun ma'lumotlar va/yoki ishga tushirish xususiyati.
• Har bir prob uchun taqqoslashlar soni.

ILA yadrosi bilan aloqa Boshqarish, interfeys va ishlov berish tizimi (CIPS) IP yadrosiga ulanadigan AXI disk raskadrovka uyasi namunasi yordamida amalga oshiriladi.

Dizayn Versal ACAP ga yuklangandan so'ng, ILA o'lchovi uchun ishga tushirish hodisasini sozlash uchun Vivado® mantiqiy analizator dasturidan foydalaning. Trigger sodir bo'lgandan so'ng, sample bufer to'ldiriladi va Vivado mantiqiy analizatoriga yuklanadi. Siz .. qila olasiz; siz ... mumkin view bu ma'lumotlar to'lqin shakli oynasi yordamida. Zond sample va trigger funksiyasi dasturlashtiriladigan mantiqiy mintaqada amalga oshiriladi. Sozlash paytida siz tanlagan saqlash maqsadiga asoslangan chipdagi RAM yoki UltraRAM xotira blokirovkasi, u ma'lumotlarni dasturiy ta'minot tomonidan yuklanmaguncha saqlaydi. Hodisalarni boshlash, ma'lumotlarni yozib olish yoki ILA yadrosi bilan bog'lanish uchun foydalanuvchi kiritish yoki chiqish talab qilinmaydi. ILA yadrosi interfeys darajasidagi signallarni kuzatishga qodir, u AXI4 interfeyslari uchun ajoyib tranzaktsiyalar kabi tranzaksiya darajasidagi ma'lumotlarni uzatishi mumkin.

ILA probe trigger komparatori
Har bir prob kirishi turli operatsiyalarni bajarishga qodir bo'lgan tetik komparatoriga ulangan. Ishlash vaqtida komparator = yoki != solishtirishni amalga oshirish uchun sozlanishi mumkin. Bunga X0XX101 kabi mos daraja naqshlari kiradi. Shuningdek, u ko'tarilgan chekka (R), tushadigan chekka (F), chekka (B) yoki o'tishsiz (N) kabi chekka o'tishlarni aniqlashni o'z ichiga oladi. Trigger komparatori >, <, ≥ va ≤ kabi murakkabroq taqqoslashlarni amalga oshirishi mumkin.

MUHIM! Taqqoslovchi Vivado® mantiqiy analizatori orqali ish vaqtida o'rnatiladi.

ILA Trigger holati
Trigger sharti ILA probi trigger taqqoslash natijalarining har birining mantiqiy “VA” yoki “YOKI” hisoblash natijasidir. Vivado® mantiqiy analizatoridan foydalanib, siz taqqoslash zondlarini "VA" bilan tekshirishni yoki ularni "YOKI" ni tanlaysiz. “VA” sozlamasi barcha ILA tekshiruvi taqqoslashlari bajarilganda tetik hodisasini keltirib chiqaradi. “YOKI” sozlamasi ILA tekshiruvi taqqoslashlaridan birortasi qoniqtirilganda tetik hodisasini keltirib chiqaradi. Trigger holati ILA izini o'lchash uchun ishlatiladigan tetik hodisasidir.

Ilovalar

ILA yadrosi Vivado® yordamida tekshirish yoki disk raskadrovka qilishni talab qiladigan dasturda foydalanish uchun mo'ljallangan. Quyidagi rasmda CIPS IP yadrosi AXI blokidagi RAM boshqaruvchisidan AXI Network on Chip (NoC) orqali yozish va o'qish ko'rsatilgan. ILA yadrosi apparat menejerida AXI4 tranzaksiyasini kuzatish uchun AXI NoC va AXI blokli RAM kontrolleri o'rtasidagi interfeys tarmog'iga ulangan.

Litsenziyalash va buyurtma berish
Ushbu Xilinx® LogiCORE™ IP moduli Xilinx Yakuniy foydalanuvchi litsenziyasi shartlariga muvofiq Xilinx Vivado® Design Suite bilan qo'shimcha to'lovsiz taqdim etiladi.
Eslatma: Sizga litsenziya kerakligini tekshirish uchun IP katalogining Litsenziya ustunini tekshiring. Kiritilgan degani, litsenziya Vivado® Design Suite tarkibiga kiritilgan; Sotib olish, yadrodan foydalanish uchun litsenziyani sotib olishingiz kerakligini anglatadi. Boshqa Xilinx® LogiCORE™ IP modullari haqida maʼlumot Xilinx Intellektual mulk sahifasida mavjud. Narxlar va boshqa Xilinx LogiCORE IP modullari va vositalari mavjudligi haqida maʼlumot olish uchun mahalliy Xilinx savdo vakili bilan bogʻlaning.

Mahsulot spetsifikatsiyasi

Port tavsiflari
Quyidagi jadvallar ILA portlari va parametrlari haqida ma'lumot beradi.
ILA portlari

1-jadval: ILA portlari
Port nomi	I/U	Tavsif
clk	I	Barcha trigger va saqlash mantiqini soatlaydigan dizayn soati.
prob [ – 1:0]	I	Prob portiga kirish. Prob port raqami 0 dan oraliqda joylashgan 511. Zond portining kengligi (belgilangan ) 1 dan 1024 gacha bo'lgan oraliqda. Ushbu portni vektor sifatida e'lon qilishingiz kerak. 1-bitli port uchun probdan foydalaning [0:0].
chiqish	O	Trig_out porti trigger holatidan yoki tashqi trig_in portidan yaratilishi mumkin. Trigger holati va trig_in o'rtasida almashish uchun Logic Analyzerdan ishga tushirish vaqtini boshqarish mavjud.
trig_in	I	O'rnatilgan Cross Trigger uchun jarayonga asoslangan tizimda ishlatiladigan kirish tetik porti. Kaskadli Trigger yaratish uchun boshqa ILA ga ulanishi mumkin.
slot_ _	I	Slot interfeysi. Interfeys turi slot_ asosida dinamik ravishda yaratilgan _ interfeys turi parametri. Interfeyslar ichidagi alohida portlar apparat menejerida kuzatish uchun mavjud.
trig_out_ack	I	trig_out uchun tasdiq.
trig_in_ack	O	trig_in uchun tasdiq.
qayta o'rnatildi	I	ILA kiritish turi "Interfeys monitori" ga o'rnatilganda, bu port Slot_ ga biriktirilgan dizayn mantig'iga mos keladigan qayta o'rnatish signali bo'lishi kerak. _ ILA yadrosining portlari.
S_AXIS	I/U	Ixtiyoriy port. Kengaytirilgan opsiyalarda "AXI disk raskadrovka uyasiga manuel ulanish uchun AXI4- Stream interfeysini yoqish" tanlansa, AXI Debug Hub yadrosi bilan qo‘lda ulanish uchun ishlatiladi.
M_AXIS	I/U	Ixtiyoriy port. “Kengaytirilgan opsiyalar”da “AXI disk raskadrovka uyasiga qo‘lda ulanish uchun AXI4- Stream interfeysini yoqish” tanlansa, AXI Debug Hub yadrosi bilan qo‘lda ulanish uchun ishlatiladi.

1-jadval: ILA portlari (davomi)
Port nomi	I/U	Tavsif
aresetn	I	Ixtiyoriy port. “Kengaytirilgan parametrlar”da “AXI disk raskadrovka uyasiga qo‘lda ulanish uchun AXI4- Stream interfeysini yoqish” tanlansa, AXI Debug Hub yadrosi bilan qo‘lda ulanish uchun ishlatiladi. Bu port AXI Debug Hub reset porti bilan sinxron bo'lishi kerak.
aclk	I	Ixtiyoriy port. “Kengaytirilgan parametrlar”da “AXI disk raskadrovka uyasiga qo‘lda ulanish uchun AXI4- Stream interfeysini yoqish” tanlansa, AXI Debug Hub yadrosi bilan qo‘lda ulanish uchun ishlatiladi. Ushbu port AXI Debug Hub soat porti bilan sinxron bo'lishi kerak.

ILA parametrlari

2-jadval: ILA parametrlari
Parametr	Ruxsat berilgan Qadriyatlar	Standart qiymatlar	Tavsif
Komponent_nomi	A–Z, 0–9 va _ bilan qator (pastki chiziq)	ila_0	Instantsiyalangan komponent nomi.
C_NUM_OF_PROBES	1–512	1	ILA prob portlari soni.
C_MEMORY_TYPE	0, 1	0	Olingan ma'lumotlar uchun saqlash maqsadi. 0 RAM blokirovkasiga va 1 UltraRAMga mos keladi.
C_DATA_DEPTH	1,024, 2,048, 4,096, 8,192, 16,384, 32,768, 65,536, 131,072	1,024	Zondni saqlash buferi chuqurligi. Bu raqam maksimal s sonini bildiradiampHar bir prob kiritish uchun ish vaqtida saqlanishi mumkin bo'lgan les.
C_PROBE _WIDTH	1–1024	1	Prob portining kengligi . Qayerda 0 dan 1,023 gacha bo'lgan qiymatga ega bo'lgan zond porti.
C_TRIGOUT_EN	Rost/noto‘g‘ri	FALSE	Chiqish funksiyasini yoqadi. Trig_out va trig_out_ack portlaridan foydalaniladi.
C_TRIGIN_EN	Rost/noto‘g‘ri	FALSE	Funktsiyada trigni yoqadi. trig_in va trig_in_ack portlaridan foydalaniladi.
C_INPUT_PIPE_STAGES	0–6	0	Prob portlariga qo'shimcha floplarni qo'shing. Bitta parametr barcha prob portlari uchun amal qiladi.
ALL_PROBE_SAME_MU	Rost/noto‘g‘ri	TO'G'RI	Bu barcha problarga bir xil taqqoslash qiymat birliklarini (mos birliklarni) majburlaydi.
C_PROBE _MU_CNT	1–16	1	Tekshiruv boshiga solishtirish qiymati (moslik) birliklari soni. Bu ALL_PROBE_SAME_MU FALSE bo'lsagina amal qiladi.
C_PROBE _TYPE	DATA va TRIGGER, TRIGGER, DATA	DATA va TRIGGER	Trigger holatini belgilash yoki ma'lumotlarni saqlash maqsadida yoki ikkalasi uchun tanlangan zondni tanlash.
C_ADV_TRIGGER	Rost/noto‘g‘ri	FALSE	Oldindan ishga tushirish opsiyasini yoqadi. Bu trigger holati mashinasini yoqadi va siz Vivado Logic Analyzer-da o'zingizning tetiklash ketma-ketligini yozishingiz mumkin.

2-jadval: ILA parametrlari (davomi)
Parametr	Ruxsat berilgan Qadriyatlar	Standart qiymatlar	Tavsif
C_NUM_MONITOR_SLOTS	1-11	1	Interfeys slotlari soni.
Eslatmalar: 1. Taqqoslash qiymati (moslik) birliklarining maksimal soni 1,024 ta bilan cheklangan. Asosiy trigger uchun (C_ADV_TRIGGER = FALSE) har bir zondda bitta taqqoslash qiymati birligi mavjud (oldingi versiyada bo'lgani kabi). Biroq, oldindan ishga tushirish opsiyasi uchun (C_ADV_TRIGGER = TRUE), bu individual problar hali ham birdan to'rtgacha taqqoslash qiymatlari birliklari sonini tanlashi mumkinligini anglatadi. Lekin barcha solishtirma qiymat birliklari 1,024 dan oshmasligi kerak. Bu shuni anglatadiki, agar sizga har bir zond uchun to'rtta taqqoslash birligi kerak bo'lsa, sizga faqat 256 probdan foydalanishga ruxsat beriladi.

Yadro bilan loyihalash

Ushbu bo'lim yadro bilan loyihalashni osonlashtirish uchun ko'rsatmalar va qo'shimcha ma'lumotlarni o'z ichiga oladi.

Soat
Clk kirish porti prob qiymatlarini ro'yxatga olish uchun ILA yadrosi tomonidan ishlatiladigan soatdir. Eng yaxshi natijalarga erishish uchun u ILA yadrosining prob portlariga biriktirilgan dizayn mantig'iga mos keladigan bir xil soat signali bo'lishi kerak. AXI Debug Hub bilan qo'lda ulanganda, aclk signali AXI Debug Hub soatiga kirish portiga sinxron bo'lishi kerak.

Qayta tiklash
Interfeys monitoriga ILA kirish turini o'rnatganingizda, qayta o'rnatish porti interfeysi biriktirilgan dizayn mantig'iga mos keladigan qayta o'rnatish signali bo'lishi kerak.
slot_ _ ILA yadrosining porti. AXI Debug Hub yadrosi bilan qo'lda ulanish uchun mavjud port AXI Debug Hub yadrosining qayta o'rnatish porti bilan sinxron bo'lishi kerak.

Dizayn oqimi bosqichlari
Ushbu bo'lim yadroni sozlash va yaratish, yadroni cheklash va ushbu IP yadrosiga xos bo'lgan simulyatsiya, sintez va amalga oshirish bosqichlarini tavsiflaydi. Standart Vivado® dizayn oqimlari va IP integratori haqida batafsil ma'lumotni quyidagi Vivado Design Suite foydalanuvchi qo'llanmalarida topish mumkin:

• Vivado Design Suite foydalanuvchi qo'llanmasi: IP Integrator (UG994) yordamida IP quyi tizimlarini loyihalash
• Vivado Design Suite foydalanuvchi qoʻllanmasi: IP bilan loyihalash (UG896)
• Vivado Design Suite foydalanuvchi qoʻllanmasi: Ishni boshlash (UG910)
• Vivado Design Suite foydalanuvchi qoʻllanmasi: Mantiqiy simulyatsiya (UG900)

Yadroni sozlash va yaratish

Ushbu bo'lim Vivado® Design Suite-da yadroni sozlash va yaratish uchun Xilinx® vositalaridan foydalanish haqida ma'lumotni o'z ichiga oladi. Agar siz Vivado IP integratorida yadroni moslashtirayotgan va yaratayotgan bo'lsangiz, batafsil ma'lumot uchun Vivado Design Suite foydalanuvchi qo'llanmasiga qarang: IP Integrator (UG994) yordamida IP quyi tizimlarini loyihalash. IP integratori dizaynni tasdiqlash yoki yaratishda ma'lum konfiguratsiya qiymatlarini avtomatik ravishda hisoblashi mumkin. Qiymatlarning o'zgarishini tekshirish uchun ushbu bobdagi parametr tavsifiga qarang. Kimga view parametr qiymati uchun Tcl konsolida validate_bd_design buyrug'ini ishga tushiring. Quyidagi amallarni bajarib, IP yadrosi bilan bog'liq bo'lgan turli parametrlar uchun qiymatlarni belgilash orqali IP-ni dizayningizda foydalanish uchun sozlashingiz mumkin:

1.  IP-katalogdan IP-ni tanlang.
2.  Tanlangan IP-ni ikki marta bosing yoki asboblar panelidan IP-ni sozlash buyrug'ini tanlang yoki menyuni o'ng tugmasini bosing.

Tafsilotlar uchun Vivado Design Suite foydalanuvchi qoʻllanmasiga qarang: IP bilan loyihalash (UG896) va Vivado Design Suite foydalanuvchi qoʻllanmasi: Ishga kirishish (UG910). Ushbu bobdagi raqamlar Vivado IDE rasmlari. Bu yerda tasvirlangan tartib joriy versiyadan farq qilishi mumkin.

Yadroga kirish uchun quyidagilarni bajaring:

1.  Tanlash orqali loyihani oching File keyin Loyihani oching yoki tanlab yangi loyiha yarating File keyin Vivadodagi yangi loyiha.
2.  IP katalogini oching va har qanday taksonomiyaga o'ting.
3. Vivado IDE asosiy nomini ochish uchun ILA-ni ikki marta bosing.

Umumiy parametrlar paneli
Quyidagi rasmda opsiyalarni belgilash imkonini beruvchi Native sozlamalaridagi Umumiy parametrlar yorlig‘i ko‘rsatilgan:

Quyidagi rasmda variantlarni belgilash imkonini beruvchi AXI sozlamasining Umumiy parametrlar yorlig‘i ko‘rsatilgan:

• Komponent nomi: ILA yadrosi uchun noyob modul nomini berish uchun ushbu matn maydonidan foydalaning.
• ILA kiritish turi: Bu parametr qaysi interfeys yoki ILA signalining disk raskadrovka qilinishi kerakligini belgilaydi. Hozirgi vaqtda ushbu parametr uchun qiymatlar "Native Probes", "Interfeys Monitor" va "Mixed" hisoblanadi.
• Problar soni: ILA yadrosidagi zond portlari sonini tanlash uchun ushbu matn maydonidan foydalaning. Vivado® IDE da qoʻllaniladigan haqiqiy diapazon 1 dan 64 gacha. Agar sizga 64 dan ortiq zond portlari kerak boʻlsa, ILA yadrosini yaratish uchun Tcl buyruqlar oqimidan foydalanishingiz kerak.
• Bir qator interfeys uyalari (faqat Interfeys monitori turida va aralash tipda mavjud): Bu parametr ILA ga ulanishi kerak bo‘lgan AXI interfeysi slotlari sonini tanlash imkonini beradi.
• Barcha prob portlari uchun bir xil miqdordagi komparatorlar: har bir prob uchun solishtirgichlar sonini ushbu panelda sozlash mumkin. Barcha zondlar uchun bir xil miqdordagi taqqoslashlarni tanlash orqali yoqish mumkin.

Prob port panellari
Quyidagi rasmda sozlamalarni belgilash imkonini beruvchi prob portlari yorlig'i ko'rsatilgan:

• Prob port paneli: Har bir prob portining kengligi prob port panellarida sozlanishi mumkin. Har bir prob port paneli ettitagacha portga ega.
• Prob kengligi: Har bir prob portining kengligini aytib o'tish mumkin. Yaroqli diapazon 1 dan 1024 gacha.
• Taqqoslovchilar soni: Bu parametr faqat “Barcha prob portlari uchun bir xil miqdordagi taqqoslashlar” opsiyasi o‘chirilganida yoqiladi. 1 dan 16 gacha bo'lgan har bir zond uchun komparator o'rnatilishi mumkin.
• Ma'lumotlar va/yoki Trigger: Har bir zond uchun prob turi ushbu parametr yordamida o'rnatilishi mumkin. Yaroqli variantlar: DATA_and_TRIGGER, DATA va TRIGGER.
• Taqqoslash parametrlari: Har bir prob uchun operatsiya turi yoki taqqoslash ushbu parametr yordamida o'rnatilishi mumkin.

Interfeys imkoniyatlari
Quyidagi rasmda ILA kiritish turi uchun Interfeys monitori yoki aralash tip tanlanganda Interfeys parametrlari yorlig‘i ko‘rsatilgan:

• Interfeys turi: ILA yadrosi tomonidan nazorat qilinadigan interfeysning sotuvchisi, kutubxonasi, nomi va versiyasi (VLNV).
• AXI-MM identifikatorining kengligi: Slot_ bo'lganda AXI interfeysining ID kengligini tanlaydi. interfeys turi AXI-MM sifatida tuzilgan, bu erda slot raqamidir.
• AXI-MM ma'lumotlar kengligi: slotga mos keladigan parametrlarni tanlaydi_Slot_ bo'lganda AXI interfeysining ma'lumotlar kengligini tanlaydi. interfeys turi AXI-MM sifatida tuzilgan, bu erda slot raqamidir.
• AXI-MM manzil kengligi: slot_ bo'lganda AXI interfeysining manzil kengligini tanlaydi. interfeys turi AXI-MM sifatida tuzilgan, bu erda slot raqamidir.
• AXI-MM/Stream Protocol Checker-ni yoqish: Slot uchun AXI4-MM yoki AXI4-Stream protokol tekshiruvini yoqadi slot_ qachon interfeys turi AXI-MM yoki AXI4-Stream sifatida tuzilgan, bu erda slot raqamidir.
• Tranzaksiyani kuzatish hisoblagichlarini yoqish: AXI4-MM tranzaktsiyalarini kuzatish imkoniyatini yoqadi.
• Muvaffaqiyatli o'qish tranzaksiyalari soni: ID uchun to'lanmagan o'qish tranzaksiyalari sonini belgilaydi. Qiymat ushbu ulanish uchun to'lanmagan o'qish tranzaksiyalari soniga teng yoki undan katta bo'lishi kerak.
• Muvaffaqiyatsiz yozish tranzaksiyalari soni: ID boshiga yozilmagan tranzaksiyalar sonini belgilaydi. Qiymat ushbu ulanish uchun bajarilmagan Write tranzaksiyalari soniga teng yoki undan kattaroq bo'lishi kerak.
• Monitor APC Status signals: Slot uchun APC holat signallarini kuzatishni yoqing slot_ qachon interfeys turi AXI-MM sifatida tuzilgan, bu erda slot raqamidir.
• AXI o'qish manzili kanalini Ma'lumot sifatida sozlang: Slot uchun ma'lumotlarni saqlash maqsadida o'qish manzili kanali signallarini tanlang slot_ qachon interfeys turi AXI-MM sifatida tuzilgan, bu erda slot raqamidir.
• AXI o'qish manzili kanalini Trigger sifatida sozlang: Slot uchun ishga tushirish holatini belgilash uchun o'qish manzili kanali signallarini tanlang slot_ qachon interfeys turi AXI-MM sifatida tuzilgan, bu erda slot raqamidir.
• AXI o'qish ma'lumotlar kanalini Ma'lumot sifatida sozlash: Slot uchun ma'lumotlarni saqlash maqsadlari uchun o'qiladigan ma'lumotlar kanali signallarini tanlang slot_ qachon interfeys turi AXI-MM sifatida tuzilgan, bu erda slot raqamidir.
• AXI o'qish ma'lumotlar kanalini Trigger sifatida sozlang: Slot uchun ishga tushirish shartlarini belgilash uchun o'qiladigan ma'lumotlar kanali signallarini tanlang slot_ qachon interfeys turi AXI-MM sifatida tuzilgan, bu erda slot raqamidir.
• AXI yozish manzili kanalini Data sifatida sozlang: Slot uchun maʼlumotlarni saqlash maqsadida yozish manzili kanali signallarini tanlang slot_ qachon interfeys turi AXI-MM sifatida tuzilgan, bu erda slot raqamidir.
• AXI yozish manzili kanalini Trigger sifatida sozlang: Slot uchun ishga tushirish shartlarini belgilash uchun yozish manzili kanali signallarini tanlang. slot_ qachon interfeys turi AXI-MM sifatida tuzilgan, bu erda slot raqamidir.
• AXI yozish maʼlumotlar kanalini Maʼlumot sifatida sozlang: Slot uchun maʼlumotlarni saqlash maqsadida yozish maʼlumotlar kanali signallarini tanlang slot_ qachon interfeys turi AXI-MM sifatida tuzilgan, bu erda slot raqamidir.
• AXI yozish ma'lumotlar kanalini Trigger sifatida sozlang: Slot uchun trigger holatini belgilash uchun yozish ma'lumot kanali signallarini tanlang slot_ qachon interfeys turi AXI-MM sifatida tuzilgan, bu erda slot raqamidir.
• AXI yozish javob kanalini Data sifatida sozlang: Slot uchun maʼlumotlarni saqlash maqsadida yozish javob kanali signallarini tanlang slot_ qachon interfeys turi AXI-MM sifatida tuzilgan, bu erda slot raqamidir.
• AXI yozish javob kanalini Trigger sifatida sozlang: Slot uchun trigger holatini belgilash uchun yozish javob kanali signallarini tanlang slot_ qachon interfeys turi AXI-MM sifatida tuzilgan, bu erda slot raqamidir.
• AXI-Stream Tdata Width: Slot_ ochilganda AXI-Stream interfeysining Tma'lumotlar kengligini tanlaydi. interfeys turi AXI-Stream sifatida tuzilgan, bu erda slot raqamidir.
• AXI-Stream TID kengligi: slot_ bo'lganda AXI-stream interfeysining TID kengligini tanlaydi. interfeys turi AXI-Stream sifatida tuzilgan, bu erda slot raqamidir.
• AXI-Stream TUSER Width: Slot_ ochilganda AXI-Stream interfeysining TUSER kengligini tanlaydi. interfeys turi AXI-Stream sifatida tuzilgan, bu erda slot raqamidir.
• AXI-Stream TDEST Width: Slot_ bo'lganda AXI-Stream interfeysining TDEST kengligini tanlaydi. interfeys turi AXI-Stream sifatida tuzilgan, bu erda slot raqamidir.
• AXIS signallarini ma'lumot sifatida sozlang: Slot uchun ma'lumotlarni saqlash maqsadida AXI4-oqim signallarini tanlang
  slot_ qachon interfeys turi AXI-Stream sifatida tuzilgan, bu erda slot raqamidir.
• AXIS signallarini trigger sifatida sozlang: Slot uchun ishga tushirish holatini belgilash uchun AXI4-oqim signallarini tanlang slot_ qachon interfeys turi AXI-Stream sifatida tuzilgan, bu erda slot raqamidir.
• Slotni ma'lumotlar va/yoki trigger sifatida sozlash: Trigger holatini belgilash yoki ma'lumotlarni saqlash maqsadida yoki har ikkalasi uchun slot uchun AXI bo'lmagan slot signallarini tanlaydi slot_ qachon interfeysi turi non-AXI sifatida tuzilgan, qaerda slot raqamidir.

Saqlash imkoniyatlari
Quyidagi rasmda saqlash uchun maqsadli turini va foydalaniladigan xotira chuqurligini tanlash imkonini beruvchi Saqlash imkoniyatlari yorlig‘i ko‘rsatilgan:

• Saqlash maqsadi: Ushbu parametr ochiladigan menyudan saqlash maqsadi turini tanlash uchun ishlatiladi.
• Ma'lumotlar chuqurligi: Bu parametr mos s ni tanlash uchun ishlatiladiampochiladigan menyudan chuqurlik.

Kengaytirilgan parametrlar
Quyidagi rasmda Kengaytirilgan parametrlar yorlig'i ko'rsatilgan:

• AXI disk raskadrovka uyasiga qo‘lda ulanish uchun AXI4-Stream interfeysini yoqing: yoqilganda, bu parametr IP uchun AXI disk raskadrovka uyasiga ulanishi uchun AXIS interfeysini beradi.
• Trigger kiritish interfeysini yoqish: ixtiyoriy trigger kiritish portini yoqish uchun ushbu parametrni belgilang.
• Trigger chiqish interfeysini yoqish: ixtiyoriy trigger chiqish portini yoqish uchun ushbu parametrni belgilang.
• Kirish trubkasi Stages: Amalga oshirish natijalarini yaxshilash uchun tekshiruvga qo'shmoqchi bo'lgan registrlar sonini tanlang. Ushbu parametr barcha problar uchun amal qiladi.
• Kengaytirilgan Trigger: Mashinaga asoslangan davlat tetik ketma-ketligini yoqish uchun belgilang.

Chiqish ishlab chiqarish
Tafsilotlar uchun Vivado Design Suite foydalanuvchi qoʻllanmasiga qarang: IP bilan loyihalash (UG896).

Yadroni cheklash

Kerakli cheklovlar
ILA yadrosi XDC ni o'z ichiga oladi file soat domenini kesib o'tish sinxronizatsiya yo'llarini haddan tashqari cheklashning oldini olish uchun tegishli noto'g'ri yo'l cheklovlarini o'z ichiga oladi. Shuningdek, ILA yadrosining clk kirish portiga ulangan soat signali dizayningizda to'g'ri cheklangan bo'lishi kutiladi.

Qurilma, paket va tezlik darajasini tanlash
Ushbu bo'lim ushbu IP yadrosi uchun qo'llanilmaydi.

• Soat chastotalari
  Ushbu bo'lim ushbu IP yadrosi uchun qo'llanilmaydi.
• Soat boshqaruvi
  Ushbu bo'lim ushbu IP yadrosi uchun qo'llanilmaydi.
• Soatni joylashtirish
  Ushbu bo'lim ushbu IP yadrosi uchun qo'llanilmaydi.
• Bank ishi
  Ushbu bo'lim ushbu IP yadrosi uchun qo'llanilmaydi.
• Transceiverni joylashtirish
  Ushbu bo'lim ushbu IP yadrosi uchun qo'llanilmaydi.
• I/U standarti va joylashtirish
  Ushbu bo'lim ushbu IP yadrosi uchun qo'llanilmaydi.

Simulyatsiya

Vivado® simulyatsiya komponentlari, shuningdek qoʻllab-quvvatlanadigan uchinchi tomon vositalaridan foydalanish haqida toʻliq maʼlumot olish uchun Vivado Design Suite foydalanuvchi qoʻllanmasiga qarang: Logic Simulation (UG900).

Sintez va amalga oshirish
Sintez va amalga oshirish haqida batafsil ma'lumot uchun Vivado Design Suite foydalanuvchi qo'llanmasiga qarang: IP bilan loyihalash (UG896).

Nosozliklarni tuzatish

Ushbu ilova Xilinx® Yordamida mavjud bo'lgan resurslar haqida ma'lumotlarni o'z ichiga oladi websayt va disk raskadrovka vositalari. Agar IP litsenziya kalitini talab qilsa, kalit tekshirilishi kerak. Vivado® dizayn vositalarida oqim orqali litsenziyalangan IP-ni o'tkazish uchun bir nechta litsenziya nazorat punktlari mavjud. Agar litsenziya tekshiruvi muvaffaqiyatli bo'lsa, IP yaratishni davom ettirishi mumkin. Aks holda, avlod xato bilan to'xtaydi. Litsenziya nazorati punktlari quyidagi vositalar yordamida amalga oshiriladi:

• Vivado sintezi
• Vivado amalga oshirish
• write_bitstream (Tcl buyrug'i)

MUHIM! Tekshirish punktlarida IP litsenziyasi darajasi e'tiborga olinmaydi. Sinov haqiqiy litsenziya mavjudligini tasdiqlaydi. U IP litsenziya darajasini tekshirmaydi.

Xilinx.com saytida yordam topish

Yadrodan foydalanganda dizayn va disk raskadrovka jarayonida yordam berish uchun Xilinx Support web sahifada mahsulot hujjatlari, nashr yozuvlari, javob yozuvlari, maʼlum muammolar haqidagi maʼlumotlar va qoʻshimcha mahsulotni qoʻllab-quvvatlash uchun havolalar kabi asosiy manbalar mavjud. Xilinx hamjamiyat forumlari ham mavjud bo'lib, u erda a'zolar Xilinx yechimlari haqida o'rganishlari, ishtirok etishlari, almashishlari va savollar berishlari mumkin.

Hujjatlar
Ushbu mahsulot qo'llanmasi yadro bilan bog'liq asosiy hujjatdir. Ushbu qo'llanmani dizayn jarayonida yordam beradigan barcha mahsulotlarga tegishli hujjatlar bilan birga Xilinx qo'llab-quvvatlash xizmatida topish mumkin. web sahifasi yoki Xilinx® Documentation Navigator yordamida. Xilinx Documentation Navigator-ni Yuklashlar sahifasidan yuklab oling. Ushbu vosita va mavjud xususiyatlar haqida ko'proq ma'lumot olish uchun o'rnatishdan so'ng onlayn yordamni oching.

Javob yozuvlari
Javob yozuvlari tez-tez uchraydigan muammolar haqidagi ma'lumotlarni, ushbu muammolarni qanday hal qilish bo'yicha foydali ma'lumotlarni va Xilinx mahsuloti bilan bog'liq har qanday ma'lum muammolarni o'z ichiga oladi. Javob yozuvlari foydalanuvchilarning mavjud bo'lgan eng aniq ma'lumotlarga kirishini ta'minlash uchun har kuni yaratiladi va saqlanadi. Ushbu yadro uchun javob yozuvlarini asosiy Xilinx qo'llab-quvvatlashidagi Qidiruvni qo'llab-quvvatlash oynasi yordamida topish mumkin web sahifa. Qidiruv natijalarini maksimal darajada oshirish uchun quyidagi kalit so'zlardan foydalaning:

• Mahsulot nomi
• Asbob xabar(lar)i
• To'qnash kelgan muammoning qisqacha mazmuni

Natijalarni yanada ko'proq yo'naltirish uchun natijalar qaytarilgandan so'ng filtr qidiruvi mavjud.

Texnik yordam
Xilinx ushbu LogiCORE™ IP mahsuloti uchun Xilinx hamjamiyat forumlarida mahsulot hujjatlarida ta'riflanganidek foydalanilganda texnik yordam beradi. Quyidagilardan birini qilsangiz, Xilinx vaqtni, funksionallikni yoki yordamni kafolatlay olmaydi:

• Yechimni hujjatlarda belgilanmagan qurilmalarda amalga oshiring.
• Yechimni mahsulot hujjatlarida ruxsat etilganidan tashqari sozlang.
• O'zgartirmang deb yozilgan dizaynning istalgan qismini o'zgartiring.

Savol berish uchun Xilinx hamjamiyat forumlariga o'ting.

Qo'shimcha manbalar va huquqiy eslatmalar

Xilinx manbalari
Javoblar, Hujjatlar, Yuklashlar va Forumlar kabi qoʻllab-quvvatlash manbalari uchun Xilinx Support-ga qarang.

Hujjatlar navigatori va dizayn markazlari
Xilinx® Documentation Navigator (DocNav) Xilinx hujjatlari, videolari va qo'llab-quvvatlash resurslariga kirishni ta'minlaydi, siz ularni filtrlashingiz va ma'lumotni qidirishingiz mumkin. DocNav-ni ochish uchun:

• • Vivado® IDE-dan Yordam → Hujjatlar va o‘quv qo‘llanmalar-ni tanlang.
  • Windows tizimida Start → All Programs → Xilinx Design Tools → DocNav ni tanlang.
  • Linux buyruq satriga docnav kiriting.

Xilinx Dizayn markazlari dizayn vazifalari va boshqa mavzular boʻyicha tuzilgan hujjatlarga havolalar beradi, ulardan asosiy tushunchalarni oʻrganish va tez-tez soʻraladigan savollarni hal qilish uchun foydalanishingiz mumkin. Dizayn markazlariga kirish uchun:

• DocNav-da Design Hub-ni bosing View tab.
• Xilinxda websaytida, Dizayn markazlari sahifasiga qarang.

Eslatma: DocNav haqida qo'shimcha ma'lumot olish uchun Xilinx-dagi Documentation Navigator sahifasiga qarang websayt.

Ma'lumotnomalar
Ushbu hujjatlar ushbu qo'llanma uchun foydali bo'lgan qo'shimcha materiallarni taqdim etadi:

1.  Vivado Design Suite foydalanuvchi qo'llanmasi: Dasturlash va disk raskadrovka (UG908)
2. Vivado Design Suite foydalanuvchi qoʻllanmasi: IP bilan loyihalash (UG896)
3. Vivado Design Suite foydalanuvchi qo'llanmasi: IP Integrator (UG994) yordamida IP quyi tizimlarini loyihalash
4. Vivado Design Suite foydalanuvchi qoʻllanmasi: Ishni boshlash (UG910)
5. Vivado Design Suite foydalanuvchi qoʻllanmasi: Mantiqiy simulyatsiya (UG900)
6. Vivado Design Suite foydalanuvchi qoʻllanmasi: Amalga oshirish (UG904)
7. ISE dan Vivado Design Suite migratsiya qoʻllanmasi (UG911)
8. AXI Protocol Checker LogiCORE IP mahsulot qo'llanmasi (PG101)
9. AXI4-Stream Protocol Checker LogiCORE IP mahsulot qo'llanmasi (PG145)

Qayta ko'rib chiqish tarixi
Quyidagi jadvalda ushbu hujjatni qayta ko'rib chiqish tarixi ko'rsatilgan.

Bo'lim	Qayta ko'rib chiqish xulosasi
11/23/2020 1.1 versiyasi
Dastlabki nashr.	Yoʻq

Iltimos, o'qing: Muhim huquqiy eslatmalar
Bu yerda sizga oshkor qilingan maʼlumotlar (“Materiallar”) faqat Xilinx mahsulotlarini tanlash va ishlatish uchun taqdim etiladi. Amaldagi qonunchilikda ruxsat etilgan maksimal darajada: (1) Materiallar "XAMDA" taqdim etiladi va barcha nosozliklar bilan Xilinx bu bilan BARCHA KAFOLATLAR VA SHARTLARDAN, UZO'Q, KO'P YOKI QONUNIY SHARTLARNI, JUMLADAN KAFOLATLAR BILAN CHEKLANMAGAN, BIRINChI EMAS -HAR QANDAY MAQSADGA MUVOFIQLIK YOKI BUZISH; va (2) Xilinx (shartnoma yoki huquqbuzarlik, shu jumladan beparvolik yoki javobgarlikning boshqa nazariyasiga ko'ra) Materiallar bilan bog'liq, kelib chiqadigan yoki ular bilan bog'liq bo'lgan har qanday turdagi yoki tabiatdagi har qanday yo'qotish yoki zarar uchun javobgar bo'lmaydi. (jumladan, materiallardan foydalanishingiz), shu jumladan to'g'ridan-to'g'ri, bilvosita, maxsus, tasodifiy yoki natijaviy yo'qotish yoki zarar uchun (shu jumladan, ma'lumotlar, foyda, xayrixohlik yoki olib borilgan har qanday harakat natijasida etkazilgan har qanday yo'qotish yoki zarar) uchinchi shaxs tomonidan) agar bunday zarar yoki yo'qotish oqilona prognoz qilingan bo'lsa yoki Xilinxga xuddi shunday ehtimoli haqida xabar berilgan bo'lsa ham.

Xilinx Materiallardagi xatolarni tuzatish yoki Materiallar yoki mahsulot spetsifikatsiyalari yangilanishlari haqida sizni xabardor qilish majburiyatini o'z zimmasiga olmaydi. Siz Materiallarni oldindan yozma roziligisiz ko'paytirish, o'zgartirish, tarqatish yoki ommaviy namoyish qilish mumkin emas. Ba'zi mahsulotlar Xilinxning cheklangan kafolati shartlari va shartlariga bo'ysunadi, iltimos, Xilinxning Sotish shartlariga qarang. viewed at https://www.xilinx.com/legal.htm#tos; IP yadrolari sizga Xilinx tomonidan berilgan litsenziyada keltirilgan kafolat va qo'llab-quvvatlash shartlariga bo'ysunishi mumkin. Xilinx mahsulotlari noto'g'ri ishlashni talab qiladigan har qanday dasturda foydalanish uchun mo'ljallanmagan yoki mo'ljallanmagan; Siz Xilinx mahsulotlaridan bunday muhim ilovalarda foydalanish uchun yagona tavakkalchilik va javobgarlikni o'z zimmangizga olasiz, iltimos, Xilinxning Sotish shartlariga qarang. viewed at https://www.xilinx.com/legal.htm#tos.
Ushbu hujjat dastlabki ma'lumotlarni o'z ichiga oladi va ogohlantirishsiz o'zgartirilishi mumkin. Bu yerda taqdim etilgan maʼlumotlar hali sotuvga qoʻyilmagan mahsulotlar va/yoki xizmatlarga tegishli boʻlib, ular faqat maʼlumot olish uchun taqdim etiladi va ular sotuvga qoʻyish taklifi yoki mahsulot va/yoki xizmatlarni tijoratlashtirishga urinish sifatida moʻljallanmagan yoki talqin qilinmagan. bu yerda.

AVTOMOVIL ILOVALARIDAN Ogohlantirish
AVTOMOBIL MAHSULOTLARI (QISM RAQAMIDA “XA” SIFATIDA ANQLANILGAN) AVTOMOBILLARNING BOSHQARILISHIGA TA’SIR ETGAN ILOVALARDA FOYDALANISH UCHUN KAFOLAT ETMAYDI (“XAVFSIZLIK NAZORATI” YOKI XAVFSIZLIK NAZORATI) EDUNDANCY XUSUSIYATLARI IZLIK ISO 26262 AVTOMOBIL XAVFSIZLIGI STANDARTI BILAN (“XAVFSIZLIK DIZAYNI”). MIJOLAR MAHSULOTLARNI O'ZGA BO'LGAN HAR QANDAY TIZIMLARNI FOYDALANISH YOKI TARQATIShDAN AVVAL BUNDAY TIZIMLARNI XAVFSIZLIK MAQSADLARI UCHUN TIKTA SINOV O'TIRISH. MAHSULOTLARNING XAVFSIZLIK DIZAYASISIZ XAVFSIZLIK ILOVALARIDA FOYDALANISH, FAQAT MAXSULOT MASLAHATLIGIGA CHEKLASHTIRISHNI TARTIB ETGAN AMAL QONUNLAR VA NIZOMLARGA BO'YICHA XAVF TO'LIQ BO'YICHA.
Mualliflik huquqi 2020 Xilinx, Inc. Xilinx, Xilinx logotipi, Alveo, Artix, Kintex, Spartan, Versal, Virtex, Vivado, Zynq va boshqa belgilangan brendlar Xilinx kompaniyasining Qo'shma Shtatlar va boshqa mamlakatlardagi savdo belgilaridir. Boshqa barcha savdo belgilari ularning tegishli egalarining mulki hisoblanadi.PG357 (v1.1) 23-yil, 2020-noyabr, AXI4-Stream Interface v1.1 bilan ILA
PDF-ni yuklab olish: Xilinx AXI4-Stream Integrated Logic Analyzer qo'llanmasi

Ma'lumotnomalar

• Foydalanuvchi uchun qo'llanma